JPH09199559A - Method for evaluating crystal defects in semiconductor single crystal film - Google Patents

Method for evaluating crystal defects in semiconductor single crystal film

Info

Publication number
JPH09199559A
JPH09199559A JP832896A JP832896A JPH09199559A JP H09199559 A JPH09199559 A JP H09199559A JP 832896 A JP832896 A JP 832896A JP 832896 A JP832896 A JP 832896A JP H09199559 A JPH09199559 A JP H09199559A
Authority
JP
Japan
Prior art keywords
single crystal
film
crystal film
koh
sample
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP832896A
Other languages
Japanese (ja)
Inventor
Takeshi Hasegawa
健 長谷川
Teruzo Ito
輝三 伊藤
Yasuyoshi Tomiyama
能省 富山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Priority to JP832896A priority Critical patent/JPH09199559A/en
Publication of JPH09199559A publication Critical patent/JPH09199559A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Weting (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 【課題】 ホモエピタキシャル成長又はヘテロエピタキ
シャル成長した半導体単結晶膜の結晶欠陥を評価する。 【解決手段】 KOH融液12の上方にこの融液12の
液面と所定の間隙h1,h2又はh3をあけて半導体単結晶
基板10上にエピタキシャル成長した半導体単結晶膜1
1をこの単結晶膜11の表面を下向きにして配置してこ
の単結晶膜11の結晶欠陥を評価する。KOH融液の液
面から立ち上るKOHの蒸気が単結晶膜11に触れる
と、単結晶膜11の厚さが極めて薄くても、この蒸気が
単結晶膜11のみをエッチングし、単結晶膜のエッチピ
ットを露呈する。
(57) Abstract: To evaluate crystal defects in a semiconductor single crystal film that is homoepitaxially or heteroepitaxially grown. A semiconductor single crystal film 1 epitaxially grown on a semiconductor single crystal substrate 10 with a liquid level of the melt 12 and a predetermined gap h 1 , h 2 or h 3 above the KOH melt 12.
1 is arranged with the surface of the single crystal film 11 facing downward, and the crystal defects of the single crystal film 11 are evaluated. When the KOH vapor rising from the liquid surface of the KOH melt contacts the single crystal film 11, even if the thickness of the single crystal film 11 is extremely thin, this vapor etches only the single crystal film 11 and etches the single crystal film. Expose the pit.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明はエピタキシャル成長
した半導体単結晶膜の結晶欠陥を評価する方法に関す
る。更に詳しくはヘテロエピタキシャル成長した半導体
単結晶膜の結晶欠陥を評価するに適する、溶融KOHを
用いた選択エッチング法に関するものである。
TECHNICAL FIELD The present invention relates to a method for evaluating crystal defects in an epitaxially grown semiconductor single crystal film. More specifically, the present invention relates to a selective etching method using molten KOH, which is suitable for evaluating crystal defects in a semiconductor single crystal film grown by heteroepitaxial growth.

【0002】[0002]

【従来の技術】従来、半導体シリコンウェーハの結晶欠
陥を評価する方法として、SC-1と呼ばれるH2O-H2
2-NH4OH混合液を用い、このSC-1洗浄液でシリ
コンウェーハを洗浄してウェーハの表面マイクロラフネ
スを増大させ、結晶欠陥を評価する方法が提案されてい
る(J.Ryuta et al.,"Crystal-originated singulariti
es on Si wafer surface after SC1 cleaning",Jpn.J.A
ppl.Phys.,29,L1947-L1949)。この方法ではSC-1洗
浄液中のH22の強い酸化作用と、NH4OHの溶解作
用と化合物生成反応によりシリコンウェーハ表面の有機
汚染物や一部の金属不純物を除去することにより、底の
浅いエッチピットを観察し、そのピットの原因を結晶成
長中に導入された空孔クラスタとして評価している。ま
た育成されたままの(as-grown)CZシリコンウェーハ
を30分程度Seccoエッチャント中に鉛直方向に浸
漬し、その化学エッチング時にウェーハ表面に現れるフ
ローパターンから結晶内に分布する欠陥(フローパター
ン欠陥)を評価する方法が知られている(H.Yamagishi
et al.,"D-defects in silicon single crystals and t
heir effects on gate oxide integrity",Proc.Symp.on
Advanced Science and Technology of Silicon Materi
als,pp.83-88,Japan Society for the Promotion of Sc
ience,The 145th Committee(1991))。
2. Description of the Related Art Conventionally, as a method for evaluating a crystal defect of a semiconductor silicon wafer, H 2 O-H 2 called SC-1 is used.
A method of evaluating a crystal defect by cleaning a silicon wafer with this SC-1 cleaning solution using an O 2 —NH 4 OH mixed solution to increase the surface microroughness of the wafer has been proposed (J. Ryuta et al. , "Crystal-originated singulariti
es on Si wafer surface after SC1 cleaning ", Jpn.JA
ppl.Phys., 29, L1947-L1949). In this method, the strong oxidizing action of H 2 O 2 in the SC-1 cleaning solution, the dissolving action of NH 4 OH and the compound formation reaction remove organic contaminants and some metal impurities on the silicon wafer surface, We observed the shallow etch pits and evaluated the cause of the pits as vacancy clusters introduced during crystal growth. Further, as-grown CZ silicon wafers are vertically immersed in a Secco etchant for about 30 minutes, and defects distributed in the crystal from the flow patterns appearing on the wafer surface during the chemical etching (flow pattern defects). Is known (H.Yamagishi
et al., "D-defects in silicon single crystals and t
heir effects on gate oxide integrity ", Proc.Symp.on
Advanced Science and Technology of Silicon Materi
als, pp.83-88, Japan Society for the Promotion of Sc
ience, The 145th Committee (1991)).

【0003】しかし、これらの方法は主としてシリコン
ウェーハ自体の欠陥の評価法であるため、シリコンウェ
ーハ上にエピタキシャル成長させた半導体単結晶膜の結
晶欠陥を評価するには適さない。特にシリコンウェーハ
上にヘテロエピタキシャル成長させたSiC膜のような
半導体単結晶膜の結晶欠陥を評価するには不適であっ
た。また半導体単結晶膜をホモエピタキシャル成長した
場合でも、GaAsウェーハ上にGaAs膜をエピタキ
シャル成長させた場合には、通常用いられるGaAs
(100)面のエピタキシャル成長させた膜の結晶欠陥
を的確に顕示するウエットエッチング液が存在しないた
めに、GaAs膜の結晶欠陥を実質的に評価することが
できなかった。
However, since these methods are mainly for evaluating defects in the silicon wafer itself, they are not suitable for evaluating crystal defects in a semiconductor single crystal film epitaxially grown on a silicon wafer. In particular, it was unsuitable for evaluating crystal defects in a semiconductor single crystal film such as a SiC film heteroepitaxially grown on a silicon wafer. Even when a semiconductor single crystal film is homoepitaxially grown, when a GaAs film is epitaxially grown on a GaAs wafer, GaAs which is usually used is grown.
The crystal defects of the GaAs film could not be substantially evaluated because there was no wet etching solution that accurately revealed the crystal defects of the (100) plane epitaxially grown film.

【0004】このGaAsのような半導体単結晶膜につ
いては、従来より溶融KOHを用いた選択エッチング法
が開示されている(特開昭55−27671)。この方
法は、Ga1-xAlxAs(0≦x≦1)からなる複数の
結晶層を溶融KOH中に浸漬させ、混晶比で決定される
エッチング速度に基づいて上記結晶層を選択的にエッチ
ング加工する方法である。バルク結晶のGaAsウェー
ハのKOHエッチング速度は図9に示すように、KOH
融液が420℃において約1μm/分である。この方法
に準じて、ウェーハ上にヘテロエピタキシャル成長した
SiC半導体単結晶膜を有するシリコンウェーハをサン
プルとして溶融KOHに浸漬し、所定の時間経過後にサ
ンプルを溶融KOHから取り出し、洗浄してエッチング
表面を観察することが考えられる。
For a semiconductor single crystal film such as GaAs, a selective etching method using molten KOH has been disclosed (Japanese Patent Laid-Open No. 55-27671). In this method, a plurality of crystal layers of Ga 1-x Al x As (0 ≦ x ≦ 1) are immersed in molten KOH, and the crystal layers are selectively selected based on the etching rate determined by the mixed crystal ratio. It is a method of etching. The KOH etching rate of the bulk crystal GaAs wafer is as shown in FIG.
The melt is about 1 μm / min at 420 ° C. According to this method, a silicon wafer having a SiC semiconductor single crystal film heteroepitaxially grown on a wafer is immersed as a sample in molten KOH, and after a lapse of a predetermined time, the sample is taken out from the molten KOH, washed and the etched surface is observed. It is possible.

【0005】[0005]

【発明が解決しようとする課題】しかし、上記溶融KO
Hにヘテロエピタキシャル成長したSiC半導体単結晶
膜を有するシリコンウェーハを浸漬する方法は、次の表
1に示すように、シリコンウェーハのエッチング速度に
比べてSiCのエッチング速度が極めて高いため、浸漬
と同時に基板であるシリコンウェーハが優先してエッチ
ング液に溶けてしまうか、或いはSiC膜が基板から剥
離してその後の取扱いが至難となる。このため、溶融K
OHへの浸漬法はエピタキシャル成長した半導体単結晶
膜の結晶欠陥を評価するにはやはり不適であった。
However, the above-mentioned molten KO
As shown in Table 1 below, the method of immersing a silicon wafer having a SiC semiconductor single crystal film heteroepitaxially grown in H has an extremely high etching rate of SiC as compared with the etching rate of the silicon wafer. That is, the silicon wafer is preferentially dissolved in the etching solution, or the SiC film is peeled off from the substrate, which makes handling thereafter difficult. Therefore, the melting K
The OH dipping method was also unsuitable for evaluating crystal defects in the epitaxially grown semiconductor single crystal film.

【0006】[0006]

【表1】 [Table 1]

【0007】本発明の目的は、ホモエピタキシャル成長
又はヘテロエピタキシャル成長した半導体単結晶膜の結
晶欠陥を評価し得る方法を提供することにある。
An object of the present invention is to provide a method capable of evaluating crystal defects in a semiconductor single crystal film that has been homoepitaxially or heteroepitaxially grown.

【0008】[0008]

【課題を解決するための手段】図1に示すように、本願
請求項1に係る発明は、KOH融液12の上方にこの融
液12の液面と所定の間隙h1,h2又はh3をあけて半導
体単結晶基板10上にエピタキシャル成長した半導体単
結晶膜11をこの単結晶膜11の表面を下向きにして配
置することにより選択エッチングしてこの単結晶膜11
の結晶欠陥を評価する方法である。KOH融液の液面か
ら立ち上るKOHの蒸気が単結晶膜11に触れると、単
結晶膜11の厚さが1〜10μm程度で薄くても、この
蒸気が単結晶膜11のみをエッチングし、単結晶膜のエ
ッチピットを露呈する。
As shown in FIG. 1, in the invention according to claim 1 of the present application, the liquid surface of the melt 12 and a predetermined gap h 1 , h 2 or h above the KOH melt 12. The semiconductor single crystal film 11 epitaxially grown on the semiconductor single crystal substrate 10 with a gap 3 is selectively etched by arranging the single crystal film 11 with the surface of the single crystal film 11 facing downward.
This is a method for evaluating the crystal defects of. When the KOH vapor rising from the liquid surface of the KOH melt touches the single crystal film 11, even if the thickness of the single crystal film 11 is as thin as about 1 to 10 μm, this vapor etches only the single crystal film 11, Exposing the etch pits of the crystal film.

【0009】本願請求項2に係る発明は、請求項1に係
る発明であって、所定の間隔h1,h2又はh3が高々3c
mであって、KOH融液12の温度が450℃以下であ
って、かつエピタキシャル成長した半導体単結晶膜11
の配置時間が20〜30分であることにある。所定の間
隔をあけずに単結晶膜11をKOH融液12に直接接触
させると、単結晶膜11のエッチング速度が急激に高ま
り、所望のエッチピットを形成できない。所定の間隔が
3cmを越えると、単結晶膜11に触れるKOHの蒸気
量が少なくなりやはり所望のエッチピットを形成できに
くい。無用のエネルギ消費を避けるためにKOH融液の
温度は450℃以下が好ましい。更に所望のエッチピッ
トを形成するために、上記所定の間隔に応じて配置時間
を20〜30分の範囲に設定する。
The invention according to claim 2 of the present application is the invention according to claim 1, wherein the predetermined interval h 1 , h 2 or h 3 is at most 3c.
m, the temperature of the KOH melt 12 is 450 ° C. or lower, and the epitaxially grown semiconductor single crystal film 11
The arrangement time is 20 to 30 minutes. When the single crystal film 11 is brought into direct contact with the KOH melt 12 without a predetermined gap, the etching rate of the single crystal film 11 is rapidly increased, and desired etch pits cannot be formed. If the predetermined interval exceeds 3 cm, the amount of KOH vapor contacting the single crystal film 11 decreases, and it is difficult to form a desired etch pit. To avoid unnecessary energy consumption, the temperature of the KOH melt is preferably 450 ° C. or lower. Further, in order to form a desired etch pit, the arrangement time is set within the range of 20 to 30 minutes according to the above-mentioned predetermined interval.

【0010】本願請求項3に係る発明は、請求項1又は
2に係る発明であって、半導体単結晶膜11が半導体単
結晶基板10上にヘテロエピタキシャルにより成長した
膜であることにある。KOH融液の液面から立ち上るK
OHの蒸気は単結晶膜11に主として接触し、単結晶膜
11の背面に位置する半導体単結晶基板10には実質的
に触れないため、ヘテロエピタキシャル成長した単結晶
膜に対して溶解速度が速い半導体単結晶基板であって
も、その基板を溶解しない。
The invention according to claim 3 of the present application is the invention according to claim 1 or 2, wherein the semiconductor single crystal film 11 is a film grown by heteroepitaxial growth on the semiconductor single crystal substrate 10. K rising from the liquid surface of KOH melt
Since the OH vapor mainly contacts the single crystal film 11 and does not substantially touch the semiconductor single crystal substrate 10 located on the back surface of the single crystal film 11, the semiconductor having a faster dissolution rate than the heteroepitaxially grown single crystal film. Even a single crystal substrate will not dissolve.

【0011】[0011]

【発明の実施の形態】図1に示すように、本発明のKO
H融液によりエピタキシャル成長した半導体単結晶膜表
面の結晶欠陥を観察するには、先ず粒状のKOHをグラ
ファイト製の広口のルツボ13に入れ、KOHの融点
(360℃)以上450℃以下の温度に電熱ヒータ14
により加熱する。次いでKOHが融液12になり、その
温度が所定の温度に達したところで、一対のサンプル保
持具15a,15bをルツボ13を挟むように設置す
る。サンプル保持具15a,15bのルツボの上端縁近
傍には、それぞれ同一の高さにスリット16a,16b
が複数段設けられる。KOH融液12の液量、単結晶膜
11の材質、膜厚等に応じて、適切なスリット16a,
16bを選定し、そこにサンプル(エピタキシャル成長
した半導体単結晶膜11付き半導体単結晶基板10)を
配置する。サンプルとKOH融液の液面とは選択したス
リットにより、所定の間隔h1,h2又はh3が決められ
る。スリット16a,16bに配置した状態で、単結晶
膜11をKOHの蒸気に所定時間曝す。このようにKO
H蒸気でエッチング処理すると、KOH融液が420℃
であって、GaAsウェーハ上にGaAs膜をエピタキ
シャル成長させたサンプルの場合には、図3に示すよう
な所定の間隔に対するエッチング速度の関係を生じる。
エッチング処理されたサンプルは純水で洗浄し、更にア
セトンのような有機溶剤で洗浄し、乾燥した後、光学顕
微鏡で単結晶膜の表面のエッチピットが観察され、結晶
欠陥の有無が判断される。
BEST MODE FOR CARRYING OUT THE INVENTION As shown in FIG.
In order to observe crystal defects on the surface of the semiconductor single crystal film epitaxially grown by the H melt, first, granular KOH is put into the graphite wide-mouth crucible 13 and heated to a temperature not lower than the melting point of KOH (360 ° C.) and not higher than 450 ° C. Heater 14
To heat. Next, when KOH becomes the melt 12 and the temperature thereof reaches a predetermined temperature, the pair of sample holders 15a and 15b are installed so as to sandwich the crucible 13. Slits 16a and 16b are formed at the same height in the vicinity of the upper edge of the crucible of the sample holders 15a and 15b.
Are provided in a plurality of stages. The slit 16a, which is suitable for the liquid amount of the KOH melt 12, the material of the single crystal film 11, the film thickness, and the like,
16b is selected, and a sample (semiconductor single crystal substrate 10 with semiconductor single crystal film 11 epitaxially grown) is placed therein. The sample and the liquid surface of the KOH melt define a predetermined interval h 1 , h 2 or h 3 by the selected slit. The single crystal film 11 is exposed to KOH vapor for a predetermined time while being arranged in the slits 16a and 16b. KO like this
When etching with H vapor, KOH melt is 420 ℃
However, in the case of the sample in which the GaAs film is epitaxially grown on the GaAs wafer, the relationship of the etching rate with respect to the predetermined interval is generated as shown in FIG.
The sample subjected to the etching treatment is washed with pure water, further washed with an organic solvent such as acetone, and dried, and then the etch pits on the surface of the single crystal film are observed with an optical microscope to determine the presence or absence of crystal defects. .

【0012】なお、サンプルを配置するに際して、サン
プル保持具を用いずにサンプルをルツボの上端に置い
て、ルツボを蓋するようにしてもよいが、単結晶膜11
のエッチング終了後、KOH融液の温度が低下していく
ときに、サンプルがルツボ上端に接着してしまう恐れが
あるため、また所定の間隔を適宜選択できることからサ
ンプル保持具を用いることが好ましい。また図2に示す
ように、下端にスリット17a,17bが形成されたサ
ンプル保持具17を上方から吊り下げ、スリット17
a,17bにサンプル10を水平に配置した後、その高
さを図示しない昇降装置により、実線矢印に示すように
所望の位置まで下降させ、そこで所定時間KOHの蒸気
に曝し、更に破線矢印に示すように上昇させてサンプル
10を配置具17より取り出すようにしてもよい。
When the sample is placed, the sample may be placed on the upper end of the crucible and the crucible may be covered without using the sample holder.
It is preferable to use the sample holder because the sample may adhere to the upper end of the crucible when the temperature of the KOH melt lowers after the etching of (3) and the predetermined interval can be appropriately selected. Further, as shown in FIG. 2, the sample holder 17 having the slits 17a and 17b formed at the lower end is hung from above and the slit 17
After arranging the sample 10 horizontally on a and 17b, its height is lowered to a desired position as shown by a solid arrow by a lifting device (not shown), where it is exposed to KOH vapor for a predetermined time, and further shown by a dashed arrow. Thus, the sample 10 may be taken out from the placement tool 17 by raising.

【0013】[0013]

【実施例】次に本発明の実施例を説明する。本発明はこ
の実施例に限定されるものではない。 <実施例1>GaAsウェーハ上にGaAsの単結晶膜
をエピタキシャル成長させた半導体基板をサンプルとし
た。GaAs膜の厚さは約10μmであり、その結晶方
位は(100)であった。図1に示すように、420℃
に維持されたKOH融液の上方にこの融液の液面と約1
cmの間隙をあけてGaAs膜を下向きにしてこのサン
プルを水平に配置した。20分間KOHの蒸気にサンプ
ルのGaAs膜を曝した後、サンプルを純水で洗浄し、
更にアセトンで洗浄し乾燥した。乾燥後、サンプルを5
0倍の倍率で光学顕微鏡により観察した。その結晶構造
を図4の顕微鏡写真図により示す。図5はGaAs膜を
エピタキシャル成長させた後エッチングする前のGaA
sウェーハの表面の結晶構造を示す顕微鏡写真図であ
る。殆ど結晶欠陥が観察されない図5の写真図に対し
て、エピタキシャル結晶のエッチピットが図4の写真図
に明瞭に観察された。エッチング速度を比較するため
に、従来法に基づき、上記エピタキシャル成長する前の
GaAsウェーハを420℃に維持されたKOH融液に
上記と同じ20分間浸漬した後、引上げ、水洗しアセト
ン洗浄した。このサンプルを同様に50倍の光学顕微鏡
により観察した。その結晶構造を図6に示す。この実施
例1の方法(図4)によるエッチング密度は従来法(図
6)によるエッチング密度がより小さかったが、実施例
1のKOHエッチング法が妥当な方法であることが分か
った。
Next, embodiments of the present invention will be described. The present invention is not limited to this embodiment. <Example 1> A semiconductor substrate obtained by epitaxially growing a GaAs single crystal film on a GaAs wafer was used as a sample. The GaAs film had a thickness of about 10 μm and its crystal orientation was (100). As shown in Figure 1, 420 ℃
Above the KOH melt maintained at
This sample was placed horizontally with the GaAs film facing downward with a gap of cm. After exposing the GaAs film of the sample to KOH vapor for 20 minutes, the sample is washed with pure water,
Further washed with acetone and dried. After drying, sample 5
It was observed with an optical microscope at a magnification of 0 times. The crystal structure is shown by the micrograph of FIG. FIG. 5 shows GaA after epitaxial growth of GaAs film and before etching.
It is a microscope picture figure which shows the crystal structure of the surface of the s wafer. Etch pits of the epitaxial crystal were clearly observed in the photograph of FIG. 4 in contrast to the photograph of FIG. 5 in which almost no crystal defects were observed. In order to compare the etching rates, based on the conventional method, the GaAs wafer before epitaxial growth was immersed in the KOH melt maintained at 420 ° C. for 20 minutes as above, then pulled up, washed with water and washed with acetone. This sample was similarly observed with a 50 × optical microscope. Its crystal structure is shown in FIG. Although the etching density according to the method of Example 1 (FIG. 4) was smaller than that according to the conventional method (FIG. 6), the KOH etching method of Example 1 was found to be a suitable method.

【0014】<実施例2>シリコンウェーハ上にSiC
の単結晶膜をエピタキシャル成長させた半導体基板をサ
ンプルとした。SiC膜は約1μm厚の非常に薄いエピ
タキシャル結晶膜であり、その結晶方位は(100)で
あった。実施例1と同様に、420℃に維持されたKO
H融液の上方にこの融液の液面と約1cmの間隙をあけ
てSiC膜を下向きにしてこのサンプルを水平に配置し
た。30分間KOHの蒸気にサンプルのSiC膜を曝し
た後、サンプルを純水で洗浄し、更にアセトンで洗浄し
乾燥した。乾燥後、サンプルを50倍の倍率で光学顕微
鏡により観察した。その結晶構造を図7の顕微鏡写真図
により示す。図8はKOH融液の上方に配置する前(K
OHエッチング前)の同一サンプルの結晶構造を示す顕
微鏡写真図である。図7と図8を対比すると、図8の写
真図には現れていなかった、珪素原子と炭素原子の原子
配列が不揃いとなるアンチフェーズ欠陥が図7の写真図
に多数の島状に明瞭に観察された。
<Embodiment 2> SiC on a silicon wafer
The sample was a semiconductor substrate obtained by epitaxially growing the single crystal film of. The SiC film was a very thin epitaxial crystal film having a thickness of about 1 μm, and its crystal orientation was (100). KO maintained at 420 ° C. as in Example 1
The sample was placed horizontally above the H melt with the SiC film facing downward with a gap of about 1 cm from the liquid surface of the melt. After exposing the SiC film of the sample to the vapor of KOH for 30 minutes, the sample was washed with pure water, further washed with acetone, and dried. After drying, the sample was observed with an optical microscope at 50x magnification. The crystal structure is shown by the micrograph of FIG. FIG. 8 shows the condition before placing above the KOH melt (K
It is a microscope picture figure which shows the crystal structure of the same sample (before OH etching). Comparing FIG. 7 and FIG. 8, the anti-phase defects, which did not appear in the photograph of FIG. 8 and had a non-uniform atomic arrangement of silicon atoms and carbon atoms, were clearly seen in the photograph of FIG. Was observed.

【0015】[0015]

【発明の効果】以上述べたように、請求項1に係る発明
によれば、単結晶半導体基板上にエピタキシャル成長し
た単結晶膜の結晶欠陥について、バルク結晶の結晶欠陥
と同程度に基板全面にわたってその欠陥密度の分布を測
定する等の評価を行うことができる。また請求項2に係
る発明によれば、KOH融液の液面に対するサンプルの
間隔を適切にあけ、KOH融液の温度を適切に維持し、
かつ適切な時間サンプルにKOHの蒸気を曝すことによ
り、エッチング速度が極めて高いエピタキシャル結晶膜
でもその結晶欠陥を観察することができる。更に請求項
3に係る発明によれば、単結晶膜がヘテロエピタキシャ
ル結晶膜の場合に、KOHの蒸気は単結晶膜に主として
接触し、単結晶膜の背面に位置する半導体単結晶基板に
は実質的に触れないため、この単結晶膜に対して溶解速
度が速い半導体単結晶基板であっても、その基板を溶解
しない利点がある。
As described above, according to the invention of claim 1, the crystal defects of the single crystal film epitaxially grown on the single crystal semiconductor substrate are distributed over the entire surface of the substrate to the same extent as the crystal defects of the bulk crystal. Evaluation such as measuring the distribution of defect density can be performed. According to the invention of claim 2, the sample is appropriately spaced from the liquid surface of the KOH melt, and the temperature of the KOH melt is appropriately maintained.
Further, by exposing the sample to KOH vapor for an appropriate time, the crystal defects can be observed even in the epitaxial crystal film having an extremely high etching rate. According to the invention of claim 3, when the single crystal film is a heteroepitaxial crystal film, the KOH vapor mainly contacts the single crystal film, and the semiconductor single crystal substrate located on the back surface of the single crystal film is substantially affected. Therefore, even a semiconductor single crystal substrate having a high dissolution rate with respect to this single crystal film has an advantage of not dissolving the substrate.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の半導体単結晶基板にエピタキシャル成
長した単結晶膜のエッチング装置の構成図。
FIG. 1 is a configuration diagram of an etching apparatus for a single crystal film epitaxially grown on a semiconductor single crystal substrate of the present invention.

【図2】本発明の別のエッチング装置の構成図。FIG. 2 is a configuration diagram of another etching apparatus of the present invention.

【図3】KOH融液の液面とサンプルとの間隔とGaA
s(100)のエッチング速度の関係を示す図。
FIG. 3 is a gap between the surface of the KOH melt and the sample and GaA.
The figure which shows the relationship of the etching rate of s (100).

【図4】GaAsウェーハにエピタキシャル成長したG
aAs膜を実施例1の方法によりエッチングした後のG
aAs膜の結晶構造を示す顕微鏡写真図。
FIG. 4 G grown epitaxially on a GaAs wafer
G after etching the aAs film by the method of Example 1
The microscope picture figure which shows the crystal structure of an aAs film.

【図5】比較のためにエッチングする前のエピタキシャ
ル成長したGaAs膜の結晶構造を示す顕微鏡写真図。
FIG. 5 is a micrograph showing a crystal structure of a GaAs film epitaxially grown before etching for comparison.

【図6】比較のためにGaAs膜をエピタキシャル成長
する前のGaAsウェーハを従来の方法によりエッチン
グした後のGaAsウェーハ表面の結晶構造を示す顕微
鏡写真図。
FIG. 6 is a micrograph showing a crystal structure of a GaAs wafer surface after etching a GaAs wafer before a GaAs film is epitaxially grown by a conventional method for comparison.

【図7】シリコンウェーハにエピタキシャル成長したS
iC膜を実施例2の方法によりエッチングした後のSi
C膜の結晶構造を示す顕微鏡写真図。
FIG. 7: S epitaxially grown on a silicon wafer
Si after etching the iC film by the method of Example 2
The microscope picture figure which shows the crystal structure of C film.

【図8】比較のためにエッチングする前のエピタキシャ
ル成長したSiC膜の結晶構造を示す顕微鏡写真図。
FIG. 8 is a micrograph showing the crystal structure of an epitaxially grown SiC film before etching for comparison.

【図9】GaAsをKOH融液でエッチングする際の融
液温度とエッチング速度の関係を示す図。
FIG. 9 is a diagram showing a relationship between a melt temperature and an etching rate when GaAs is etched with a KOH melt.

【符号の説明】[Explanation of symbols]

10 半導体単結晶基板 11 エピタキシャル成長した半導体単結晶膜 12 KOH融液 13 ルツボ 15a,15b,17 サンプル保持具 h1,h2,h3 所定の間隔10 semiconductor single crystal substrate 11 epitaxially grown semiconductor single crystal film 12 KOH melt 13 crucibles 15a, 15b, 17 sample holders h 1 , h 2 , h 3 predetermined intervals

─────────────────────────────────────────────────────
─────────────────────────────────────────────────── ───

【手続補正書】[Procedure amendment]

【提出日】平成8年1月22日[Submission date] January 22, 1996

【手続補正1】[Procedure amendment 1]

【補正対象書類名】図面[Document name to be amended] Drawing

【補正対象項目名】図4[Correction target item name] Fig. 4

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【図4】 FIG. 4

【手続補正2】[Procedure amendment 2]

【補正対象書類名】図面[Document name to be amended] Drawing

【補正対象項目名】図5[Correction target item name] Fig. 5

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【図5】 [Figure 5]

【手続補正3】[Procedure 3]

【補正対象書類名】図面[Document name to be amended] Drawing

【補正対象項目名】図6[Correction target item name] Fig. 6

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【図6】 FIG. 6

【手続補正4】[Procedure amendment 4]

【補正対象書類名】図面[Document name to be amended] Drawing

【補正対象項目名】図7[Name of item to be corrected] Figure 7

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【図7】 FIG. 7

【手続補正5】[Procedure Amendment 5]

【補正対象書類名】図面[Document name to be amended] Drawing

【補正対象項目名】図8[Correction target item name] Fig. 8

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【図8】 ─────────────────────────────────────────────────────
[Figure 8] ─────────────────────────────────────────────────── ───

【手続補正書】[Procedure amendment]

【提出日】平成8年2月16日[Submission date] February 16, 1996

【手続補正1】[Procedure amendment 1]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0005[Correction target item name] 0005

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0005】[0005]

【発明が解決しようとする課題】しかし、上記溶融KO
Hにヘテロエピタキシャル成長したSiC半導体単結晶
膜を有するシリコンウェーハを浸漬する方法は、次の表
1に示すように、シリコンウェーハのエッチング速度
SiCのエッチング速度に比べて極めて高いため、浸漬
と同時に基板であるシリコンウェーハが優先してエッチ
ング液に溶けてしまうか、或いはSiC膜が基板から剥
離してその後の取扱いが至難となる。このため、溶融K
OHへの浸漬法はエピタキシャル成長した半導体単結晶
膜の結晶欠陥を評価するにはやはり不適であった。
However, the above-mentioned molten KO
As shown in Table 1 below, the method of immersing a silicon wafer having a heteroepitaxially grown SiC semiconductor single crystal film in H is because the etching rate of the silicon wafer is extremely higher than the etching rate of SiC. That is, the silicon wafer is preferentially dissolved in the etching solution, or the SiC film is peeled off from the substrate, which makes handling thereafter difficult. Therefore, the melting K
The OH dipping method was also unsuitable for evaluating crystal defects in the epitaxially grown semiconductor single crystal film.

【手続補正2】[Procedure amendment 2]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0013[Correction target item name] 0013

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0013】[0013]

【実施例】次に本発明の実施例を説明する。本発明はこ
の実施例に限定されるものではない。 <実施例1>GaAsウェーハ上にGaAsの単結晶膜
をエピタキシャル成長させた半導体基板をサンプルとし
た。GaAs膜の厚さは約10μmであり、その結晶方
位は(100)であった。図1に示すように、420℃
に維持されたKOH融液の上方にこの融液の液面と約1
cmの間隙をあけてGaAs膜を下向きにしてこのサン
プルを水平に配置した。20分間KOHの蒸気にサンプ
ルのGaAs膜を曝した後、サンプルを純水で洗浄し、
更にアセトンで洗浄し乾燥した。乾燥後、サンプルを
00倍の倍率で光学顕微鏡により観察した。その結晶
を図4の顕微鏡写真図により示す。図5はGaAs膜
をエピタキシャル成長させた後エッチングする前のGa
Asウェーハの表面の状態を示す顕微鏡写真図である
5の写真図に対して、エピタキシャル結晶のエッチピ
ットが図4の写真図に明瞭に観察された。エッチング速
度を比較するために、従来法に基づき、上記エピタキシ
ャル成長する前のGaAsウェーハを420℃に維持さ
れたKOH融液に上記と同じ20分間浸漬した後、引上
げ、水洗しアセトン洗浄した。このサンプルを同様に5
0倍の光学顕微鏡により観察した。その結晶表面を図6
に示す。この実施例1の方法(図4)によるエッチピッ
密度は従来法(図6)によるエッチピット度より小
さかったが、実施例1のKOHエッチング法が妥当な方
法であることが分かった。
Next, embodiments of the present invention will be described. The present invention is not limited to this embodiment. <Example 1> A semiconductor substrate obtained by epitaxially growing a GaAs single crystal film on a GaAs wafer was used as a sample. The GaAs film had a thickness of about 10 μm and its crystal orientation was (100). As shown in Figure 1, 420 ℃
Above the KOH melt maintained at
This sample was placed horizontally with the GaAs film facing downward with a gap of cm. After exposing the GaAs film of the sample to KOH vapor for 20 minutes, the sample is washed with pure water,
Further washed with acetone and dried. After drying, sample 5
It was observed with an optical microscope at a magnification of 00 times. Its crystal table
The surface is shown by the micrograph of FIG. FIG. 5 shows the Ga before the etching after the epitaxial growth of the GaAs film.
It is a microscope picture figure which shows the state of the surface of an As wafer .
Against photograph of FIG. 5, the etch pits of the epitaxial crystals was clearly observed in the photograph of FIG. In order to compare the etching rates, based on the conventional method, the GaAs wafer before epitaxial growth was immersed in the KOH melt maintained at 420 ° C. for 20 minutes as above, then pulled up, washed with water and washed with acetone. This sample is also 5
It was observed with a 0 × optical microscope. Figure 6 shows the crystal surface .
Shown in Etch pit according to the method of Example 1 (FIG. 4)
DOO density was small Ri by etch pit density by the conventional method (FIG. 6), but it was found that KOH etching process of Example 1 is a reasonable approach.

【手続補正3】[Procedure 3]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0014[Correction target item name] 0014

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0014】<実施例2>シリコンウェーハ上にSiC
の単結晶膜をエピタキシャル成長させた半導体基板をサ
ンプルとした。SiC膜は約1μm厚の非常に薄いエピ
タキシャル結晶膜であり、その結晶方位は(100)で
あった。実施例1と同様に、420℃に維持されたKO
H融液の上方にこの融液の液面と約1cmの間隙をあけ
てSiC膜を下向きにしてこのサンプルを水平に配置し
た。30分間KOHの蒸気にサンプルのSiC膜を曝し
た後、サンプルを純水で洗浄し、更にアセトンで洗浄し
乾燥した。乾燥後、サンプルを1000倍の倍率で光学
顕微鏡により観察した。その結晶表面を図7の顕微鏡写
真図により示す。図8はKOH融液の上方に配置する前
(KOHエッチング前)の同一サンプルの表面状態を示
す顕微鏡写真図である。図7と図8を対比すると、図8
の写真図には現れていなかった、珪素原子と炭素原子の
原子配列が不揃いとなるアンチフェーズ欠陥が図7の写
真図に多数の島状に明瞭に観察された。
<Embodiment 2> SiC on a silicon wafer
The sample was a semiconductor substrate obtained by epitaxially growing the single crystal film of. The SiC film was a very thin epitaxial crystal film having a thickness of about 1 μm, and its crystal orientation was (100). KO maintained at 420 ° C. as in Example 1
The sample was placed horizontally above the H melt with the SiC film facing downward with a gap of about 1 cm from the liquid surface of the melt. After exposing the SiC film of the sample to the vapor of KOH for 30 minutes, the sample was washed with pure water, further washed with acetone, and dried. After drying, the sample was observed with an optical microscope at a magnification of 1000 times. The crystal surface is shown by the micrograph of FIG. FIG. 8 is a micrograph showing the surface condition of the same sample before being placed above the KOH melt (before KOH etching). Comparing FIG. 7 and FIG.
In the photograph of FIG. 7, a large number of island-shaped anti-phase defects, which did not appear in the photograph of FIG. 7, and in which the atomic arrangements of silicon atoms and carbon atoms were not uniform were clearly observed.

【手続補正4】[Procedure amendment 4]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0015[Correction target item name] 0015

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0015】[0015]

【発明の効果】以上述べたように、請求項1に係る発明
によれば、単結晶半導体基板上にエピタキシャル成長し
た単結晶膜の結晶欠陥について、バルク結晶の結晶欠陥
と同程度に基板全面にわたってその欠陥密度の分布を測
定する等の評価を行うことができる。また請求項2に係
る発明によれば、KOH融液の液面に対するサンプルの
間隔を適切にあけ、KOH融液の温度を適切に維持し、
かつ適切な時間サンプルにKOHの蒸気を曝すことによ
り、エッチング速度が基板と異なるエピタキシャル結晶
膜でもその結晶欠陥を観察することができる。更に請求
項3に係る発明によれば、単結晶膜がヘテロエピタキシ
ャル結晶膜の場合に、KOHの蒸気は単結晶膜に主と
して接触し、単結晶膜の背面に位置する半導体単結晶基
板には実質的に触れないため、この単結晶膜に対して溶
解速度が速い半導体単結晶基板であっても、その基板を
溶解しない利点がある。
As described above, according to the invention of claim 1, the crystal defects of the single crystal film epitaxially grown on the single crystal semiconductor substrate are distributed over the entire surface of the substrate to the same extent as the crystal defects of the bulk crystal. Evaluation such as measuring the distribution of defect density can be performed. According to the invention of claim 2, the sample is appropriately spaced from the liquid surface of the KOH melt, and the temperature of the KOH melt is appropriately maintained.
Moreover, by exposing the sample to KOH vapor for an appropriate time, the crystal defects can be observed even in the epitaxial crystal film having an etching rate different from that of the substrate . Further, according to the invention of claim 3, when the single crystal film is a heteroepitaxial single crystal film, KOH vapor mainly contacts the single crystal film, and the semiconductor single crystal substrate located on the back surface of the single crystal film is Since it is not substantially touched, even a semiconductor single crystal substrate having a high dissolution rate with respect to this single crystal film has an advantage of not dissolving the substrate.

【手続補正5】[Procedure Amendment 5]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】図4[Correction target item name] Fig. 4

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【図4】GaAsウェーハにエピタキシャル成長したG
aAs膜を実施例1の方法によりエッチングした後のG
aAs膜の結晶表面を示す顕微鏡写真図。
FIG. 4 G grown epitaxially on a GaAs wafer
G after etching the aAs film by the method of Example 1
The microscope picture figure which shows the crystal surface of an aAs film.

【手続補正6】[Procedure correction 6]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】図5[Correction target item name] Fig. 5

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【図5】比較のためにエッチングする前のエピタキシャ
ル成長したGaAs膜の表面状態を示す顕微鏡写真図。
FIG. 5 is a micrograph showing a surface condition of an epitaxially grown GaAs film before etching for comparison.

【手続補正7】[Procedure amendment 7]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】図6[Correction target item name] Fig. 6

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【図6】比較のためにGaAs膜をエピタキシャル成長
する前のGaAsウェーハを従来の方法によりエッチン
グした後のGaAsウェーハ表面の結晶表面を示す顕微
鏡写真図。
FIG. 6 is a micrograph showing a crystal surface of a GaAs wafer surface after etching a GaAs wafer before a GaAs film is epitaxially grown by a conventional method for comparison.

【手続補正8】[Procedure amendment 8]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】図7[Name of item to be corrected] Figure 7

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【図7】シリコンウェーハにエピタキシャル成長したS
iC膜を実施例2の方法によりエッチングした後のSi
C膜の結晶表面を示す顕微鏡写真図。
FIG. 7: S epitaxially grown on a silicon wafer
Si after etching the iC film by the method of Example 2
The microscope picture figure which shows the crystal surface of C film.

【手続補正9】[Procedure amendment 9]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】図8[Correction target item name] Fig. 8

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【図8】比較のためにエッチングする前のエピタキシャ
ル成長したSiC膜の表面状態を示す顕微鏡写真図。
FIG. 8 is a micrograph showing a surface condition of an epitaxially grown SiC film before etching for comparison.

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 KOH融液(12)の上方に前記融液(12)の
液面と所定の間隙(h1,h2,h3)をあけて半導体単結晶基板
(10)上にエピタキシャル成長した半導体単結晶膜(11)を
前記単結晶膜(11)の表面を下向きにして配置することに
より選択エッチングして前記単結晶膜(11)の結晶欠陥を
評価する半導体単結晶膜の結晶欠陥評価方法。
1. A semiconductor single crystal substrate having a predetermined gap (h 1 , h 2 , h 3 ) from the liquid surface of the melt (12) above the KOH melt (12).
(10) A semiconductor for evaluating crystal defects of the single crystal film (11) by selectively etching the semiconductor single crystal film (11) epitaxially grown on the single crystal film (11) with the surface of the single crystal film (11) facing downward. Method for evaluating crystal defects in single crystal film.
【請求項2】 所定の間隙(h1,h2,h3)が高々3cmであ
って、KOH融液(12)の温度が450℃以下であって、
かつエピタキシャル成長した半導体単結晶膜(11)の配置
時間が20〜30分である請求項1記載の半導体単結晶
膜の結晶欠陥評価方法。
2. The predetermined gap (h 1 , h 2 , h 3 ) is at most 3 cm, and the temperature of the KOH melt (12) is 450 ° C. or lower,
The method for evaluating a crystal defect of a semiconductor single crystal film according to claim 1, wherein the disposition time of the epitaxially grown semiconductor single crystal film (11) is 20 to 30 minutes.
【請求項3】 半導体単結晶膜(11)が半導体単結晶基板
(10)上にヘテロエピタキシャルにより成長した膜である
請求項1又は2記載の半導体単結晶膜の結晶欠陥評価方
法。
3. The semiconductor single crystal film (11) is a semiconductor single crystal substrate.
(10) The method for evaluating crystal defects of a semiconductor single crystal film according to claim 1 or 2, which is a film grown by heteroepitaxial growth on the film.
JP832896A 1996-01-22 1996-01-22 Method for evaluating crystal defects in semiconductor single crystal film Withdrawn JPH09199559A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP832896A JPH09199559A (en) 1996-01-22 1996-01-22 Method for evaluating crystal defects in semiconductor single crystal film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP832896A JPH09199559A (en) 1996-01-22 1996-01-22 Method for evaluating crystal defects in semiconductor single crystal film

Publications (1)

Publication Number Publication Date
JPH09199559A true JPH09199559A (en) 1997-07-31

Family

ID=11690127

Family Applications (1)

Application Number Title Priority Date Filing Date
JP832896A Withdrawn JPH09199559A (en) 1996-01-22 1996-01-22 Method for evaluating crystal defects in semiconductor single crystal film

Country Status (1)

Country Link
JP (1) JPH09199559A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013211547A (en) * 2012-03-02 2013-10-10 Toyota Motor Corp Inspection method of sic crystal and process of manufacturing sic crystal using the same
CN103866398A (en) * 2014-03-26 2014-06-18 山东天岳晶体材料有限公司 Corrosion method and device for silicon carbide wafers
JP2014160753A (en) * 2013-02-20 2014-09-04 Nippon Steel Sumikin Materials Co Ltd Etching device and etching method
CN116539397A (en) * 2023-06-09 2023-08-04 深圳市重投天科半导体有限公司 Silicon carbide corrosion device and silicon carbide defect observation method

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013211547A (en) * 2012-03-02 2013-10-10 Toyota Motor Corp Inspection method of sic crystal and process of manufacturing sic crystal using the same
JP2014160753A (en) * 2013-02-20 2014-09-04 Nippon Steel Sumikin Materials Co Ltd Etching device and etching method
CN103866398A (en) * 2014-03-26 2014-06-18 山东天岳晶体材料有限公司 Corrosion method and device for silicon carbide wafers
CN103866398B (en) * 2014-03-26 2016-09-28 山东天岳晶体材料有限公司 A kind of method and apparatus of silicon carbide wafer corrosion
CN116539397A (en) * 2023-06-09 2023-08-04 深圳市重投天科半导体有限公司 Silicon carbide corrosion device and silicon carbide defect observation method

Similar Documents

Publication Publication Date Title
US6958092B2 (en) Epitaxial silicon wafer with intrinsic gettering and a method for the preparation thereof
KR101076493B1 (en) Manufacturing method for silicon wafer
JP5519305B2 (en) Method for detecting defects in silicon carbide single crystal
WO2013112779A1 (en) Qualitative crystal defect evaluation method
US6599815B1 (en) Method and apparatus for forming a silicon wafer with a denuded zone
KR20010039641A (en) Silicon electrode plate
JPH04285100A (en) Method for quality inspection of silicon wafer
JPH10150048A (en) Semiconductor substrate
JPH09199559A (en) Method for evaluating crystal defects in semiconductor single crystal film
KR20030019472A (en) Method and apparatus for forming an epitaxial silicon wafer with a denuded zone
JPH0697251A (en) Evaluation of quality of silicon single crystal
JP4573282B2 (en) Epitaxial silicon wafer manufacturing method
JPH1192283A (en) Silicon wafer and method for manufacturing the same
KR20080062519A (en) Silicon wafer with controlled distribution of nuclei into oxygen precipitates by subsequent heat treatment, and method of manufacturing the same
JP3661801B2 (en) Dislocation density measurement method for II-VI group compound semiconductor single crystal
JP2001053078A (en) Ig processing method of silicon wafer, ig wafer formed therethrough, and silicon single crystal ingot used therefor
JP2004031845A (en) Method for evaluating gettering capability
Reisman et al. Further Comments on the Thermal Etching of Silicon: The Surface Morphology of (100),(111) and (110) Wafers in the Temperature Range 900°–1150° C
Shimura Intrinsic/internal gettering
Huang et al. Silicon pyramidal texture formed in pure hydrogen plasma exposure
RU2119693C1 (en) Method for treatment of single-crystalline silicon plates
JPS6097619A (en) Manufacture of semiconductor
Mo et al. A novel technique for Czochralski growth of GaSb single crystals
Kukurudziak et al. Defect Formation on the Surface of Silicon Substrates after Various Technological Operations
JPH0521303A (en) Semiconductor substrate and manufacturing method thereof

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20030401