JPH09199582A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH09199582A JPH09199582A JP447096A JP447096A JPH09199582A JP H09199582 A JPH09199582 A JP H09199582A JP 447096 A JP447096 A JP 447096A JP 447096 A JP447096 A JP 447096A JP H09199582 A JPH09199582 A JP H09199582A
- Authority
- JP
- Japan
- Prior art keywords
- film
- coated
- insulating film
- trench
- silicon nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 238000005530 etching Methods 0.000 claims abstract description 15
- 229910052796 boron Inorganic materials 0.000 claims abstract description 5
- 239000011248 coating agent Substances 0.000 claims description 21
- 238000000576 coating method Methods 0.000 claims description 21
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 4
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 239000011574 phosphorus Substances 0.000 claims description 3
- 238000000034 method Methods 0.000 abstract description 28
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 23
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 23
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 18
- 239000005380 borophosphosilicate glass Substances 0.000 abstract description 16
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 9
- 239000000377 silicon dioxide Substances 0.000 abstract description 9
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 abstract description 6
- 239000000758 substrate Substances 0.000 abstract description 5
- 239000011521 glass Substances 0.000 abstract description 3
- 239000005360 phosphosilicate glass Substances 0.000 abstract 6
- 239000005368 silicate glass Substances 0.000 abstract 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 14
- 238000007796 conventional method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 239000010410 layer Substances 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】
【課題】 トレンチの埋設に塗布絶縁膜を用いる半導体
装置の製造法において、塗布絶縁膜にクラックが発生し
た時、容易に該塗布絶縁膜のみを除去・再形成し得る方
法を提供すること。 【解決手段】 トレンチ12を開口した半導体基板11に二
酸化シリコン膜13，第１の窒化シリコン膜14を形成し、
続いて、TEOS−BPSG膜15を形成してトレンチ12を完全に
埋設した後、トレンチ部以外の領域のTEOS−BPSG膜15を
除去する。次に、第２の窒化シリコン膜17を形成し、塗
布PSG膜18を形成して段差を平坦にする(図２工程Ｃ)。
その後、図２工程Ｄに示すように、塗布PSG膜18，上層
の第２の窒化シリコン膜17，下層の第１の窒化シリコン
膜14の順にエッチバックを行う。第２の窒化シリコン膜
17のエッチング速度が塗布PSG膜18のそれよりはるかに
小さいため、塗布PSG膜18にクラック19が発生しても、
容易に塗布PSG膜18のみの除去・再形成が可能である。
装置の製造法において、塗布絶縁膜にクラックが発生し
た時、容易に該塗布絶縁膜のみを除去・再形成し得る方
法を提供すること。 【解決手段】 トレンチ12を開口した半導体基板11に二
酸化シリコン膜13，第１の窒化シリコン膜14を形成し、
続いて、TEOS−BPSG膜15を形成してトレンチ12を完全に
埋設した後、トレンチ部以外の領域のTEOS−BPSG膜15を
除去する。次に、第２の窒化シリコン膜17を形成し、塗
布PSG膜18を形成して段差を平坦にする(図２工程Ｃ)。
その後、図２工程Ｄに示すように、塗布PSG膜18，上層
の第２の窒化シリコン膜17，下層の第１の窒化シリコン
膜14の順にエッチバックを行う。第２の窒化シリコン膜
17のエッチング速度が塗布PSG膜18のそれよりはるかに
小さいため、塗布PSG膜18にクラック19が発生しても、
容易に塗布PSG膜18のみの除去・再形成が可能である。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に素子間を絶縁分離するトレンチを有す
る半導体装置の製造方法に関する。
方法に関し、特に素子間を絶縁分離するトレンチを有す
る半導体装置の製造方法に関する。
【０００２】
【従来の技術】従来の半導体装置のトレンチの埋設方法
(以下“従来法”という)について、図５及び図６を参照
して説明する。なお、図５は、工程Ａ〜工程Ｂからなる
従来法の工程順断面図であり、図６は、図５工程Ｂに続
く工程Ｃ〜工程Ｄからなる工程順断面図である。
(以下“従来法”という)について、図５及び図６を参照
して説明する。なお、図５は、工程Ａ〜工程Ｂからなる
従来法の工程順断面図であり、図６は、図５工程Ｂに続
く工程Ｃ〜工程Ｄからなる工程順断面図である。
【０００３】従来法は、まず図５工程Ａに示すように、
半導体基板31に、素子領域を電気的に絶縁分離するため
にトレンチ32を開口し、表面を薄く酸化して膜厚500Å
の二酸化シリコン膜33を形成した後、ＬＰＣＶＤ法にて
膜厚1200Åの窒化シリコン膜34を形成する。
半導体基板31に、素子領域を電気的に絶縁分離するため
にトレンチ32を開口し、表面を薄く酸化して膜厚500Å
の二酸化シリコン膜33を形成した後、ＬＰＣＶＤ法にて
膜厚1200Åの窒化シリコン膜34を形成する。
【０００４】次に、同じく工程Ａに示すように、ＬＰＣ
ＶＤ法によってテトラエトキシシラン(以下“TEOS”と
略記する))を原料とし、ホウ素及びリンを含んだガラス
膜(以下“TEOS−BPSG膜”と略記する)35を膜厚15,000Å
形成してトレンチを完全に埋設し、続いて、温度1000℃
で窒素と酸素の混合気体雰囲気中で熱処理を行う。
ＶＤ法によってテトラエトキシシラン(以下“TEOS”と
略記する))を原料とし、ホウ素及びリンを含んだガラス
膜(以下“TEOS−BPSG膜”と略記する)35を膜厚15,000Å
形成してトレンチを完全に埋設し、続いて、温度1000℃
で窒素と酸素の混合気体雰囲気中で熱処理を行う。
【０００５】次に、図５工程Ｂに示すように、トレンチ
部以外の領域に形成されたTEOS−BPSG膜35を、バッファ
−ド弗酸を用いた等方性ウエットエッチングによって除
去する。このとき、エッチング後のトレンチ部の段差が
大きくなりすぎないようにする必要がある。その後、図
６工程Ｃに示すように、トレンチ部の段差を平坦化する
ため、塗布・焼成法によるリンを含んだガラス膜(以下
“塗布PSG膜”と略記する)38を形成する。
部以外の領域に形成されたTEOS−BPSG膜35を、バッファ
−ド弗酸を用いた等方性ウエットエッチングによって除
去する。このとき、エッチング後のトレンチ部の段差が
大きくなりすぎないようにする必要がある。その後、図
６工程Ｃに示すように、トレンチ部の段差を平坦化する
ため、塗布・焼成法によるリンを含んだガラス膜(以下
“塗布PSG膜”と略記する)38を形成する。
【０００６】最後に、図６工程Ｄに示すように、トレン
チ部以外の領域に形成された塗布PSG膜38及び窒化シリ
コン膜34を、それぞれバッファ−ド弗酸及び熱リン酸を
用いた等方性ウエットエッチングによって除去する。
チ部以外の領域に形成された塗布PSG膜38及び窒化シリ
コン膜34を、それぞれバッファ−ド弗酸及び熱リン酸を
用いた等方性ウエットエッチングによって除去する。
【０００７】
【発明が解決しようとする課題】上記従来法では、TEOS
−BPSG膜35をエッチングした後(図５工程Ｂの段階)のト
レンチ部の段差が4,000Åを越えると、その後の塗布PSG
膜38を形成するときに(図６工程Ｃの段階)クラックが発
生しやすくなる。
−BPSG膜35をエッチングした後(図５工程Ｂの段階)のト
レンチ部の段差が4,000Åを越えると、その後の塗布PSG
膜38を形成するときに(図６工程Ｃの段階)クラックが発
生しやすくなる。
【０００８】この塗布PSG膜38にクラック39が発生した
例を図７(Ａ)に示す。一旦クラック39が発生すると、そ
の後バッファ−ド弗酸によってトレンチ部以外の領域に
ある塗布PSG膜38を除去する際(図６工程Ｄの段階)、ク
ラック39の部分も同時にエッチングされ、このため、ク
ラック39の幅が大きく増幅されるようになる。
例を図７(Ａ)に示す。一旦クラック39が発生すると、そ
の後バッファ−ド弗酸によってトレンチ部以外の領域に
ある塗布PSG膜38を除去する際(図６工程Ｄの段階)、ク
ラック39の部分も同時にエッチングされ、このため、ク
ラック39の幅が大きく増幅されるようになる。
【０００９】さらに直下にあるTEOS−BPSG膜35の一部も
エッチングされてしまうので［図７(Ｂ)（塗布PSG膜を
エッチングした後の図）参照］、クラック39が発生した
部分に大きな段差ができてしまう。そのため、後工程で
ポリシリコンで抵抗などを形成する際、この段差部でポ
リシリコンのエッチング残りによるショ−ト不良が発生
しやすくなる。
エッチングされてしまうので［図７(Ｂ)（塗布PSG膜を
エッチングした後の図）参照］、クラック39が発生した
部分に大きな段差ができてしまう。そのため、後工程で
ポリシリコンで抵抗などを形成する際、この段差部でポ
リシリコンのエッチング残りによるショ−ト不良が発生
しやすくなる。
【００１０】そこで、クラック39が発生した場合、塗布
PSG膜38の除去・再形成が必要になるが、塗布PSG膜38の
直下にTEOS−BPSG膜35があるため(図７参照)、塗布PSG
膜38のみを除去しようとしても、どうしてもその下にあ
るTEOS−BPSG膜35までエッチングされてしまう。そのた
め、エッチング後のトレンチの段差がより大きくなって
しまい、再度塗布PSG膜を形成すると、段差部にたまるP
SGの量が多くなって、より一層クラックが発生する危険
性が高くなってしまうという問題が生じ、実質的に塗布
PSG膜の再形成は困難であった。
PSG膜38の除去・再形成が必要になるが、塗布PSG膜38の
直下にTEOS−BPSG膜35があるため(図７参照)、塗布PSG
膜38のみを除去しようとしても、どうしてもその下にあ
るTEOS−BPSG膜35までエッチングされてしまう。そのた
め、エッチング後のトレンチの段差がより大きくなって
しまい、再度塗布PSG膜を形成すると、段差部にたまるP
SGの量が多くなって、より一層クラックが発生する危険
性が高くなってしまうという問題が生じ、実質的に塗布
PSG膜の再形成は困難であった。
【００１１】本発明は、上記問題点に鑑み成されたもの
であって、その目的(課題)とするところは、塗布絶縁膜
にクラックが発生しても、容易に塗布絶縁膜のみを除去
して再度塗布絶縁膜を形成することができる半導体装置
の製造方法を提供することにある。
であって、その目的(課題)とするところは、塗布絶縁膜
にクラックが発生しても、容易に塗布絶縁膜のみを除去
して再度塗布絶縁膜を形成することができる半導体装置
の製造方法を提供することにある。
【００１２】
【課題を解決するための手段】本発明は、塗布絶縁膜の
下にエッチング速度がはるかに小さい絶縁膜を形成する
ことを特徴とし、これにより上記目的とする“塗布絶縁
膜にクラックが発生しても、容易に塗布絶縁膜のみを除
去して再度塗布絶縁膜を形成することができる”という
半導体装置の製造方法を提供するものである。
下にエッチング速度がはるかに小さい絶縁膜を形成する
ことを特徴とし、これにより上記目的とする“塗布絶縁
膜にクラックが発生しても、容易に塗布絶縁膜のみを除
去して再度塗布絶縁膜を形成することができる”という
半導体装置の製造方法を提供するものである。
【００１３】即ち、本発明に係る半導体装置の製造方法
は、「素子間を絶縁分離するトレンチを有する半導体装
置の製造方法において、(1) トレンチを埋設するために
リン及び／又はホウ素を含む第１の絶縁膜を形成する工
程、(2) トレンチ部以外の領域に形成された前記第１の
絶縁膜を除去する工程、(3) 全面に第２の絶縁膜を形成
する工程、(4) 更に全面に塗布絶縁膜を形成する工程、
(5) トレンチ部以外の領域に形成された前記塗布絶縁膜
及び前記第２の絶縁膜を除去する工程、を含み、前記第
２の絶縁膜はエッチング速度が前記塗布絶縁膜のそれよ
りはるかに小さいものであり、前記塗布絶縁膜にクラッ
クが発生した場合に容易に該塗布絶縁膜のみを除去でき
ることを特徴とする半導体装置の製造方法。」(請求項
１)を要旨とする。
は、「素子間を絶縁分離するトレンチを有する半導体装
置の製造方法において、(1) トレンチを埋設するために
リン及び／又はホウ素を含む第１の絶縁膜を形成する工
程、(2) トレンチ部以外の領域に形成された前記第１の
絶縁膜を除去する工程、(3) 全面に第２の絶縁膜を形成
する工程、(4) 更に全面に塗布絶縁膜を形成する工程、
(5) トレンチ部以外の領域に形成された前記塗布絶縁膜
及び前記第２の絶縁膜を除去する工程、を含み、前記第
２の絶縁膜はエッチング速度が前記塗布絶縁膜のそれよ
りはるかに小さいものであり、前記塗布絶縁膜にクラッ
クが発生した場合に容易に該塗布絶縁膜のみを除去でき
ることを特徴とする半導体装置の製造方法。」(請求項
１)を要旨とする。
【００１４】
【発明の実施の形態】本発明に係る半導体装置の製造方
法において、前記(3)の“第２の絶縁膜を形成する工
程”として、単層の第２の絶縁膜を形成する以外に多層
構造の膜を形成することもできる(請求項２)。本発明
は、上記単層又は多層構造の膜からなる第２の絶縁膜と
して、エッチング速度が塗布絶縁膜のそれよりはるかに
小さいものとすることにより、塗布絶縁膜にクラックが
発生しても、容易に塗布絶縁膜のみを除去し、塗布絶縁
膜を再度形成することが可能となる作用が生じるもので
ある。
法において、前記(3)の“第２の絶縁膜を形成する工
程”として、単層の第２の絶縁膜を形成する以外に多層
構造の膜を形成することもできる(請求項２)。本発明
は、上記単層又は多層構造の膜からなる第２の絶縁膜と
して、エッチング速度が塗布絶縁膜のそれよりはるかに
小さいものとすることにより、塗布絶縁膜にクラックが
発生しても、容易に塗布絶縁膜のみを除去し、塗布絶縁
膜を再度形成することが可能となる作用が生じるもので
ある。
【００１５】
【実施例】次に、本発明の実施例について、図面を参照
して詳細に説明するが、本発明は、以下の実施例にのみ
限定されるものではなく、前記した本発明の要旨を逸脱
しない限り種々の変形、変更が可能である。
して詳細に説明するが、本発明は、以下の実施例にのみ
限定されるものではなく、前記した本発明の要旨を逸脱
しない限り種々の変形、変更が可能である。
【００１６】（実施例１）図１及び図２は、本発明に係
る半導体装置の製造方法の一実施例(実施例１)を示す図
であり、そのうち図１は、工程Ａ〜工程Ｂからなる製造
工程順縦断面図であり、図２は、図１工程Ｂに続く工程
Ｃ〜工程Ｄからなる製造工程順縦断面図である。
る半導体装置の製造方法の一実施例(実施例１)を示す図
であり、そのうち図１は、工程Ａ〜工程Ｂからなる製造
工程順縦断面図であり、図２は、図１工程Ｂに続く工程
Ｃ〜工程Ｄからなる製造工程順縦断面図である。
【００１７】本実施例１では、まず図１工程Ａに示すよ
うに、半導体基板11に、素子領域を電気的に絶縁分離す
るためにトレンチ12を開口し、表面を薄く酸化して膜厚
500Åの二酸化シリコン膜13を形成した後、ＬＰＣＶＤ
法にて膜厚1200Åの第１の窒化シリコン膜14を形成す
る。
うに、半導体基板11に、素子領域を電気的に絶縁分離す
るためにトレンチ12を開口し、表面を薄く酸化して膜厚
500Åの二酸化シリコン膜13を形成した後、ＬＰＣＶＤ
法にて膜厚1200Åの第１の窒化シリコン膜14を形成す
る。
【００１８】次に、同じく図１工程Ａに示すように、Ｌ
ＰＣＶＤ法にて膜厚15,000ÅのTEOS−BPSG膜15を形成し
てトレンチを完全に埋設した後、温度1000℃で窒素と酸
素の混合気体雰囲気中で熱処理を行う。続いて、トレン
チ部以外の領域に形成されたTEOS−BPSG膜15をバッファ
−ド弗酸を用いた等方性ウエットエッチングによって除
去する。このとき、エッチング後のトレンチ部の段差が
4000Åを越えないようにエッチング時間を調整する。
ＰＣＶＤ法にて膜厚15,000ÅのTEOS−BPSG膜15を形成し
てトレンチを完全に埋設した後、温度1000℃で窒素と酸
素の混合気体雰囲気中で熱処理を行う。続いて、トレン
チ部以外の領域に形成されたTEOS−BPSG膜15をバッファ
−ド弗酸を用いた等方性ウエットエッチングによって除
去する。このとき、エッチング後のトレンチ部の段差が
4000Åを越えないようにエッチング時間を調整する。
【００１９】次に、図１工程Ｂに示すように、ＬＰＣＶ
Ｄ法にて膜厚1200Åの第２の窒化シリコン膜17を形成
し、その後、図２工程Ｃに示すように、トレンチ部の段
差を平坦化するため塗布PSG膜18を形成する。
Ｄ法にて膜厚1200Åの第２の窒化シリコン膜17を形成
し、その後、図２工程Ｃに示すように、トレンチ部の段
差を平坦化するため塗布PSG膜18を形成する。
【００２０】最後に、図２工程Ｄに示すように、四弗化
炭素(CF4)と酸素(O2)を用いた異方性ドライエッチング
によって、塗布PSG膜18、上層の第２の窒化シリコン膜1
7、下層の第１の窒化シリコン膜14の順にエッチバック
を行う。
炭素(CF4)と酸素(O2)を用いた異方性ドライエッチング
によって、塗布PSG膜18、上層の第２の窒化シリコン膜1
7、下層の第１の窒化シリコン膜14の順にエッチバック
を行う。
【００２１】ここで、本実施例１による作用効果につい
て、図３を参照して説明する。なお、図３は、実施例１
による作用効果を説明する図であって、そのうち(Ａ)
は、塗布PSG膜にクラックが発生した場合を示す図であ
り、(Ｂ)は塗布PSG膜を除去した後の図である。
て、図３を参照して説明する。なお、図３は、実施例１
による作用効果を説明する図であって、そのうち(Ａ)
は、塗布PSG膜にクラックが発生した場合を示す図であ
り、(Ｂ)は塗布PSG膜を除去した後の図である。
【００２２】この実施例１において、塗布PSG膜18とTEO
S−BPSG膜15との間に第２の窒化シリコン膜17が存在す
るが、この第２の窒化シリコン膜17のバッファ−ド弗酸
に対するエッチング速度は、塗布PSG膜18のエッチング
速度に比べると非常に小さいため、図３(Ａ)に示すよう
に、仮に塗布PSG膜18にクラック19が生じても、バッフ
ァ−ド弗酸にてこの塗布PSG膜18のみを除去することが
可能である［図３(Ｂ)参照］。従って、この段階から前
掲の図２工程Ｃにより再度塗布PSG膜18を形成すること
が可能である。
S−BPSG膜15との間に第２の窒化シリコン膜17が存在す
るが、この第２の窒化シリコン膜17のバッファ−ド弗酸
に対するエッチング速度は、塗布PSG膜18のエッチング
速度に比べると非常に小さいため、図３(Ａ)に示すよう
に、仮に塗布PSG膜18にクラック19が生じても、バッフ
ァ−ド弗酸にてこの塗布PSG膜18のみを除去することが
可能である［図３(Ｂ)参照］。従って、この段階から前
掲の図２工程Ｃにより再度塗布PSG膜18を形成すること
が可能である。
【００２３】さらに、TEOS−BPSG膜15上に第２の窒化シ
リコン膜17を形成することにより、段差部に塗布PSG膜1
8のたまる量が少なくなるので、クラックの発生を低減
することができる。
リコン膜17を形成することにより、段差部に塗布PSG膜1
8のたまる量が少なくなるので、クラックの発生を低減
することができる。
【００２４】（実施例２）図４は、本発明に係る半導体
装置の製造方法の他の実施例(実施例２)を示す工程Ａ〜
工程Ｃからなる製造工程順縦断面図である。
装置の製造方法の他の実施例(実施例２)を示す工程Ａ〜
工程Ｃからなる製造工程順縦断面図である。
【００２５】本実施例２では、まず図４工程Ａに示すよ
うに、半導体基板21にトレンチ22を開口し、二酸化シリ
コン膜23，第１の窒化シリコン膜24，TEOS−BPSG膜25を
形成した後、トレンチ部以外の領域にあるTEOS−BPSG膜
25をバッファ−ド弗酸を用いて除去する。次に、同じく
図４工程Ａに示すように、常圧ＣＶＤ法にて膜圧4000〜
5000Åの第２の二酸化シリコン膜26を形成し、続いて、
ＬＰＣＶＤ法にて膜圧1000Åの第２の窒化シリコン膜27
を形成する。
うに、半導体基板21にトレンチ22を開口し、二酸化シリ
コン膜23，第１の窒化シリコン膜24，TEOS−BPSG膜25を
形成した後、トレンチ部以外の領域にあるTEOS−BPSG膜
25をバッファ−ド弗酸を用いて除去する。次に、同じく
図４工程Ａに示すように、常圧ＣＶＤ法にて膜圧4000〜
5000Åの第２の二酸化シリコン膜26を形成し、続いて、
ＬＰＣＶＤ法にて膜圧1000Åの第２の窒化シリコン膜27
を形成する。
【００２６】その後、図４工程Ｂに示すように、トレン
チ部の段差を平坦化するため塗布PSG膜28を形成する。
最後に、図４工程Ｃに示すように、四弗化炭素(CF4)と
酸素(O2)を用いた異方性ドライエッチングによって、塗
布PSG膜28，第２の窒化シリコン膜27，第２の二酸化シ
リコン膜26，第１の窒化シリコン膜24の順にエッチバッ
クを行う。
チ部の段差を平坦化するため塗布PSG膜28を形成する。
最後に、図４工程Ｃに示すように、四弗化炭素(CF4)と
酸素(O2)を用いた異方性ドライエッチングによって、塗
布PSG膜28，第２の窒化シリコン膜27，第２の二酸化シ
リコン膜26，第１の窒化シリコン膜24の順にエッチバッ
クを行う。
【００２７】この実施例２においては、塗布PSG膜28とT
EOS−BPSG膜25との間に存在する絶縁膜は、第２の窒化
シリコン膜27と第２の二酸化シリコン膜26との二層構造
になっているが、塗布PSG膜28に接している方の絶縁膜
は第２の窒化シリコン膜27であるため、塗布PSG膜28に
クラックが発生しても、容易にこの塗布PSG膜28を除去
することができ、再形成させることができる。さらに、
二層構造の絶縁膜全体の膜圧を厚くすることで、段差部
の領域が狭くなり、塗布PSG膜28がたまり難くなり、表
面をより平坦にすることができる(図４工程Ｃ参照)。
EOS−BPSG膜25との間に存在する絶縁膜は、第２の窒化
シリコン膜27と第２の二酸化シリコン膜26との二層構造
になっているが、塗布PSG膜28に接している方の絶縁膜
は第２の窒化シリコン膜27であるため、塗布PSG膜28に
クラックが発生しても、容易にこの塗布PSG膜28を除去
することができ、再形成させることができる。さらに、
二層構造の絶縁膜全体の膜圧を厚くすることで、段差部
の領域が狭くなり、塗布PSG膜28がたまり難くなり、表
面をより平坦にすることができる(図４工程Ｃ参照)。
【００２８】
【発明の効果】本発明は、以上詳記したとおり、塗布絶
縁膜の下にエッチング速度がはるかに小さい絶縁膜を形
成することを特徴とし、これにより、仮に塗布絶縁膜に
クラックが発生しても、容易に塗布絶縁膜のみを除去し
て再度塗布絶縁膜を形成することができるという効果を
有する。
縁膜の下にエッチング速度がはるかに小さい絶縁膜を形
成することを特徴とし、これにより、仮に塗布絶縁膜に
クラックが発生しても、容易に塗布絶縁膜のみを除去し
て再度塗布絶縁膜を形成することができるという効果を
有する。
【図１】本発明に係る半導体装置の製造方法の一実施例
(実施例１)を示す工程Ａ〜工程Ｂからなる製造工程順縦
断面図。
(実施例１)を示す工程Ａ〜工程Ｂからなる製造工程順縦
断面図。
【図２】図１工程Ｂに続く工程Ｃ〜工程Ｄからなる製造
工程順縦断面図。
工程順縦断面図。
【図３】実施例１による作用効果を説明する図であっ
て、そのうち(Ａ)は、塗布PSG膜にクラックが発生した
場合を示す図であり、(Ｂ)は塗布PSG膜を除去した後の
図。
て、そのうち(Ａ)は、塗布PSG膜にクラックが発生した
場合を示す図であり、(Ｂ)は塗布PSG膜を除去した後の
図。
【図４】本発明に係る半導体装置の製造方法の他の実施
例(実施例２)を示す工程Ａ〜工程Ｃからなる製造工程順
縦断面図。
例(実施例２)を示す工程Ａ〜工程Ｃからなる製造工程順
縦断面図。
【図５】従来の半導体装置のトレンチの埋設方法につい
て説明する図であって、工程Ａ〜工程Ｂからなる工程順
縦断面図。
て説明する図であって、工程Ａ〜工程Ｂからなる工程順
縦断面図。
【図６】図５工程Ｂに続く工程Ｃ〜工程Ｄからなる工程
順縦断面図。
順縦断面図。
【図７】従来法による問題点を説明する図であって、
(Ａ)は塗布PSG膜にクラックが発生した例を示す図であ
り、(Ｂ)は塗布PSG膜をエッチングした後の図。
(Ａ)は塗布PSG膜にクラックが発生した例を示す図であ
り、(Ｂ)は塗布PSG膜をエッチングした後の図。
１１，２１，３１ 半導体基板 １２，２２，３２ トレンチ １３，２３，３３ 二酸化シリコン膜 １４，２４， − 第１の窒化シリコン膜 − ， − ，３４ 窒化シリコン膜 １５，２５，３５ ＴＥＯＳ−ＢＰＳＧ膜 − ，２６， − 第２の二酸化シリコン膜 １７，２７， − 第２の窒化シリコン膜 １８，２８，３８ 塗布ＰＳＧ膜 １９， − ，３９ クラック
Claims (2)
- 【請求項１】 素子間を絶縁分離するトレンチを有する
半導体装置の製造方法において、(1) トレンチを埋設す
るためにリン及び／又はホウ素を含む第１の絶縁膜を形
成する工程、(2) トレンチ部以外の領域に形成された前
記第１の絶縁膜を除去する工程、(3) 全面に第２の絶縁
膜を形成する工程、(4) 更に全面に塗布絶縁膜を形成す
る工程、(5) トレンチ部以外の領域に形成された前記塗
布絶縁膜及び前記第２の絶縁膜を除去する工程、を含
み、前記第２の絶縁膜はエッチング速度が前記塗布絶縁
膜のそれよりはるかに小さいものであり、前記塗布絶縁
膜にクラックが発生した場合に容易に該塗布絶縁膜のみ
を除去できることを特徴とする半導体装置の製造方法。 - 【請求項２】 前記第２の絶縁膜が多層構造の膜である
ことを特徴とする請求項１に記載の半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8004470A JP3039350B2 (ja) | 1996-01-16 | 1996-01-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8004470A JP3039350B2 (ja) | 1996-01-16 | 1996-01-16 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09199582A true JPH09199582A (ja) | 1997-07-31 |
| JP3039350B2 JP3039350B2 (ja) | 2000-05-08 |
Family
ID=11585020
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8004470A Expired - Fee Related JP3039350B2 (ja) | 1996-01-16 | 1996-01-16 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3039350B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100300871B1 (ko) * | 1998-06-29 | 2001-10-19 | 박종섭 | 반도체메모리장치의게이트산화막형성방법 |
| KR100312943B1 (ko) * | 1999-03-18 | 2001-11-03 | 김영환 | 반도체장치 및 그의 제조방법 |
| KR100332521B1 (ko) * | 1997-12-24 | 2002-06-20 | 다니구찌 이찌로오, 기타오카 다카시 | 반도체집적회로및반도체집적회로의제조방법및반도체장치및반도체장치의제조방법 |
| JP2002208631A (ja) * | 2000-11-30 | 2002-07-26 | Samsung Electronics Co Ltd | 導電層を充填したトレンチ素子分離型半導体装置及びその形成方法 |
| JP2004527916A (ja) * | 2001-05-24 | 2004-09-09 | インターナショナル・ビジネス・マシーンズ・コーポレーション | エッチング中にｓｔｉを保持する構造および方法 |
-
1996
- 1996-01-16 JP JP8004470A patent/JP3039350B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100332521B1 (ko) * | 1997-12-24 | 2002-06-20 | 다니구찌 이찌로오, 기타오카 다카시 | 반도체집적회로및반도체집적회로의제조방법및반도체장치및반도체장치의제조방법 |
| KR100300871B1 (ko) * | 1998-06-29 | 2001-10-19 | 박종섭 | 반도체메모리장치의게이트산화막형성방법 |
| KR100312943B1 (ko) * | 1999-03-18 | 2001-11-03 | 김영환 | 반도체장치 및 그의 제조방법 |
| JP2002208631A (ja) * | 2000-11-30 | 2002-07-26 | Samsung Electronics Co Ltd | 導電層を充填したトレンチ素子分離型半導体装置及びその形成方法 |
| JP2004527916A (ja) * | 2001-05-24 | 2004-09-09 | インターナショナル・ビジネス・マシーンズ・コーポレーション | エッチング中にｓｔｉを保持する構造および方法 |
| JP2009094547A (ja) * | 2001-05-24 | 2009-04-30 | Internatl Business Mach Corp <Ibm> | エッチング中にｓｔｉを保持する構造および方法 |
| JP2010192919A (ja) * | 2001-05-24 | 2010-09-02 | Internatl Business Mach Corp <Ibm> | 半導体シャロー・トレンチ・アイソレーション（ｓｔｉ）酸化物をエッチングから保護する方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3039350B2 (ja) | 2000-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6492256B2 (en) | Method for forming an interconnect structure with air gap compatible with unlanded vias | |
| KR0151051B1 (ko) | 반도체장치의 절연막 형성방법 | |
| JP3033412B2 (ja) | 半導体装置の製造方法 | |
| JPH02156552A (ja) | 半導体装置およびその製造方法 | |
| US6551897B2 (en) | Wafer trench article and process | |
| JP2000208609A (ja) | 半導体素子のトレンチ素子分離方法及びこれを用いた半導体素子 | |
| JPH11233612A (ja) | 半導体装置のトレンチ隔離形成方法 | |
| JPH10163317A (ja) | 半導体装置及びその製造方法 | |
| JP2001358214A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2002043410A (ja) | トレンチ素子分離方法 | |
| JP2994128B2 (ja) | 半導体装置の製造方法 | |
| JPH08222559A (ja) | 半導体装置の製造方法 | |
| JPH09199582A (ja) | 半導体装置の製造方法 | |
| JPH08213392A (ja) | 半導体素子及びその製造方法 | |
| JPH063804B2 (ja) | 半導体装置製造方法 | |
| JP4319809B2 (ja) | 半導体装置の製造方法 | |
| JP2000091421A (ja) | 半導体素子のｓｔｉ形成方法 | |
| JP2000183149A (ja) | 半導体装置 | |
| US6727160B1 (en) | Method of forming a shallow trench isolation structure | |
| JP3021850B2 (ja) | 半導体装置の製造方法 | |
| JP3911382B2 (ja) | トレンチ隔離領域の形成方法 | |
| JPH1012868A (ja) | 半導体装置及びその製造方法 | |
| JP2000012674A (ja) | 半導体装置の製造方法および素子分離方法 | |
| JP2003309169A (ja) | 半導体装置の製造方法 | |
| JPH07307382A (ja) | トレンチ素子分離構造およびその形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990427 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000201 |
|
| LAPS | Cancellation because of no payment of annual fees |