JPH09199629A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH09199629A
JPH09199629A JP8006740A JP674096A JPH09199629A JP H09199629 A JPH09199629 A JP H09199629A JP 8006740 A JP8006740 A JP 8006740A JP 674096 A JP674096 A JP 674096A JP H09199629 A JPH09199629 A JP H09199629A
Authority
JP
Japan
Prior art keywords
semiconductor element
package
package base
base material
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8006740A
Other languages
English (en)
Inventor
Yoichiro Motoyama
洋一郎 本山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP8006740A priority Critical patent/JPH09199629A/ja
Publication of JPH09199629A publication Critical patent/JPH09199629A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/681—Shapes or dispositions thereof comprising holes not having chips therein, e.g. for outgassing, underfilling or bond wire passage
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/877—Bump connectors and die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】本発明は、セラミックＢＧＡパッケージにおい
て、パッケージ厚を薄くできるようにするとともに、半
導体素子からの熱を効果的に放熱できるようにすること
を最も主要な特徴とする。 【解決手段】たとえば、パッケージ基材１１に貫通孔を
形成してキャビティ部１１Ａを形成する。そして、この
キャビティ部１１Ａ内に落とし込むようにして半導体素
子１２を搭載するとともに、その半導体素子１２をダイ
アタッチ材１５を用いてヒートシンク１４に貼り付け
る。これにより、現行のセラミックＢＧＡパッケージよ
りも薄型で、しかも、熱放散性が高くて高消費電力素子
の搭載に好適なＢＧＡパッケージを実現する構成となっ
ている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、たとえば表面実
装型の半導体装置に関するもので、特に、薄型，高消費
電力素子の搭載が要求されるセラミックＢＧＡ（Ball G
rid Array ）パッケージに用いられるものである。
【０００２】
【従来の技術】近年、表面実装型の半導体装置として、
チップ・キャリアの実装ボード上への実装を、ハンダ・
ボールを用いて行うセラミックＢＧＡパッケージが開発
されている。
【０００３】図５は、従来のセラミックＢＧＡパッケー
ジの概略構成を示すものである。従来において、セラミ
ックＢＧＡパッケージは、パッケージ基材１上に半導体
素子２がダイアタッチ材３により固着されている。
【０００４】そして、パッケージ基材１のパッド１ａと
半導体素子２のパッド２ａとがボンディングワイヤ４を
用いて電気的に接続され、その接続部を含んで、上記パ
ッケージ基材１の表面が金属製のキャップ５を用いて封
止されてなる構成とされている。
【０００５】また、パッケージ基材１の裏面には、前記
パッド１ａと電気的に接続されている半田ボール６がエ
リア状に配設されており、この半田ボール６を実装ボー
ド７上のフットプリント（図示していない）と接続する
ことで、表面実装が実現されていた。
【０００６】しかしながら、上記した従来のセラミック
ＢＧＡパッケージの場合、パッケージ基材１上に半導体
素子２を搭載し、かつ、パッケージ基材１のパッド１ａ
と半導体素子２のパッド２ａとの接続にボンディングワ
イヤ４を用いていたため、パッケージ厚を薄くできない
という問題があった。
【０００７】また、放熱性に関しても、半導体素子２か
らの熱の多くはパッケージ基材１を経て放熱されるよう
になっているため、パッケージ基材１そのものにＡｌＮ
などの熱伝導性の良い材料を用いなければ高消費電力型
の素子を搭載できないという問題があった。
【０００８】
【発明が解決しようとする課題】上記したように、従来
においては、パッケージ厚を薄くするのが困難であると
ともに、熱放散性が悪く、高消費電力素子の搭載には不
向きであるという問題があった。そこで、この発明は、
パッケージ厚を薄くでき、しかも、熱放散性が高くて高
消費電力素子の搭載に好適な半導体装置を提供すること
を目的としている。
【０００９】
【課題を解決するための手段】上記の目的を達成するた
めに、この発明の半導体装置にあっては、電極パッドを
有してなる半導体素子と、この半導体素子が埋設される
凹部の少なくとも一部が貫通されてなり、かつ、その貫
通孔の周囲に前記半導体素子の電極パッドと電気的に接
続される配線パッドが配設されてなるパッケージ基材
と、このパッケージ基材の裏面に設けられ、前記配線パ
ッドと接続された、該パッケージ基材を実装ボード上に
表面実装するための球状電極と、前記パッケージ基材上
の貫通孔を介して、前記半導体素子が接触される金属板
とから構成されている。
【００１０】この発明の半導体装置によれば、少なくと
も半導体素子の厚さの分だけは薄くできるとともに、半
導体素子からの熱を効果的に放熱できるようになる。こ
れにより、薄型および高消費電力素子の搭載の要求に対
しても十分に対応することが可能となるものである。
【００１１】
【発明の実施の形態】以下、この発明の実施の形態につ
いて図面を参照して説明する。図１は、本発明の実施の
第１の形態にかかる、セラミックＢＧＡパッケージの概
略構成を示すものである。なお、同図（ａ）はセラミッ
クＢＧＡパッケージの内部を透視して示す平面図、同図
（ｂ）は図（ａ）のIb−Ib線に沿う断面図である。
【００１２】すなわち、このセラミックＢＧＡパッケー
ジは、パッケージ基材１１上のキャビティ部（凹部）１
１Ａ内に半導体素子１２が落とし込まれ、その半導体素
子１２の電極パッド１２ａと上記パッケージ基材１１の
配線パッド１１ａとがＴＡＢ（Tape Automated bondin
g）テープ１３を用いて電気的に接続されている。
【００１３】この場合、キャビティ部１１Ａは、上記パ
ッケージ基材１１を貫通して設けられ、そのキャビティ
部１１Ａの底を形成するようにして配設されたヒートシ
ンク（金属板）１４の表面に、上記半導体素子１２がダ
イアタッチ材１５により固着されている。
【００１４】また、上記パッケージ基材１１の表面上に
金属製のキャップ１６が高融点半田などにより固着され
ることによって、上記接続部を含んで、上記半導体素子
１２の周囲が封止されている。
【００１５】さらに、パッケージ基材１１の裏面には、
上記ヒートシンク１４を囲むようにして、半田ボール
（球状電極）１７がエリア状に配設されてなる構成とさ
れている。
【００１６】そして、この半田ボール１７を実装ボード
１８上のフットプリント（図示していない）と半田など
を用いて電気的に接続することで、表面実装が行われる
ようになっている。
【００１７】上記パッケージ基材１１は、たとえば、多
層配線（図示していない）構造を有してなり、内部の多
層配線を介して表面の配線パッド１１ａと裏面の半田ボ
ール１７とがそれぞれ電気的に接続されている。
【００１８】また、上記パッケージ基材１１は、たとえ
ば、上記半導体素子１２の厚さと上記ダイアタッチ材１
５の厚さとを加えた厚さとほぼ同一の厚さを有して形成
されている。
【００１９】上記半導体素子１２は、その表面の各辺に
沿って電極パッド１２ａが配設されてなる構成とされて
いる。上記ＴＡＢテープ１３は、絶縁性フィルム１３ａ
上にラミネートされた銅箔などの導電性薄膜をパターニ
ングしてリード配線１３ｂを形成してなる、周知のもの
である。
【００２０】上記ヒートシンク１４は、熱伝導性の良い
材料、たとえば、銅とタングステンとの合金を用いて形
成され、実装時に上記実装ボード１８と直に接触するよ
うに、上記半田ボール１７と略同じ高さを有して形成さ
れている。
【００２１】上記ダイアタッチ材１５としては、ポリイ
ミドやエポキシなどの樹脂系接着剤を用いることも可能
であるが、放熱性を考慮して、樹脂系接着剤よりも熱伝
導性の高い半田ペーストを用いるのが良い。
【００２２】本構成のセラミックＢＧＡパッケージによ
れば、パッケージ基材１１にキャビティ部１１Ａを設
け、そのキャビティ部１１Ａ内に半導体素子１２を落と
し込むようにしているため、少なくとも半導体素子１２
の厚さの分だけ、パッケージ厚を薄くすることが可能と
なる。
【００２３】しかも、この場合、パッケージ基材１１の
配線パッド１１ａと半導体素子１２の電極パッド１２ａ
との接続にＴＡＢテープ１３を用いているため、ボンデ
ィングワイヤを用いる場合によりも、さらに薄型化でき
る。
【００２４】また、放熱性に関しては、半導体素子１２
の裏面に熱伝導性の良いヒートシンク１４を接続するよ
うにしているため、半導体素子１２で発生した熱がヒー
トシンク１４を介して実装ボード１８へ効率良く伝達さ
れる。
【００２５】特に、実装ボード１８のヒートシンク１４
が接触する部位にサーマルビア１８ａを形成するように
した場合には、その効果はより顕著なものとなる。上記
したように、パッケージ基材に半導体素子をマウントす
るためのキャビティ部を設けるとともに、そのキャビテ
ィ部の少なくとも一部を貫通させて、半導体素子にヒー
トシンクを貼り付けるようにしている。
【００２６】すなわち、パッケージ基材のキャビティ部
内に落とし込むようにして半導体素子を搭載させ、ヒー
トシンクと接着するようにしている。これにより、現行
のセラミックＢＧＡパッケージに比べ、少なくとも半導
体素子の厚さの分だけは薄くすることが可能となるとと
もに、半導体素子からの熱を効果的に放熱できるように
なる。したがって、薄型で、しかも、熱放散性が高くて
高消費電力素子の搭載に好適なＢＧＡパッケージを実現
できるものである。
【００２７】また、ヒートシンクの高さを調整し、ヒー
トシンクを実装ボード上への実装の際のスペーサとして
も利用できるようにすることにより、実装時の半田ボー
ルの高さ出しが容易に可能となり、表面実装をより簡便
なものとすることができる。
【００２８】なお、上記した本発明の実施の第１の形態
においては、金属製のキャップを用いて封止する構成と
した場合について説明したが、これに限らず、たとえば
熱硬化性の樹脂などを用いて封止する構成としても良
い。
【００２９】図２は、本発明の実施の第２の形態にかか
る、セラミックＢＧＡパッケージの概略構成を示すもの
である。図に示すように、この場合のセラミックＢＧＡ
パッケージは、たとえば、熱硬化性の樹脂２１を使用し
て、パッケージ基材１１の配線パッド１１ａと半導体素
子１２の電極パッド１２ａとの接続部を含んで、上記半
導体素子１２の周囲を封止するように構成されている。
【００３０】このような構成によれば、耐湿性などを特
に要求しないユーザにとっては、上記した本発明の実施
の第１の形態とほぼ同様の効果が期待できることに加
え、コスト的にも有利なものとすることができる。
【００３１】また、上記した本発明の実施の第１，第２
の形態において例示したように、パッケージ基材をキャ
ビティ部のサイズにより貫通してキャビティ部と同一サ
イズの貫通孔を形成する場合に限らず、たとえば、キャ
ビティ部を貫通孔よりも大きく形成することも可能であ
る。
【００３２】図３は、本発明の実施の第３の形態にかか
る、セラミックＢＧＡパッケージの概略構成を示すもの
である。図に示すように、この場合のセラミックＢＧＡ
パッケージは、たとえば、パッケージ基材１１の最下層
部が部分的に突出するようにして、キャビティ部１１Ａ
と貫通孔１１Ｂとが形成されている。そして、その貫通
孔１１Ｂ内に一部が係合される形でヒートシンク１４が
設けられている。
【００３３】このような構成によれば、上記した本発明
の実施の第１の形態の場合とほぼ同様の効果が期待でき
るとともに、同一のパッケージサイズにおいて、より大
きな半導体素子１２の搭載が可能となる。
【００３４】さらに、上記した本発明の実施の第１，第
２，第３の形態においては、いずれも、半導体素子１２
の表面（電極パッド１２ａの形成面）を上に向けてパッ
ケージ基材１１上に搭載するようにした場合について説
明したが、たとえば、半導体素子１２の表面を下に向け
て搭載するように構成することもできる。
【００３５】図４は、本発明の実施の第４の形態にかか
る、セラミックＢＧＡパッケージの概略構成を示すもの
である。図に示すように、この場合のセラミックＢＧＡ
パッケージは、たとえば、パッケージ基材１１のキャビ
ティ部１１Ａ内に半導体素子１２が表面を下にして落と
し込まれ、その表面がヒートシンク１４により保持され
た状態で、パッケージ基材１１の配線パッド１１ａと半
導体素子１２の電極パッド１２ａとがバンプ電極３１を
介して電気的に接続されている。
【００３６】また、半導体素子１２の裏面は、ダイアタ
ッチ材１５により平板状のキャップ３２に固着されてい
る。このような構成によれば、平板状のキャップ３２を
用いることによってより一層の薄型化が可能となるとと
もに、たとえば、上記キャップ３２を熱伝導性の良い材
料を用いて構成することにより、半導体素子１２からの
熱がキャップ３２をつたってパッケージの上面からも逃
げる結果となり、さらなる熱放散性の向上が図れる。そ
の他、この発明の要旨を変えない範囲において、種々変
形実施可能なことは勿論である。
【００３７】
【発明の効果】以上、詳述したようにこの発明によれ
ば、パッケージ厚を薄くでき、しかも、熱放散性が高く
て高消費電力素子の搭載に好適な半導体装置を提供でき
る。
【図面の簡単な説明】
【図１】この発明の実施の第１の形態にかかる、セラミ
ックＢＧＡパッケージの概略を示す構成図。
【図２】この発明の実施の第２の形態にかかる、セラミ
ックＢＧＡパッケージの概略構成を示す断面図。
【図３】この発明の実施の第３の形態にかかる、セラミ
ックＢＧＡパッケージの概略構成を示す断面図。
【図４】この発明の実施の第４の形態にかかる、セラミ
ックＢＧＡパッケージの概略構成を示す断面図。
【図５】従来技術とその問題点を説明するために示す、
セラミックＢＧＡパッケージの概略断面図。
【符号の説明】
１１…パッケージ基材、１１ａ…配線パッド、１１Ａ…
キャビティ部（凹部）、１１Ｂ…貫通孔、１２…半導体
素子、１２ａ…電極パッド、１３…ＴＡＢテープ、１３
ａ…絶縁性フィルム、１３ｂ…リード配線、１４…ヒー
トシンク（金属板）、１５…ダイアタッチ材、１６…キ
ャップ、１７…半田ボール（球状電極）、１８…実装ボ
ード、１８ａ…サーマルビア、２１…熱硬化性樹脂、３
１…バンプ電極、３２…平板状キャップ。

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 電極パッドを有してなる半導体素子と、 この半導体素子が埋設される凹部の少なくとも一部が貫
    通されてなり、かつ、その貫通孔の周囲に前記半導体素
    子の電極パッドと電気的に接続される配線パッドが配設
    されてなるパッケージ基材と、 このパッケージ基材の裏面に設けられ、前記配線パッド
    と接続された、該パッケージ基材を実装ボード上に表面
    実装するための球状電極と、 前記パッケージ基材上の貫通孔を介して、前記半導体素
    子が接触される金属板とを具備したことを特徴とする半
    導体装置。
  2. 【請求項２】 前記パッケージ基材上の凹部は、少なく
    とも前記半導体素子の高さとほぼ同等かそれ以上の深さ
    を有してなることを特徴とする請求項１に記載の半導体
    装置。
  3. 【請求項３】 前記半導体素子の電極パッドと前記パッ
    ケージ基材上の配線パッドとの間が、ＴＡＢテープを用
    いて電気的に接続されることを特徴とする請求項１に記
    載の半導体装置。
  4. 【請求項４】 前記金属板は、熱伝導性の良いダイアタ
    ッチ材を用いて前記半導体素子と貼り付けられることを
    特徴とする請求項１に記載の半導体装置。
  5. 【請求項５】 前記金属板は、実装時の高さが前記球状
    電極の高さと略同じとされ、前記実装ボードと直に接触
    されることを特徴とする請求項１に記載の半導体装置。
  6. 【請求項６】 前記パッケージ基材の表面は、キャップ
    によって覆われていることを特徴とする請求項１に記載
    の半導体装置。
  7. 【請求項７】 前記キャップは金属からなり、ダイアタ
    ッチ材を介して前記半導体素子が貼り付けられてなるこ
    とを特徴とする請求項６に記載の半導体装置。
  8. 【請求項８】 前記パッケージ基材の表面は、封止樹脂
    によって覆われていることを特徴とする請求項１に記載
    の半導体装置。
JP8006740A 1996-01-18 1996-01-18 半導体装置 Pending JPH09199629A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8006740A JPH09199629A (ja) 1996-01-18 1996-01-18 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8006740A JPH09199629A (ja) 1996-01-18 1996-01-18 半導体装置

Publications (1)

Publication Number Publication Date
JPH09199629A true JPH09199629A (ja) 1997-07-31

Family

ID=11646618

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8006740A Pending JPH09199629A (ja) 1996-01-18 1996-01-18 半導体装置

Country Status (1)

Country Link
JP (1) JPH09199629A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6091603A (en) * 1999-09-30 2000-07-18 International Business Machines Corporation Customizable lid for improved thermal performance of modules using flip chips
JP2001102483A (ja) * 1999-09-30 2001-04-13 Hitachi Ltd 半導体装置
US6265772B1 (en) 1998-06-17 2001-07-24 Nec Corporation Stacked semiconductor device
US7193320B2 (en) 2002-05-30 2007-03-20 Fujitsu Limited Semiconductor device having a heat spreader exposed from a seal resin
US7258808B2 (en) * 2002-06-12 2007-08-21 Samsung Electronics Co., Ltd. High-power ball grid array package, heat spreader used in the BGA package and method for manufacturing the same
CN100378980C (zh) * 2003-09-11 2008-04-02 罗姆股份有限公司 半导体装置
JP2012222331A (ja) * 2011-04-14 2012-11-12 Mitsubishi Electric Corp 半導体パッケージ
JP2015176971A (ja) * 2014-03-14 2015-10-05 三菱電機株式会社 半導体パッケージ、およびその製造方法
KR20150142497A (ko) * 2014-06-12 2015-12-22 에스티에스반도체통신 주식회사 반도체 패키지 및 그 제조방법
US10825974B2 (en) 2016-06-07 2020-11-03 Plessey Semiconductors Limited Light-emitting diode package and method of manufacture

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6265772B1 (en) 1998-06-17 2001-07-24 Nec Corporation Stacked semiconductor device
US6091603A (en) * 1999-09-30 2000-07-18 International Business Machines Corporation Customizable lid for improved thermal performance of modules using flip chips
JP2001102483A (ja) * 1999-09-30 2001-04-13 Hitachi Ltd 半導体装置
US7193320B2 (en) 2002-05-30 2007-03-20 Fujitsu Limited Semiconductor device having a heat spreader exposed from a seal resin
US7258808B2 (en) * 2002-06-12 2007-08-21 Samsung Electronics Co., Ltd. High-power ball grid array package, heat spreader used in the BGA package and method for manufacturing the same
US7812442B2 (en) 2002-06-12 2010-10-12 Samsung Electronics Co., Ltd. High-power ball grid array package, heat spreader used in the BGA package and method for manufacturing the same
CN100378980C (zh) * 2003-09-11 2008-04-02 罗姆股份有限公司 半导体装置
JP2012222331A (ja) * 2011-04-14 2012-11-12 Mitsubishi Electric Corp 半導体パッケージ
JP2015176971A (ja) * 2014-03-14 2015-10-05 三菱電機株式会社 半導体パッケージ、およびその製造方法
KR20150142497A (ko) * 2014-06-12 2015-12-22 에스티에스반도체통신 주식회사 반도체 패키지 및 그 제조방법
US10825974B2 (en) 2016-06-07 2020-11-03 Plessey Semiconductors Limited Light-emitting diode package and method of manufacture

Similar Documents

Publication Publication Date Title
US6051888A (en) Semiconductor package and method for increased thermal dissipation of flip-chip semiconductor package
US7082033B1 (en) Removing heat from integrated circuit devices mounted on a support structure
TWI235469B (en) Thermally enhanced semiconductor package with EMI shielding
JP3526788B2 (ja) 半導体装置の製造方法
US6876069B2 (en) Ground plane for exposed package
TW502406B (en) Ultra-thin package having stacked die
JPH0964099A (ja) 半導体装置及びその実装構造
JPH09260552A (ja) 半導体チップの実装構造
KR20010012187A (ko) 볼그리드어레이 반도체패키지 및 그 제조방법
JP4075204B2 (ja) 積層型半導体装置
JPH0777258B2 (ja) 半導体装置
CN101150098B (zh) 半导体器件
JPH09199629A (ja) 半導体装置
JPS6042620B2 (ja) 半導体装置の封止体
US6297550B1 (en) Bondable anodized aluminum heatspreader for semiconductor packages
TW200529387A (en) Chip package structure
JPH04207061A (ja) 半導体装置
JP2905609B2 (ja) 樹脂封止型半導体装置
JPH05275580A (ja) 半導体装置
JPH0645504A (ja) 半導体装置
JP2004335493A (ja) 半導体装置の実装構造
JP2845488B2 (ja) 半導体集積回路装置
JP3314574B2 (ja) 半導体装置の製造方法
JPS63190363A (ja) パワ−パツケ−ジ
JP2004031649A (ja) 半導体装置およびその製造方法