JPH09199949A - 増幅回路 - Google Patents
増幅回路Info
- Publication number
- JPH09199949A JPH09199949A JP8305683A JP30568396A JPH09199949A JP H09199949 A JPH09199949 A JP H09199949A JP 8305683 A JP8305683 A JP 8305683A JP 30568396 A JP30568396 A JP 30568396A JP H09199949 A JPH09199949 A JP H09199949A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- circuit
- input
- signal
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/52—Circuit arrangements for protecting such amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/444—Diode used as protection means in an amplifier, e.g. as a limiter or as a switch
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Emergency Protection Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 信号制限器を有する増幅回路において、帯域
幅を大幅に劣化させることなく、また、ノイズ又は電圧
定在波比を増加させることなく、更に、回路全体の消費
電力に悪影響を与えることなく、増幅器を静電放電及び
過電圧から保護する。 【解決手段】 ある特性インピーダンスの入力信号源Ｖ
INPUTからの入力信号を、伝送線Ｔ１、信号制限用ダイ
オード・ブリッジＤ１〜Ｄ４を介して、所定帯域幅範囲
の増幅器Ａ１の正入力端に供給する。また、この入力信
号を、コンデンサＣ１を介して増幅器Ａ１の負入力端に
供給する。増幅器の負入力端には、インダクタＬ３及び
抵抗器Ｒ１を介してオフセット電圧ＶOFFSETも供給す
る。
幅を大幅に劣化させることなく、また、ノイズ又は電圧
定在波比を増加させることなく、更に、回路全体の消費
電力に悪影響を与えることなく、増幅器を静電放電及び
過電圧から保護する。 【解決手段】 ある特性インピーダンスの入力信号源Ｖ
INPUTからの入力信号を、伝送線Ｔ１、信号制限用ダイ
オード・ブリッジＤ１〜Ｄ４を介して、所定帯域幅範囲
の増幅器Ａ１の正入力端に供給する。また、この入力信
号を、コンデンサＣ１を介して増幅器Ａ１の負入力端に
供給する。増幅器の負入力端には、インダクタＬ３及び
抵抗器Ｒ１を介してオフセット電圧ＶOFFSETも供給す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、高帯域増幅回路、
特に、かかる増幅回路の静電放電保護及び過大電圧保護
を行う増幅回路に関する。
特に、かかる増幅回路の静電放電保護及び過大電圧保護
を行う増幅回路に関する。
【０００２】
【従来の技術】高帯域増幅器に対して静電放電及び過大
電圧保護を行う種々の方法が従来から用いられている。
これら方法の１つは、図９及び図１０に示すように、主
信号路用の信号制限器として、ダイオード・ブリッジを
用いている。
電圧保護を行う種々の方法が従来から用いられている。
これら方法の１つは、図９及び図１０に示すように、主
信号路用の信号制限器として、ダイオード・ブリッジを
用いている。
【０００３】図９は、信号制限器（リミッタ）としての
フル・ダイオード・ブリッジＤ１〜Ｄ４と、抵抗器Ｒ４
及びＲ５と、制限電圧源−Ｖ及び＋Ｖとを用いた従来の
入力保護回路を有する増幅回路示す。この回路におい
て、入力伝送線Ｔ１を介して入力信号源ＶINPUTからの
信号を終端する入力終端抵抗器ＲTERMの後段であって、
保護すべき増幅器Ａ１を含む集積回路（ＩＣ）の外部に
信号制限器を配置する。なお、この回路は、増幅器Ａ１
用のオフセット電圧源ＶOFFSET及び関連した抵抗器Ｒ１
や、インダクタＬ１及びＬ２も含んでいる。
フル・ダイオード・ブリッジＤ１〜Ｄ４と、抵抗器Ｒ４
及びＲ５と、制限電圧源−Ｖ及び＋Ｖとを用いた従来の
入力保護回路を有する増幅回路示す。この回路におい
て、入力伝送線Ｔ１を介して入力信号源ＶINPUTからの
信号を終端する入力終端抵抗器ＲTERMの後段であって、
保護すべき増幅器Ａ１を含む集積回路（ＩＣ）の外部に
信号制限器を配置する。なお、この回路は、増幅器Ａ１
用のオフセット電圧源ＶOFFSET及び関連した抵抗器Ｒ１
や、インダクタＬ１及びＬ２も含んでいる。
【０００４】図１０は、入力信号制限器としてフル・ダ
イオード・ブリッジＤ１〜Ｄ４などを用いた別の従来の
入力保護回路を用いた増幅回路を示す。しかし、この回
路においては、信号制限器を入力伝送線Ｔ１及び入力終
端抵抗器ＲTERMの間に配置しており、これら入力信号制
限器及び終端抵抗器の両方を、保護すべき増幅器Ａ１を
含む集積回路の外部に配置している。
イオード・ブリッジＤ１〜Ｄ４などを用いた別の従来の
入力保護回路を用いた増幅回路を示す。しかし、この回
路においては、信号制限器を入力伝送線Ｔ１及び入力終
端抵抗器ＲTERMの間に配置しており、これら入力信号制
限器及び終端抵抗器の両方を、保護すべき増幅器Ａ１を
含む集積回路の外部に配置している。
【０００５】
【発明が解決しようとする課題】図９に示すように、信
号制限ダイオード・ブリッジの前段に終端抵抗器を設け
たことにより、少なくとも次の４つの利点がある。すな
わち、１）過大信号により、ダイオード・ブリッジが入
力信号を増幅器Ａ１の正入力端から切り離した際にも、
入力インピーダンスをほぼ一定に維持する。２）増幅器
Ａ１の入力インピーダンスが大きいので、ダイオードの
定常（standing）電流を比較的に小さくできる。３）ダ
イオード・ブリッジによる減衰が小さい（同様に、増幅
器Ａ１の入力インピーダンスが大きいため）。４）増幅
器Ａ１の負入力端に供給するオフセット電圧は、入力信
号制限ダイオード・ブリッジの線形性にほとんど影響を
及ぼさない。しかし、この構成には、次の２つの欠点が
ある。すなわち、Ａ）ダイオードの直列抵抗のためと、
ダイオード・ブリッジ及びそれに関連したバイアス素子
における容量のために、帯域幅の一部が失われてしま
う。＿Ｂ）増幅器Ａ１の正入力端と直列になった抵抗の
上昇により、ノイズが増加する。
号制限ダイオード・ブリッジの前段に終端抵抗器を設け
たことにより、少なくとも次の４つの利点がある。すな
わち、１）過大信号により、ダイオード・ブリッジが入
力信号を増幅器Ａ１の正入力端から切り離した際にも、
入力インピーダンスをほぼ一定に維持する。２）増幅器
Ａ１の入力インピーダンスが大きいので、ダイオードの
定常（standing）電流を比較的に小さくできる。３）ダ
イオード・ブリッジによる減衰が小さい（同様に、増幅
器Ａ１の入力インピーダンスが大きいため）。４）増幅
器Ａ１の負入力端に供給するオフセット電圧は、入力信
号制限ダイオード・ブリッジの線形性にほとんど影響を
及ぼさない。しかし、この構成には、次の２つの欠点が
ある。すなわち、Ａ）ダイオードの直列抵抗のためと、
ダイオード・ブリッジ及びそれに関連したバイアス素子
における容量のために、帯域幅の一部が失われてしま
う。＿Ｂ）増幅器Ａ１の正入力端と直列になった抵抗の
上昇により、ノイズが増加する。
【０００６】図１０に示すように、終端抵抗器を信号制
限ダイオード・ブリッジの後段に設けた際には、少なく
とも、最終的な組み合わせインピーダンスを、入力伝送
線Ｔ１の特性インピーダンスにうまく近づけることがで
きれば、達成可能な帯域幅を改善できる。帯域幅が１Ｇ
Ｈｚより高い伝送線の特性インピーダンスと一致した組
み合わせインピーダンスを維持するためには、典型的に
は、ダイオード・ブリッジをハイブリッド回路内に設け
る必要があるが、これはコストをある程度上昇させる。
さらに、このアプローチには、以下の如きいくつかの欠
点がある。すなわち、１）終端抵抗器と直列のダイオー
ド・ブリッジの抵抗が分圧器を形成し、この分圧器が終
端抵抗器のみに生じる電圧を減らすので、信号減衰の割
合が増加する。２）ダイオード・ブリッジのインピーダ
ンスにより生じる電圧減衰及び非直線性を最小にするに
は、大きなバイアス電流が必要であり、これら大きなバ
イアス電流が消費電力を増大させ、それに付随した問題
が生じる。３）過大電圧により、信号制限ダイオード・
ブリッジが信号経路を非接続にすると、終端抵抗器も増
幅器と共に非接続となるので、比較的大きな反射を生じ
る。４）ダイオード・ブリッジの影響による非直線性を
生じることなく増幅器の負入力端に効果的に供給できる
オフセット電圧の範囲が、狭くなる。
限ダイオード・ブリッジの後段に設けた際には、少なく
とも、最終的な組み合わせインピーダンスを、入力伝送
線Ｔ１の特性インピーダンスにうまく近づけることがで
きれば、達成可能な帯域幅を改善できる。帯域幅が１Ｇ
Ｈｚより高い伝送線の特性インピーダンスと一致した組
み合わせインピーダンスを維持するためには、典型的に
は、ダイオード・ブリッジをハイブリッド回路内に設け
る必要があるが、これはコストをある程度上昇させる。
さらに、このアプローチには、以下の如きいくつかの欠
点がある。すなわち、１）終端抵抗器と直列のダイオー
ド・ブリッジの抵抗が分圧器を形成し、この分圧器が終
端抵抗器のみに生じる電圧を減らすので、信号減衰の割
合が増加する。２）ダイオード・ブリッジのインピーダ
ンスにより生じる電圧減衰及び非直線性を最小にするに
は、大きなバイアス電流が必要であり、これら大きなバ
イアス電流が消費電力を増大させ、それに付随した問題
が生じる。３）過大電圧により、信号制限ダイオード・
ブリッジが信号経路を非接続にすると、終端抵抗器も増
幅器と共に非接続となるので、比較的大きな反射を生じ
る。４）ダイオード・ブリッジの影響による非直線性を
生じることなく増幅器の負入力端に効果的に供給できる
オフセット電圧の範囲が、狭くなる。
【０００７】帯域幅を大幅に劣化させることなく、ま
た、ノイズ又は電圧定在波比（ＶＳＷＲ）を増加させる
ことなく、さらに、回路全体の消費電力に悪影響を与え
ることなく、高帯域幅増幅器を静電放電及び過電圧から
保護する方法が望まれている。したがって、本発明の目
的は、かかる望ましい増幅回路の提供にある。
た、ノイズ又は電圧定在波比（ＶＳＷＲ）を増加させる
ことなく、さらに、回路全体の消費電力に悪影響を与え
ることなく、高帯域幅増幅器を静電放電及び過電圧から
保護する方法が望まれている。したがって、本発明の目
的は、かかる望ましい増幅回路の提供にある。
【０００８】
【課題を解決するための手段】本発明によれば、入力保
護機能を有する高帯域増幅回路を達成するために、増幅
器の正入力端への信号路内に信号制限ダイオード回路
（信号制限手段）を設けると共に、入力信号の一部をこ
の信号制限ダイオード回路の入力信号源側から増幅器の
負入力端へ結合するクロスオーバー信号供給回路（信号
供給手段）を設ける。総合的な回路帯域幅を最大にし、
ＶＳＷＲ及びノイズを最小にするために、クロスオーバ
ー信号供給回路は、帯域幅範囲の上端で振幅が増加し、
増幅器の正入力端に供給される振幅制限された入力信号
に対して位相が次第に進む関係となる信号を増幅器の負
入力端に供給する。望ましい実施例においては、回路の
大部分を集積回路内に納め、結合に必要な結合線がイン
ダクタ（誘導性回路要素）として働き、回路を同調させ
る。
護機能を有する高帯域増幅回路を達成するために、増幅
器の正入力端への信号路内に信号制限ダイオード回路
（信号制限手段）を設けると共に、入力信号の一部をこ
の信号制限ダイオード回路の入力信号源側から増幅器の
負入力端へ結合するクロスオーバー信号供給回路（信号
供給手段）を設ける。総合的な回路帯域幅を最大にし、
ＶＳＷＲ及びノイズを最小にするために、クロスオーバ
ー信号供給回路は、帯域幅範囲の上端で振幅が増加し、
増幅器の正入力端に供給される振幅制限された入力信号
に対して位相が次第に進む関係となる信号を増幅器の負
入力端に供給する。望ましい実施例においては、回路の
大部分を集積回路内に納め、結合に必要な結合線がイン
ダクタ（誘導性回路要素）として働き、回路を同調させ
る。
【０００９】
【発明の実施の形態】図１は、図９に示す従来回路と類
似しているが、本発明により変更してクロスオーバー信
号供給回路を有する入力保護回路の回路図である。差動
高帯域幅増幅器Ａ１は、正（＋）及び負（−）の入力端
及び出力端を有しており、集積回路（ＩＣ）２０内に作
成される。増幅すべき入力信号ＶINPUTは、伝送線Ｔ１
を介してハイブリッド回路１０に供給される。終端抵抗
器ＲTERMは、伝送線Ｔ１及び接地間に接続され、後段の
信号制限回路（信号制限手段）と共に、伝送線Ｔ１の特
性インピーダンスＺo にマッチングするように選択され
る。
似しているが、本発明により変更してクロスオーバー信
号供給回路を有する入力保護回路の回路図である。差動
高帯域幅増幅器Ａ１は、正（＋）及び負（−）の入力端
及び出力端を有しており、集積回路（ＩＣ）２０内に作
成される。増幅すべき入力信号ＶINPUTは、伝送線Ｔ１
を介してハイブリッド回路１０に供給される。終端抵抗
器ＲTERMは、伝送線Ｔ１及び接地間に接続され、後段の
信号制限回路（信号制限手段）と共に、伝送線Ｔ１の特
性インピーダンスＺo にマッチングするように選択され
る。
【００１０】ダイオードＤ１、Ｄ２、Ｄ３及びＤ４で構
成されるダイオード・ブリッジは、ハイブリッド回路１
０内の主信号路内に配置され、抵抗器Ｒ４により正電圧
源＋Ｖに接続されると共に、抵抗器Ｒ５により負電圧源
−Ｖに接続される。ダイオード・ブリッジの出力端（Ｄ
２の陰極及びＤ４の陽極）は、インダクタＬ１及びパッ
ド２２を介して、増幅器Ａ１の正入力端に結合される。
インダクタＬ１は、ある程度のインダクタンスを有する
結合線（bond wire ）のように簡単なものでもよいが、
後述するように誘導性素子の任意のものとして、らせん
ワイヤ又は他の誘導性要素を用いて、同調のために、大
きな任意所望の値にもできる。
成されるダイオード・ブリッジは、ハイブリッド回路１
０内の主信号路内に配置され、抵抗器Ｒ４により正電圧
源＋Ｖに接続されると共に、抵抗器Ｒ５により負電圧源
−Ｖに接続される。ダイオード・ブリッジの出力端（Ｄ
２の陰極及びＤ４の陽極）は、インダクタＬ１及びパッ
ド２２を介して、増幅器Ａ１の正入力端に結合される。
インダクタＬ１は、ある程度のインダクタンスを有する
結合線（bond wire ）のように簡単なものでもよいが、
後述するように誘導性素子の任意のものとして、らせん
ワイヤ又は他の誘導性要素を用いて、同調のために、大
きな任意所望の値にもできる。
【００１１】図１の回路は、図９に示す従来回路と比較
して、クロスオーバー信号供給回路Ｃ１、Ｒ１及びＬ３
を有する点で異なる。図９の回路も抵抗器Ｒ１を有する
が、この場合の抵抗器Ｒ１は、クロスオーバー信号供給
回路の一部ではない。図１のクロスオーバー信号供給回
路のコンデンサ（容量性回路要素）Ｃ１、抵抗器（抵抗
性回路要素）Ｒ１及びインダクタ（誘導性回路要素）Ｌ
３は、注意深く選択されて、増幅器Ａ１の正入力端及び
負入力端間に生じる差動電圧が、この増幅器の全帯域幅
にわたって略均一に維持されるようになっている。さら
に、増幅器Ａ１に供給される全差動電圧が略一定に維持
されても、この増幅器の正入力端における回路帯域幅の
上端に入力信号の周波数が達するにつれ、増幅器の正入
力端に供給される信号入力成分が減少する一方、増幅器
の負入力端に供給される信号入力の成分が増加する。ま
た、周波数が高くなるにつれ、このクロスオーバー信号
供給回路を通過する信号成分の位相が次第に進むと共
に、その振幅が増加する。同時に、ダイオード・ブリッ
ジの直列抵抗と、浮遊容量及び増幅器の入力容量による
容量の影響とにより、信号制限ダイオード・ブリッジを
介して増幅器の正入力端に供給される信号成分は、その
振幅が減少し、位相が遅れる。
して、クロスオーバー信号供給回路Ｃ１、Ｒ１及びＬ３
を有する点で異なる。図９の回路も抵抗器Ｒ１を有する
が、この場合の抵抗器Ｒ１は、クロスオーバー信号供給
回路の一部ではない。図１のクロスオーバー信号供給回
路のコンデンサ（容量性回路要素）Ｃ１、抵抗器（抵抗
性回路要素）Ｒ１及びインダクタ（誘導性回路要素）Ｌ
３は、注意深く選択されて、増幅器Ａ１の正入力端及び
負入力端間に生じる差動電圧が、この増幅器の全帯域幅
にわたって略均一に維持されるようになっている。さら
に、増幅器Ａ１に供給される全差動電圧が略一定に維持
されても、この増幅器の正入力端における回路帯域幅の
上端に入力信号の周波数が達するにつれ、増幅器の正入
力端に供給される信号入力成分が減少する一方、増幅器
の負入力端に供給される信号入力の成分が増加する。ま
た、周波数が高くなるにつれ、このクロスオーバー信号
供給回路を通過する信号成分の位相が次第に進むと共
に、その振幅が増加する。同時に、ダイオード・ブリッ
ジの直列抵抗と、浮遊容量及び増幅器の入力容量による
容量の影響とにより、信号制限ダイオード・ブリッジを
介して増幅器の正入力端に供給される信号成分は、その
振幅が減少し、位相が遅れる。
【００１２】このクロスオーバー信号供給回路の全体的
な影響は、利用可能な帯域幅にまで拡大され、信号対ノ
イズ比を改善する。ノイズ源が追加されることなく、よ
り全体的な差動信号が増幅器Ａ１の入力端に達するの
で、信号対ノイズ比は、高周波数において改善される。
良好で、低ノイズで、高周波の増幅器の帯域幅は、その
入力容量及び駆動インピーダンスにより決定される。任
意の付加された容量により帯域幅が減少する傾向にある
が、直列抵抗を増加すれば、ノイズを増やすと共に、帯
域幅を減少させる。よって、従来技術においては、増幅
器の正入力路の入力インピーダンス及び／又は直列イン
ピーダンスを増加することなく信号制限を行う実用的な
方法がなかったことが一般的に理解されよう。本発明
は、クロスオーバー信号供給回路によりクロスオーバー
信号を供給することにより、この問題を効果的に改善す
る。そして、たとえ、正入力信号が、ダイオード制限器
の存在により高い周波数で一層ロールオフしても、クロ
スオーバー信号供給回路が、負入力端にこれら周波数に
おける余分の駆動を行って、ロールオフを効果的に補償
する。
な影響は、利用可能な帯域幅にまで拡大され、信号対ノ
イズ比を改善する。ノイズ源が追加されることなく、よ
り全体的な差動信号が増幅器Ａ１の入力端に達するの
で、信号対ノイズ比は、高周波数において改善される。
良好で、低ノイズで、高周波の増幅器の帯域幅は、その
入力容量及び駆動インピーダンスにより決定される。任
意の付加された容量により帯域幅が減少する傾向にある
が、直列抵抗を増加すれば、ノイズを増やすと共に、帯
域幅を減少させる。よって、従来技術においては、増幅
器の正入力路の入力インピーダンス及び／又は直列イン
ピーダンスを増加することなく信号制限を行う実用的な
方法がなかったことが一般的に理解されよう。本発明
は、クロスオーバー信号供給回路によりクロスオーバー
信号を供給することにより、この問題を効果的に改善す
る。そして、たとえ、正入力信号が、ダイオード制限器
の存在により高い周波数で一層ロールオフしても、クロ
スオーバー信号供給回路が、負入力端にこれら周波数に
おける余分の駆動を行って、ロールオフを効果的に補償
する。
【００１３】図２は、集積回路内に信号制限回路及びク
ロスオーバー信号供給回路を実現した本発明による他の
入力保護回路を用いた増幅回路の回路図である。この図
２の回路は、信号制限ダイオード・ブリッジ要素Ｄ１、
Ｄ２、Ｄ３、Ｄ４、Ｒ４及びＲ５を集積回路２０内に移
動することにより、少なくともある意味において、図１
に示す回路を改善している。この実施例を実現する際、
結合線インダクタＬ１を用いて、周波数応答を制限する
よりはむしろ応答に同調させている。インダクタＬ２
は、できるだけ小さく作る。この実施例は、一層小型で
あり、図１に示すハイブリッドを基本にした設計より
も、低価格である。しかし、チップ上のダイオードのブ
レークダウン電圧は、ディスクリート・ダイオードのブ
レークダウン電圧よりも低いので、図１と同じ程度には
入力保護を行えない。さらに、シリコン・プロセスによ
り、総てのダイオードの陰極から集積回路のサブストレ
ートへの寄生ダイオードから成るダイオードのみが得ら
れるので、フル・ブリッジ構成の値がモノリシック設計
において制限される。また、これは、許容できる入力電
圧を、サブストレート電位未満の１つ分のダイオード電
圧に制限する。
ロスオーバー信号供給回路を実現した本発明による他の
入力保護回路を用いた増幅回路の回路図である。この図
２の回路は、信号制限ダイオード・ブリッジ要素Ｄ１、
Ｄ２、Ｄ３、Ｄ４、Ｒ４及びＲ５を集積回路２０内に移
動することにより、少なくともある意味において、図１
に示す回路を改善している。この実施例を実現する際、
結合線インダクタＬ１を用いて、周波数応答を制限する
よりはむしろ応答に同調させている。インダクタＬ２
は、できるだけ小さく作る。この実施例は、一層小型で
あり、図１に示すハイブリッドを基本にした設計より
も、低価格である。しかし、チップ上のダイオードのブ
レークダウン電圧は、ディスクリート・ダイオードのブ
レークダウン電圧よりも低いので、図１と同じ程度には
入力保護を行えない。さらに、シリコン・プロセスによ
り、総てのダイオードの陰極から集積回路のサブストレ
ートへの寄生ダイオードから成るダイオードのみが得ら
れるので、フル・ブリッジ構成の値がモノリシック設計
において制限される。また、これは、許容できる入力電
圧を、サブストレート電位未満の１つ分のダイオード電
圧に制限する。
【００１４】図３は、図１に示す回路の等価回路であ
る。この等価回路において、ダイオード・ブリッジは、
抵抗器ＲBRIDGEとして現れ、その容量及び増幅器入力の
容量を単一のコンデンサＣIN＋ＣSTRAY として示す。ク
ロスオーバー信号供給回路は、図１に示す形式から変化
していない。また、使用周波数において、コンデンサＣ
１は、周波数の増加に伴って、関連した電流用の直接導
体のように動作するので、このクロスオーバー信号供給
回路は、高周波数にて位相を進めることが理解できよ
う。さらに、接地された（明示的に示している）コンデ
ンサＣIN＋ＣSTRAYは、これら同じ高周波数にて、主信
号路にて位相を遅らせる。よって、この等価回路の分析
は、上述の動作と矛盾しておらず、電流の位相がコンデ
ンサにより進み、電圧の位相がコンデンサにより遅れる
という条件により、簡単に説明できる。図４は、図２に
示す回路の等価回路であり、ダイオード・ブリッジを抵
抗器として示し、このダイオード・ブリッジ及び増幅器
の容量を明示的にＣIN＋ＣSTRAY として示す。図１及び
３に関して行ったのと同じ基本的な分析を図４の場合に
も適用するが、素子ＲTERM、ＲBRIDGE及びＣIN＋ＣSTRA
Y は、総て集積回路２０の内部となる。
る。この等価回路において、ダイオード・ブリッジは、
抵抗器ＲBRIDGEとして現れ、その容量及び増幅器入力の
容量を単一のコンデンサＣIN＋ＣSTRAY として示す。ク
ロスオーバー信号供給回路は、図１に示す形式から変化
していない。また、使用周波数において、コンデンサＣ
１は、周波数の増加に伴って、関連した電流用の直接導
体のように動作するので、このクロスオーバー信号供給
回路は、高周波数にて位相を進めることが理解できよ
う。さらに、接地された（明示的に示している）コンデ
ンサＣIN＋ＣSTRAYは、これら同じ高周波数にて、主信
号路にて位相を遅らせる。よって、この等価回路の分析
は、上述の動作と矛盾しておらず、電流の位相がコンデ
ンサにより進み、電圧の位相がコンデンサにより遅れる
という条件により、簡単に説明できる。図４は、図２に
示す回路の等価回路であり、ダイオード・ブリッジを抵
抗器として示し、このダイオード・ブリッジ及び増幅器
の容量を明示的にＣIN＋ＣSTRAY として示す。図１及び
３に関して行ったのと同じ基本的な分析を図４の場合に
も適用するが、素子ＲTERM、ＲBRIDGE及びＣIN＋ＣSTRA
Y は、総て集積回路２０の内部となる。
【００１５】図５は、本発明による他の実施例の入力保
護回路を用いた増幅回路の回路図である。ダイオード・
ブリッジの半分のみ、即ち、図５に示すように配置され
たダイオードＤ１及びＤ２を用いて、許容可能な入力電
圧範囲を増加できる。これは、ダイオードＤ１のブレー
クダウン電圧が許容可能な入力電圧を増加し、また、削
除したダイオードに関連した寄生容量をなくしたので、
利用可能な帯域幅が増加する。
護回路を用いた増幅回路の回路図である。ダイオード・
ブリッジの半分のみ、即ち、図５に示すように配置され
たダイオードＤ１及びＤ２を用いて、許容可能な入力電
圧範囲を増加できる。これは、ダイオードＤ１のブレー
クダウン電圧が許容可能な入力電圧を増加し、また、削
除したダイオードに関連した寄生容量をなくしたので、
利用可能な帯域幅が増加する。
【００１６】この構成において、入力信号を２個のイン
ダクタＬ１及びＬ２に供給する。これらインダクタＬ１
及びＬ２は、単なる結合線でよい。また、インダクタＬ
１の場合、伝送線Ｔ１の特性インピーダンスＺo にマッ
チさせる必要性に応じて、一層大きく且つ確実なインダ
クタンスを可能とする他の誘導性回路要素でもよい。イ
ンダクタＬ２のインダクタンスは、一般にインダクタＬ
１のインダクタンスよりも小さく、できるだけゼロに近
いのが好ましい。インダクタＬ２は、非常に短い結合線
により実現でき、いくらか大きな結合線でインダクタＬ
１を実現する。入力信号は、インダクタＬ１により集積
回路２０のパッド２２に供給され、更に、終端抵抗器Ｒ
TERM、他の抵抗器Ｒ４及びショットキー・ダイオードＤ
１の陽極に供給される。終端抵抗器ＲTERMは、パッド２
１を介して、ハイブリッド回路１０の終端シャント・ピ
ーキング・インダクタＬTERMに接続され、更に、このイ
ンダクタＬTERMを介して、ハイブリッド回路の接地に接
続される。抵抗器Ｒ４の他端は、集積回路２０の正電圧
供給源＋Ｖに接続される。ダイオードＤ１の陰極は、他
のショットキー・ダイオードＤ２の陰極及び抵抗器Ｒ５
に接続される。抵抗器Ｒ５の他端は、集積回路２０の負
電圧源−Ｖに接続される。ダイオードＤ２の陽極は、増
幅器Ａ１の正入力端及び抵抗器Ｒ６に接続され、この抵
抗器Ｒ６の他端は、集積回路２０の正電圧源＋Ｖに接続
される。
ダクタＬ１及びＬ２に供給する。これらインダクタＬ１
及びＬ２は、単なる結合線でよい。また、インダクタＬ
１の場合、伝送線Ｔ１の特性インピーダンスＺo にマッ
チさせる必要性に応じて、一層大きく且つ確実なインダ
クタンスを可能とする他の誘導性回路要素でもよい。イ
ンダクタＬ２のインダクタンスは、一般にインダクタＬ
１のインダクタンスよりも小さく、できるだけゼロに近
いのが好ましい。インダクタＬ２は、非常に短い結合線
により実現でき、いくらか大きな結合線でインダクタＬ
１を実現する。入力信号は、インダクタＬ１により集積
回路２０のパッド２２に供給され、更に、終端抵抗器Ｒ
TERM、他の抵抗器Ｒ４及びショットキー・ダイオードＤ
１の陽極に供給される。終端抵抗器ＲTERMは、パッド２
１を介して、ハイブリッド回路１０の終端シャント・ピ
ーキング・インダクタＬTERMに接続され、更に、このイ
ンダクタＬTERMを介して、ハイブリッド回路の接地に接
続される。抵抗器Ｒ４の他端は、集積回路２０の正電圧
供給源＋Ｖに接続される。ダイオードＤ１の陰極は、他
のショットキー・ダイオードＤ２の陰極及び抵抗器Ｒ５
に接続される。抵抗器Ｒ５の他端は、集積回路２０の負
電圧源−Ｖに接続される。ダイオードＤ２の陽極は、増
幅器Ａ１の正入力端及び抵抗器Ｒ６に接続され、この抵
抗器Ｒ６の他端は、集積回路２０の正電圧源＋Ｖに接続
される。
【００１７】誘導性素子（回路要素）Ｌ４、集積回路２
０の入力パッド２５及び抵抗器Ｒ２を介して、調整可能
なオフセット電圧ＶOFFSETを増幅器Ａ１の負入力端に供
給する。誘導性素子Ｌ４は、集積回路２０の外部であ
り、一般的には、ハイブリッド回路１０の結合線により
形成される。増幅器Ａ１の負入力端は、抵抗器Ｒ１、パ
ッド２４及び他の誘導性素子Ｌ３を介してハイブリッド
回路１０の接地にも接続される。また、増幅器Ａ１の負
入力端は、（小さな）コンデンサＣ１、パッド２３及び
インダクタＬ２を介して入力信号路に戻るように結合さ
れる。
０の入力パッド２５及び抵抗器Ｒ２を介して、調整可能
なオフセット電圧ＶOFFSETを増幅器Ａ１の負入力端に供
給する。誘導性素子Ｌ４は、集積回路２０の外部であ
り、一般的には、ハイブリッド回路１０の結合線により
形成される。増幅器Ａ１の負入力端は、抵抗器Ｒ１、パ
ッド２４及び他の誘導性素子Ｌ３を介してハイブリッド
回路１０の接地にも接続される。また、増幅器Ａ１の負
入力端は、（小さな）コンデンサＣ１、パッド２３及び
インダクタＬ２を介して入力信号路に戻るように結合さ
れる。
【００１８】抵抗器Ｒ１及びＲ２は、増幅器Ａ１の負入
力端への接地戻りを与えると共に、増幅器Ａ１へのオフ
セット電圧を導く手段となるので、入力信号が増幅器Ａ
１のダイナミック・レンジの中央になるようにできる。
抵抗器Ｒ１及びＲ２の並列組み合わせは、一般的に、増
幅器Ａ１の正入力端にてインピーダンス［Ｚo ／２］＋
ＲBRIDGEをマッチングさせるのに適切である。ショット
キー・ダイオードＤ１及びＤ２は、任意の信号源からの
過大入力信号から増幅器Ａ１を切り離すように動作す
る。増幅器Ａ１に対して接地戻り経路を与える他に、イ
ンダクタＬ３は、増幅器の帯域幅の上端における平坦性
を最適化するように動作するし、そのように選択され
る。インダクタＬTERMは、全回路のＶＳＷＲを最適化す
るように選択され、その選択されたインダクタンスであ
るワイヤや、又は他の要素でもよい。
力端への接地戻りを与えると共に、増幅器Ａ１へのオフ
セット電圧を導く手段となるので、入力信号が増幅器Ａ
１のダイナミック・レンジの中央になるようにできる。
抵抗器Ｒ１及びＲ２の並列組み合わせは、一般的に、増
幅器Ａ１の正入力端にてインピーダンス［Ｚo ／２］＋
ＲBRIDGEをマッチングさせるのに適切である。ショット
キー・ダイオードＤ１及びＤ２は、任意の信号源からの
過大入力信号から増幅器Ａ１を切り離すように動作す
る。増幅器Ａ１に対して接地戻り経路を与える他に、イ
ンダクタＬ３は、増幅器の帯域幅の上端における平坦性
を最適化するように動作するし、そのように選択され
る。インダクタＬTERMは、全回路のＶＳＷＲを最適化す
るように選択され、その選択されたインダクタンスであ
るワイヤや、又は他の要素でもよい。
【００１９】終端抵抗器ＲTERMを選択して、この抵抗器
のインピーダンスと、ダイオードＤ１、Ｄ２抵抗器Ｒ
４、Ｒ５、Ｒ６による信号制限回路網（信号制限器）を
見たインピーダンスとの並列インピーダンスが、伝送線
Ｔ１の特性インピーダンスＺoにマッチングするように
する。高帯域幅増幅器Ａ１を集積回路により実現する
と、入力容量が比較的に低いので、信号制限器に必要な
バイアス電流は、一般的には２〜４ｍＡとわずかであ
る。したがって、抵抗器Ｒ４、Ｒ５及びＲ６は、終端抵
抗器ＲTERMに比較して極めて大きく選択できるので、過
電圧が生じた際に、伝送線Ｔ１から見たインピーダンス
が大幅に変化しない。これにより、過電圧の存在、又は
過電圧状況への変化や、かかる状況からの変化において
生じる反射が減少する。
のインピーダンスと、ダイオードＤ１、Ｄ２抵抗器Ｒ
４、Ｒ５、Ｒ６による信号制限回路網（信号制限器）を
見たインピーダンスとの並列インピーダンスが、伝送線
Ｔ１の特性インピーダンスＺoにマッチングするように
する。高帯域幅増幅器Ａ１を集積回路により実現する
と、入力容量が比較的に低いので、信号制限器に必要な
バイアス電流は、一般的には２〜４ｍＡとわずかであ
る。したがって、抵抗器Ｒ４、Ｒ５及びＲ６は、終端抵
抗器ＲTERMに比較して極めて大きく選択できるので、過
電圧が生じた際に、伝送線Ｔ１から見たインピーダンス
が大幅に変化しない。これにより、過電圧の存在、又は
過電圧状況への変化や、かかる状況からの変化において
生じる反射が減少する。
【００２０】小さな信号の場合、本発明の回路は、次の
ように動作する。高周波数において、増幅器Ａ１の正入
力端にて、帯域幅の損失や、位相のシフトが生じる。こ
の現象が生じるのは、これらの周波数にてダイオード
が、（図３及び４に示すように）いくらかの寄生容量を
有する抵抗器となり、増幅器のシャント容量及び導電路
の寄生容量が容量を与えるためである。この設計は注意
深く最適化され、増幅器Ａ１の負入力端にコンデンサＣ
１を介して現れる入力信号が、その振幅を増加し、その
信号の周波数が高くなるにつれて位相が次第に進む。よ
って、増幅器Ａ１のカットオフ（遮断）周波数に達する
と、負及び正入力端で次第にバランスし位相のずれた１
組の信号により、増幅器が駆動されて、帯域幅が増加
し、２次高調波ひずみが減少する。
ように動作する。高周波数において、増幅器Ａ１の正入
力端にて、帯域幅の損失や、位相のシフトが生じる。こ
の現象が生じるのは、これらの周波数にてダイオード
が、（図３及び４に示すように）いくらかの寄生容量を
有する抵抗器となり、増幅器のシャント容量及び導電路
の寄生容量が容量を与えるためである。この設計は注意
深く最適化され、増幅器Ａ１の負入力端にコンデンサＣ
１を介して現れる入力信号が、その振幅を増加し、その
信号の周波数が高くなるにつれて位相が次第に進む。よ
って、増幅器Ａ１のカットオフ（遮断）周波数に達する
と、負及び正入力端で次第にバランスし位相のずれた１
組の信号により、増幅器が駆動されて、帯域幅が増加
し、２次高調波ひずみが減少する。
【００２１】大きな正の入力信号が存在すると、ダイオ
ードＤ２がオフとなり、増幅器Ａ１の正入力端で利用可
能な入力電流は、抵抗器Ｒ６を介して利用可能な電流の
みとなる。その値は、電流が増幅器を破壊するのには充
分小さいように選択される。大きな負入力信号が存在す
ると、ダイオードＤ１がオフとなり、増幅器Ａ１の正入
力端に供給された最大電圧は、素子Ｒ６、Ｄ２及びＲ５
で設定された値に制限され、これは、増幅器に悪影響を
与えるのに充分な電流を発生しない値である。
ードＤ２がオフとなり、増幅器Ａ１の正入力端で利用可
能な入力電流は、抵抗器Ｒ６を介して利用可能な電流の
みとなる。その値は、電流が増幅器を破壊するのには充
分小さいように選択される。大きな負入力信号が存在す
ると、ダイオードＤ１がオフとなり、増幅器Ａ１の正入
力端に供給された最大電圧は、素子Ｒ６、Ｄ２及びＲ５
で設定された値に制限され、これは、増幅器に悪影響を
与えるのに充分な電流を発生しない値である。
【００２２】図６は、図５に示す回路の別の実施例の回
路図である。半永久的な損害を被ることなく、この保護
回路が適応できる正又は負の最大で短期間の電圧過負荷
は、ダイオードＤ１及びＤ２のブレークダウン電圧によ
り決まる。したがって、この範囲は、各個別ダイオード
を、直列接続された２個以上のダイオードＤ１及びＤ１
Ａ並びにＤ２及びＤ２Ａに置換することにより拡張でき
る。長期間の過負荷は、終端抵抗器ＲTERMに悪影響を及
ぼす。破壊を行うのに充分な電力が存在するときに、入
力電力を検知し入力経路内のリレーを始動させるオンチ
ップＲＭＳ検出器がこの回路を保護するように、上述の
過負荷保護を強化することにより、これら長期間にわた
る過負荷による危険性を避けることができる。
路図である。半永久的な損害を被ることなく、この保護
回路が適応できる正又は負の最大で短期間の電圧過負荷
は、ダイオードＤ１及びＤ２のブレークダウン電圧によ
り決まる。したがって、この範囲は、各個別ダイオード
を、直列接続された２個以上のダイオードＤ１及びＤ１
Ａ並びにＤ２及びＤ２Ａに置換することにより拡張でき
る。長期間の過負荷は、終端抵抗器ＲTERMに悪影響を及
ぼす。破壊を行うのに充分な電力が存在するときに、入
力電力を検知し入力経路内のリレーを始動させるオンチ
ップＲＭＳ検出器がこの回路を保護するように、上述の
過負荷保護を強化することにより、これら長期間にわた
る過負荷による危険性を避けることができる。
【００２３】良好な高周波数直線性のためには、ダイオ
ードＤ１及びＤ２の定常電流は、増幅器Ａ１の入力容量
を充電するほど充分でなければならないが、大きすぎて
はいけない。大きなバイアス電流により、電力消費が大
きくなる。抵抗器Ｒ４、Ｒ５及びＲ６の値は、小さい方
がよい。これら抵抗器の低い値は、終端抵抗器ＲTERMを
シャント（側路）しがちになる。この終端抵抗器ＲTERM
は、抵抗器ＲBRIDGEと関連して、これらの組み合わせ抵
抗が入力信号伝送線Ｔ１の特性インピーダンスにマッチ
ングする。回路入力が過電圧状態になったときに、増幅
器Ａ１に供給できる最大エネルギーを制限できるよう
に、クロスオーバー信号供給回路内のコンデンサＣ１
は、非常に小さな値に選択される。素子Ｃ１、Ｌ１及び
Ｌ４の値を同調して、入力インピーダンスに適切にマッ
チングすることができるように、コンデンサＣ１が選択
されるので、全回路の帯域幅を維持しながら、ＶＳＷＲ
を最小にできる。
ードＤ１及びＤ２の定常電流は、増幅器Ａ１の入力容量
を充電するほど充分でなければならないが、大きすぎて
はいけない。大きなバイアス電流により、電力消費が大
きくなる。抵抗器Ｒ４、Ｒ５及びＲ６の値は、小さい方
がよい。これら抵抗器の低い値は、終端抵抗器ＲTERMを
シャント（側路）しがちになる。この終端抵抗器ＲTERM
は、抵抗器ＲBRIDGEと関連して、これらの組み合わせ抵
抗が入力信号伝送線Ｔ１の特性インピーダンスにマッチ
ングする。回路入力が過電圧状態になったときに、増幅
器Ａ１に供給できる最大エネルギーを制限できるよう
に、クロスオーバー信号供給回路内のコンデンサＣ１
は、非常に小さな値に選択される。素子Ｃ１、Ｌ１及び
Ｌ４の値を同調して、入力インピーダンスに適切にマッ
チングすることができるように、コンデンサＣ１が選択
されるので、全回路の帯域幅を維持しながら、ＶＳＷＲ
を最小にできる。
【００２４】図７は、本発明による周波数応答特性を示
すグラフである。好ましい実施例においては、最上部に
示す１点鎖線の「差動入力応答」曲線（本発明による結
果の特性曲線）は、点線で示す「負入力端の応答」曲線
と、実線で示す「正入力端の応答」曲線とを組み合わせ
たものである。この図示する差動入力応答であるクロス
オーバー信号特性は、非常に高い回路帯域幅を実現する
が、遷移応答は、図８に示すようにプリシュートを伴
う。よって、コンデンサＣ１の選択は、帯域幅と遷移応
答のプリシュートとの間の妥協による。この回路の後段
に他の増幅器やトラック・アンド・ホールド回路が続く
多くのシステムにおいて、あるプリシュートは、所定の
帯域幅に対して全体的なシステム立ち上がり時間を短く
するので、望ましい。このプリシュートは、後段の回路
（図示せず）によりろ波できる。
すグラフである。好ましい実施例においては、最上部に
示す１点鎖線の「差動入力応答」曲線（本発明による結
果の特性曲線）は、点線で示す「負入力端の応答」曲線
と、実線で示す「正入力端の応答」曲線とを組み合わせ
たものである。この図示する差動入力応答であるクロス
オーバー信号特性は、非常に高い回路帯域幅を実現する
が、遷移応答は、図８に示すようにプリシュートを伴
う。よって、コンデンサＣ１の選択は、帯域幅と遷移応
答のプリシュートとの間の妥協による。この回路の後段
に他の増幅器やトラック・アンド・ホールド回路が続く
多くのシステムにおいて、あるプリシュートは、所定の
帯域幅に対して全体的なシステム立ち上がり時間を短く
するので、望ましい。このプリシュートは、後段の回路
（図示せず）によりろ波できる。
【００２５】本発明の好適な実施例について図示し説明
したが、本発明の要旨を逸脱することなく多くの変更及
び変形が可能なことが当業者には明らかであろう。よっ
て、特許請求の範囲は、本発明の要旨範囲内のこれら変
更及び変形を含むものである。
したが、本発明の要旨を逸脱することなく多くの変更及
び変形が可能なことが当業者には明らかであろう。よっ
て、特許請求の範囲は、本発明の要旨範囲内のこれら変
更及び変形を含むものである。
【００２６】
【発明の効果】上述の如く本発明によれば、帯域幅を大
幅に劣化させることなく、また、ノイズ又は電圧定在波
比（ＶＳＷＲ）を増加させることなく、更に、回路全体
の消費電力に悪影響を与えることなく、高い帯域幅の増
幅器を静電放電及び過電圧から保護することができる。
幅に劣化させることなく、また、ノイズ又は電圧定在波
比（ＶＳＷＲ）を増加させることなく、更に、回路全体
の消費電力に悪影響を与えることなく、高い帯域幅の増
幅器を静電放電及び過電圧から保護することができる。
【図１】入力保護回路を有する本発明の増幅回路の好適
な第１実施例の回路図である。
な第１実施例の回路図である。
【図２】入力保護回路を有する本発明の増幅回路の好適
な第２実施例の回路図である。
な第２実施例の回路図である。
【図３】図１の等価回路を示す回路図である。
【図４】図２の等価回路を示す回路図である。
【図５】入力保護回路を有する本発明の増幅回路の好適
な第３実施例の回路図である。
な第３実施例の回路図である。
【図６】入力保護回路を有する本発明の増幅回路の好適
な第４実施例の回路図である。
な第４実施例の回路図である。
【図７】本発明の周波数応答を説明するための特性図で
ある。
ある。
【図８】本発明の遷移応答を説明するための特性図であ
る。
る。
【図９】入力保護回路を有する従来の増幅回路の回路図
である。
である。
【図１０】入力保護回路を有する従来の他の増幅回路の
回路図である。
回路図である。
Ａ１ 増幅器 Ｃ１、Ｒ１、Ｌ３ クロスオーバー信号供給手段 Ｄ１〜Ｄ４ ダイオード・ブリッジ（信号制限手段） ＶINPUT 入力信号源
Claims (8)
- 【請求項１】 第１入力端及び第２入力端を有し、所定
帯域幅範囲の増幅器と、 特性インピーダンスを有する入力信号源と、 該入力信号源からの入力信号を受け、振幅制限した上記
入力信号を上記増幅器の上記第１入力端に供給する信号
制限手段と、 上記入力信号源からの上記入力信号の一部を上記増幅器
の上記第２入力端に供給するクロスオーバー信号供給手
段とを具えた増幅回路。 - 【請求項２】 上記クロスオーバー信号供給手段が供給
する上記入力信号の一部は、上記帯域幅範囲の上端で振
幅が増加し、上記増幅器の上記第１入力端に供給される
上記振幅制限した入力信号に対して位相が次第に進むこ
とを特徴とする請求項１の増幅回路。 - 【請求項３】 上記クロスオーバー信号供給手段は、容
量性回路要素、抵抗性回路要素及び誘導性回路要素を具
え、上記容量性回路要素は、上記入力信号源と上記増幅
器の上記第２入力端との間で総ての直流を阻止すること
を特徴とする請求項２の増幅回路。 - 【請求項４】 上記信号制限手段は、ダイオード・ブリ
ッジを具えることを特徴とする請求項１の増幅回路。 - 【請求項５】 上記信号制限手段は、上記入力信号源と
上記増幅器の上記第１入力端との間で陰極同士が直列接
続された第１ダイオード及び第２ダイオードを具えるこ
とを特徴とする請求項１の増幅回路。 - 【請求項６】 上記第１及び第２ダイオードの各々は、
直列接続された複数のダイオードであることを特徴とす
る請求項５の増幅回路。 - 【請求項７】 上記増幅器及び上記信号制限手段は、単
一の集積回路の一部であることを特徴とする請求項１の
増幅回路。 - 【請求項８】 上記増幅器の上記第１入力端の信号路に
おける回路遮断周波数において、上記入力信号の一部の
振幅は、上記振幅制限された入力信号の振幅にほぼ等し
くなるように、上記回路要素を選択したことを特徴とす
る請求項３の増幅回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/554,692 US5640127A (en) | 1995-11-07 | 1995-11-07 | Input protection for high bandwidth amplifier |
| US08/554,692 | 1995-11-07 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000393120A Division JP2001211034A (ja) | 1995-11-07 | 2000-12-25 | 増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09199949A true JPH09199949A (ja) | 1997-07-31 |
| JP3300845B2 JP3300845B2 (ja) | 2002-07-08 |
Family
ID=24214340
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30568396A Expired - Lifetime JP3300845B2 (ja) | 1995-11-07 | 1996-10-31 | 増幅回路 |
| JP2000393120A Pending JP2001211034A (ja) | 1995-11-07 | 2000-12-25 | 増幅回路 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000393120A Pending JP2001211034A (ja) | 1995-11-07 | 2000-12-25 | 増幅回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5640127A (ja) |
| JP (2) | JP3300845B2 (ja) |
| KR (1) | KR100408796B1 (ja) |
| DE (1) | DE19645417C2 (ja) |
| FR (1) | FR2740924B1 (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SE509849C2 (sv) * | 1996-03-08 | 1999-03-15 | Ericsson Telefon Ab L M | Skyddskrets |
| US5892401A (en) * | 1997-06-16 | 1999-04-06 | Hughes Electronics Corporation | Solid state power amplifier with low distortion noise protection limiter |
| JP3831127B2 (ja) * | 1998-09-29 | 2006-10-11 | 一夫 大坪 | 交流電力波形中のノイズを除去する装置 |
| US6162697A (en) * | 1998-10-13 | 2000-12-19 | Institute Of Microelectronics | High Q inductor realization for use in MMIC circuits |
| US6577480B1 (en) * | 1999-08-06 | 2003-06-10 | Sarnoff Corporation | Adjustable trigger voltage circuit for sub-micrometer silicon IC ESD protection |
| US6973153B1 (en) * | 2000-03-01 | 2005-12-06 | Agere Systems Inc. | Transmit and receive protection circuit |
| US6586309B1 (en) | 2000-04-24 | 2003-07-01 | Chartered Semiconductor Manufacturing Ltd. | High performance RF inductors and transformers using bonding technique |
| US7002220B1 (en) | 2003-01-29 | 2006-02-21 | Marvell International Ltd. | ESD protection circuit |
| US6844768B2 (en) * | 2003-05-19 | 2005-01-18 | Analog Devices, Inc. | Dynamic method for limiting the reverse base-emitter voltage |
| US6998952B2 (en) * | 2003-12-05 | 2006-02-14 | Freescale Semiconductor, Inc. | Inductive device including bond wires |
| KR20050089219A (ko) * | 2004-03-04 | 2005-09-08 | 주식회사 팬택앤큐리텔 | 정전기 보호 및 잡음 차단이 가능한 일렉트리트 콘덴서마이크로폰 |
| US7524731B2 (en) * | 2006-09-29 | 2009-04-28 | Freescale Semiconductor, Inc. | Process of forming an electronic device including an inductor |
| KR102272555B1 (ko) * | 2014-07-19 | 2021-07-02 | 진옥상 | 소신호제거회로 |
| KR101601179B1 (ko) | 2014-10-20 | 2016-03-08 | 현대자동차 주식회사 | 마이크로폰의 아날로그 신호 처리 회로 |
| US9813050B1 (en) * | 2016-04-13 | 2017-11-07 | Analog Devices, Inc. | Comparator circuit with input attenuator |
| US20210098987A1 (en) * | 2019-09-26 | 2021-04-01 | Priya Walimbe | Electrostatic discharge protection for stacked-die system |
| CN113056076B (zh) * | 2021-03-12 | 2023-08-04 | 西安微电子技术研究所 | 一种相位翻转和静电加固保护电路 |
| CN113300682B (zh) * | 2021-06-03 | 2022-05-17 | 中国电子科技集团公司第二十九研究所 | 一种可重构的限幅衰减一体化电路及其工作方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3633093A (en) * | 1970-07-01 | 1972-01-04 | Honeywell Inc | Amplifier overload protection circuit |
| US5241282A (en) * | 1974-06-04 | 1993-08-31 | The United States Of America As Represented By The Secretary Of The Navy | Wide dynamic range, low power, analog-to-digital receiver |
| US4208548A (en) * | 1977-07-19 | 1980-06-17 | Orban Associates, Inc. | Apparatus and method for peak-limiting audio frequency signals |
| US4158863A (en) * | 1978-03-07 | 1979-06-19 | American Optical Corporation | Input overload protection circuit |
| JPS57132408A (en) * | 1981-02-09 | 1982-08-16 | Ando Electric Co Ltd | Protecting circuit for output of operational amplifier |
| JPS57132407A (en) * | 1981-02-09 | 1982-08-16 | Ando Electric Co Ltd | Protecting circuit for output of operational amplifier |
| US4495643A (en) * | 1983-03-31 | 1985-01-22 | Orban Associates, Inc. | Audio peak limiter using Hilbert transforms |
| DE3446660C2 (de) * | 1984-12-18 | 1987-03-26 | Hahn-Meitner-Institut Berlin GmbH, 1000 Berlin | Schaltungsanordnung für einen breitbandigen Verstärker, insbesondere Meßverstärker |
| KR960002094B1 (ko) * | 1990-11-30 | 1996-02-10 | 가부시키가이샤 도시바 | 입력보호회로를 갖춘 반도체장치 |
-
1995
- 1995-11-07 US US08/554,692 patent/US5640127A/en not_active Expired - Lifetime
-
1996
- 1996-10-31 JP JP30568396A patent/JP3300845B2/ja not_active Expired - Lifetime
- 1996-11-02 KR KR1019960051675A patent/KR100408796B1/ko not_active Expired - Lifetime
- 1996-11-04 DE DE19645417A patent/DE19645417C2/de not_active Expired - Lifetime
- 1996-11-07 FR FR9613587A patent/FR2740924B1/fr not_active Expired - Lifetime
-
2000
- 2000-12-25 JP JP2000393120A patent/JP2001211034A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| DE19645417A1 (de) | 1997-05-15 |
| KR970031242A (ko) | 1997-06-26 |
| KR100408796B1 (ko) | 2004-03-20 |
| JP2001211034A (ja) | 2001-08-03 |
| FR2740924B1 (fr) | 1998-12-24 |
| DE19645417C2 (de) | 1998-10-08 |
| FR2740924A1 (fr) | 1997-05-09 |
| US5640127A (en) | 1997-06-17 |
| JP3300845B2 (ja) | 2002-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3300845B2 (ja) | 増幅回路 | |
| US6822321B2 (en) | Packaged RF power transistor having RF bypassing/output matching network | |
| US7920366B2 (en) | ESD configuration for low parasitic capacitance I/O | |
| JPS5934709A (ja) | インピ−ダンス変換増幅器 | |
| US3587017A (en) | Overvoltage protecting arrangement for an rf amplifier | |
| US6346853B1 (en) | Predistortion linearizer circuit | |
| EP0783795A1 (en) | Low noise amplifier for microphone | |
| US4864250A (en) | Distributed amplifier having improved D.C. biasing and voltage standing wave ratio performance | |
| US5307026A (en) | Variable gain RF amplifier with linear gain control | |
| JPS6193708A (ja) | 光受信装置 | |
| US20030048138A1 (en) | High frequency power amplifier circuit | |
| EP0060164B1 (fr) | Amplificateur linéaire à faible consommation et à large bande, fonctionnant en classe A glissante, et circuit comportant au moins un tel amplificateur | |
| JPS612407A (ja) | 適応帯域幅増幅器 | |
| US6188283B1 (en) | Amplifier and semiconductor device therefor | |
| US4532480A (en) | High power amplifier arrangements | |
| US11848647B2 (en) | Doherty amplifier | |
| JP2003032050A (ja) | プリアンプ回路 | |
| EP0442637A2 (en) | Circuit arrangement for connecting RF amplifier and supply voltage filter | |
| AU703005B2 (en) | Circuit arrangement of an ultra-broadband receiver | |
| JP2998107B2 (ja) | 中間周波増幅装置 | |
| JPH02202205A (ja) | 集積半導体回路 | |
| CN114026783A (zh) | 用于驱动具有较低工艺、电压和温度(pvt)灵敏度的电光调制器的放大器电路 | |
| JP2001094361A (ja) | 高周波増幅回路 | |
| JPH04256208A (ja) | 低雑音広帯域増幅器のための入力段 | |
| CA1123066A (en) | Video amplifier with suppressed radio frequency radiation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080426 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090426 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090426 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100426 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100426 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110426 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120426 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130426 Year of fee payment: 11 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |