JPH09200016A - 電気負荷の交流駆動装置 - Google Patents

Abstract

(57)【要約】 【課題】 電気負荷の短絡時に交流電源を投入しても、
スイッチング素子を確実に保護できる交流駆動装置を提
供する。 【解決手段】 外部電源４の出力電圧がゼロクロス点を
中心とする所定電圧範囲内にあるときに検出信号ＳACを
発生する外部電源検出部１４を設け、制御回路８から負
荷駆動のための制御信号ＳCOが出力されている状態で検
出信号ＳACが出力された時に、駆動制御部１８から駆動
信号ＳDRを出力して、出力素子部１２をＯＮさせる。ま
た、出力素子部１２に流れる過電流又はその過熱を検出
して異常信号ＳERを発生する異常検出部１６を設け、異
常信号発生時には、駆動信号ＳDRの出力を遮断して、出
力素子部１２をＯＦＦさせる。この結果、負荷６の短絡
時に出力素子部１２をＯＮした直後の各ＦＥＴ１２ａ，
１２ｂでの損失を低減して、異常検出部１６の動作によ
り出力素子部１２を確実に保護することができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、交流電源から電気
負荷に至る電源供給経路をスイッチング素子を用いて導
通させることにより電気負荷を交流駆動する交流駆動装
置に関し、特に、電気負荷の短絡時等にスイッチング素
子を過電流から保護するのに好適な電気負荷の交流駆動
装置に関する。

【０００２】

【従来の技術】従来より、プログラマブルコントローラ
（以下、単にＰＣともいう）等において、電気負荷を交
流駆動する交流駆動装置（所謂出力回路）では、電気負
荷自体或はその電源供給経路に設けられたＦＥＴ，トラ
ンジスタ等からなるスイッチング素子を過電流から保護
するために、電源供給経路上に溶断ヒューズを設けるよ
うにしている。

【０００３】

【発明が解決しようとする課題】しかし、溶断ヒューズ
は、電源供給経路に流れる電流が所定電流以上（過電
流）になったときに、自らが溶断して電源供給経路を遮
断するものであるため、過電流発生後電源供給経路が遮
断されるまでに所定の応答時間を要し、電源供給経路の
瞬断が要求される電気負荷の短絡時等には、溶断ヒュー
ズが溶断する前に電源供給経路に過電流が流れてしま
い、スイッチング素子を過電流から保護することができ
ないことがあった。

【０００４】一方、電気負荷を直流駆動する駆動装置に
おいては、スイッチング素子に流れる電流やその温度を
検出し、スイッチング素子に過電流が流れたり、スイッ
チング素子が過熱した場合には、スイッチング素子を強
制的に遮断する、保護回路を設けている。

【０００５】しかし、電気負荷を交流駆動する交流駆動
装置では、電気負荷駆動のための交流電源に、一般的な
商用電源であるＡＣ１００Ｖ或はそれ以上の電源電圧を
発生する交流電源が使用されることが多く、電気負荷の
短絡時には、スイッチング素子に高電圧が直接印加され
ることから、スイッチング素子における電力損失（以
下、単に損失という）が大きくなり、上記のような保護
回路では、スイッチング素子を確実に保護することがで
きなかった。

【０００６】即ち、スイッチング素子の損失Ｐは、印加
電圧をＶIN，電流をＩとすると、Ｐ＝ＶIN×Ｉで表わす
ことができる。そして、電気負荷の短絡時には、電流Ｉ
が、素子の特性で決定される最大値に達し、略一定とな
るため、スイッチング素子の損失Ｐは、印加電圧ＶINに
比例することになる。一方、電気負荷が短絡している状
態でスイッチング素子をＯＮした場合、スイッチング素
子には、電源電圧が直接印加される。例えば、交流電源
がＡＣ１００Ｖ系である場合には、スイッチング素子に
は最大で約１４０Ｖの電圧が印加される。従って、この
場合、各スイッチング素子の損失Ｐは、最大で約１４０
Ｖ×Ｉとなり、スイッチング素子の接合部の温度が急上
昇して、保護回路が動作する前に素子が破壊する、とい
った問題が生じるのである。

【０００７】本発明は、こうした問題に鑑みなされたも
ので、電気負荷の短絡時に交流電源を投入しても、上記
溶断ヒューズや保護回路等の動作によって、スイッチン
グ素子を確実に保護できる電気負荷の交流駆動装置を提
供することを目的とする。

【０００８】

【課題を解決するための手段】かかる目的を達成するた
めに、請求項１に記載の電気負荷の交流駆動装置では、
交流電源からの出力電圧波形がゼロクロス点を中心とす
る所定電圧範囲内にあるときに検出信号を発生する電源
電圧検出手段を設け、電気負荷の通電要求が発生し、且
つ、この電源電圧検出手段から検出信号が出力されてい
るときに、駆動制御手段が、スイッチング素子への駆動
信号の出力を開始するようにされている。

【０００９】このため、本発明によれば、スイッチング
素子が駆動信号によりＯＮ状態となって電気負荷の電源
供給経路を導通させる、電気負荷の通電開始タイミング
が、交流電源からの出力電圧がゼロクロス点を中心に所
定電圧範囲内にあるとき（換言すれば交流電源からの出
力電圧が低い所定領域）に制限される。従って、電気負
荷が短絡している場合であっても、電気負荷の通電開始
直後に、スイッチング素子に交流電源の最大出力電圧付
近の高電圧が印加されることはない。

【００１０】一方、このように電気負荷が短絡している
場合には、スイッチング素子をＯＮした直後から、スイ
ッチング素子に短絡電流（過電流）が流れ、スイッチン
グ素子が発熱するが、こうした過電流・過熱発生時に
は、保護手段が電気負荷の電源供給経路を遮断する。

【００１１】そしてこのように保護手段が電源供給経路
を遮断するまでには、所定の応答時間を要し、この応答
時間中はスイッチング素子に短絡電流が流れることにな
るが、本発明では、電源電圧検出手段及び駆動制御手段
の動作によって、スイッチング素子ＯＮ時の印加電圧を
所定電圧範囲内に制限していることから、保護手段が機
能するまでの間のスイッチング素子の損失，延いてはス
イッチング素子の接合部の発熱を抑制することができ
る。

【００１２】つまり、本発明では、交流電源からの出力
電圧の変化を利用し、その出力電圧が小さい安全動作領
域内でスイッチング素子をＯＮさせることにより、電気
負荷が短絡している場合であっても、保護手段が機能す
る前にスイッチング素子が破壊してしまうことのないよ
うにしているのである。このため、本発明によれば、従
来より保護手段として使用されている前述の溶断ヒュー
ズや保護回路等の動作によって、スイッチング素子を確
実に保護することができる。

【００１３】ここで、スイッチング素子をＯＮした後、
保護手段が電源供給経路を遮断するまでの応答時間中、
交流電源からの出力電圧は変化することから、駆動制御
手段としては、請求項２に記載のように、電気負荷の通
電要求が発生しているときに、電源電圧検出手段が検出
信号の出力を開始した時点で、駆動信号の出力を開始す
るように構成することが望ましい。

【００１４】つまり、検出信号は交流電源からの出力電
圧波形がゼロクロス点を中心とする所定電圧範囲内であ
るときに電源電圧検出手段から出力されることから、検
出信号の出力開始タイミングは、交流電源からの出力電
圧が電圧範囲内の上限値以下になるか或は下限値以上に
なったタイミングとなり、その後出力電圧は必ずゼロク
ロス点方向に変化する。従って、電源電圧検出手段から
検出信号が出力された時点でスイッチング素子をＯＮす
るようにすれば、保護手段が機能するまでの間にスイッ
チング素子への印加電圧が上昇するのを抑制でき、スイ
ッチング素子をより確実に保護することが可能になる。

【００１５】また、保護手段としては、溶断ヒューズに
て構成することもできるが、溶断ヒューズは、保護回路
に比べて応答時間が長く、しかも、保護機能が働く度
（つまり溶断する度）に取り替えなければならないた
め、請求項３に記載のように、保護手段には、過電流及
び過熱の少なくとも一方を検出する異常検出手段と、異
常検出手段にて過電流又は過熱が検出されるとスイッチ
ング素子への駆動信号の入力を遮断する駆動信号遮断手
段とからなる、所謂保護回路にて構成することが望まし
い。

【００１６】そして、本発明の電気負荷の駆動装置とし
ては、具体的には、例えば請求項４に記載のように、電
気負荷の通電制御を行うプログラマブルコントローラの
出力回路として使用することができる。

【００１７】

【発明の実施の形態】以下に本発明の実施例を図面と共
に説明する。まず図１は本発明が適用されたプログラマ
ブルコントローラ（ＰＣ）２の出力回路１０とその周辺
装置を表わす電気回路図である。

【００１８】図１に示す如く、出力回路１０は、所定の
交流電圧を発生する外部電源４と電気負荷（以下、単に
負荷という）６とに直列に接続されて、負荷６への電源
供給経路を導通・遮断する出力素子部１２と、外部電源
４からの出力電圧を直接取り込み、その出力電圧波形が
ゼロクロス点を中心として所定電圧範囲内にあるときに
Highレベルの検出信号ＳACを発生する外部電源検出部１
４と、出力素子部１２を流れる電流又は出力素子部１２
を構成するＦＥＴ１２ａ，１２ｂの温度から、出力素子
部１２に流れる過電流又はＦＥＴ１２ａ，１２ｂの過熱
を検出し、過電流又は過熱を検出した際にHighレベルの
異常信号ＳERを発生する異常検出部１６と、検出信号Ｓ
AC，異常信号ＳER，及びＰＣ２に内蔵された制御回路８
から出力される制御信号ＳCOを受け、これら各信号に基
づき、出力素子部１２内の各ＦＥＴ１２ａ，１２ｂをＯ
Ｎさせるための駆動信号ＳDRを生成する駆動制御部１８
とから構成されている。

【００１９】なお、制御回路８は、ＣＰＵ，ＲＯＭ，Ｒ
ＡＭ等からなるマイクロコンピュータにて構成され、予
め設定されたプログラムに従い、負荷６を含む各種制御
対象の駆動タイミングや制御量等を決定して、各制御対
象に対する制御信号を発生する周知のものであり、上記
制御信号ＳCOは、負荷６の駆動要求が発生しているとき
に、制御回路８からHighレベルの信号として出力され
る。

【００２０】ここで、出力素子部１２は、ドレインが端
子Ｔａを介して外部電源４の一端に接続されたＮチャネ
ルのＭＯＳ型パワーＦＥＴ１２ａと、ドレインが端子Ｔ
ｂを介して負荷６の外部電源４とは反対側端部に接続さ
れたＮチャネルのＭＯＳ型パワーＦＥＴ１２ｂとを備
え、これら各ＦＥＴ１２ａ，１２ｂのソースを互いに接
続することにより、外部電源４から負荷６への電源供給
経路を形成している。また、これら各ＦＥＴ１２ａ，１
２ｂのゲートは、駆動制御部１８の駆動信号出力端に接
続されると共に、抵抗器Ｒを介して各ＦＥＴ１２ａ，１
２ｂの接続点（つまりソース）に接続されている。な
お、図において、ＦＥＴ１２ａ，１２ｂのドレイン−ソ
ース間に接続されたダイオードＤａ，Ｄｂは、ソース側
からドレイン側への電流の流れを許容する寄生ダイオー
ドである。

【００２１】このように構成された出力素子部１２にお
いては、駆動制御部１８からHighレベルの駆動信号ＳDR
が入力されると、各ＦＥＴ１２ａ，１２ｂが共にＯＮし
て、負荷６の電源供給経路を導通させ、駆動信号ＳDRが
Low レベルになると、各ＦＥＴ１２ａ，１２ｂがＯＦＦ
して、電源供給経路を遮断する。なお、出力素子部１２
にスイッチング素子として２つのＦＥＴ１２ａ，１２ｂ
を設けているのは、１個のＦＥＴではＯＦＦした際に、
寄生ダイオードによって電流が半波整流されて、負荷６
に一方向の電流が流れてしまうためである。

【００２２】次に、外部電源検出部１４は、２つのコン
パレータ１４ａ，１４ｂと、これら各コンパレータ１４
ａ，１４ｂからの出力を受けて動作するＮＯＲ回路１４
ｃとから構成されている。そして、コンパレータ１４ａ
の＋入力端子には、端子Ｔａを介して、外部電源４の一
端が接続され、コンパレータ１４ｂの＋入力端子には、
端子Ｔｃを介して、外部電源４の他端（負荷６に接続さ
れた側）が接続されている。また、これら各コンパレー
タ１４ａ，１４ｂの−入力端子には、他方のコンパレー
タ１４ｂ，１４ａの＋入力端子への入力電圧に基準電圧
Ｖref を加えた電圧が入力される。

【００２３】このように構成された外部電源検出部１４
では、外部電源４からの出力電圧を直接受ける一対の端
子Ｔａ，Ｔｃの内、端子Ｔａの電位が端子Ｔｃの電位に
基準電圧Ｖref を加えた値よりも高くなると、コンパレ
ータ１４ｂの出力がHighレベルになり、逆に、端子Ｔｃ
の電位が端子Ｔａの電位に基準電圧Ｖref を加えた値よ
りも高くなると、コンパレータ１４ａの出力がHighレベ
ルになり、各端子Ｔａ−Ｔｃ間の電位差が正・負両方向
に基準電圧Ｖref 以下であるとき、各コンパレータ１４
ａ，１４ｂからの出力が共にLow レベルとなる。

【００２４】また、ＮＯＲ回路１４ｃは、入力信号が共
にLow レベルであるときに出力信号がHighレベルとな
り、入力信号の一つでもHighレベルであれば出力信号が
Low レベルとなるため、ＮＯＲ回路１４ｃの出力は、図
２に示す如く、外部電源４からの出力電圧波形が、ゼロ
クロス点「０」を中心に正負両方向に基準電圧Ｖref 以
下となる「−Ｖsh〜Ｖsh」の範囲内であるときにHighレ
ベルとなり、これが検出信号ＳACとして駆動制御部１８
に出力されることになる。

【００２５】つまり、検出信号ＳACは、図２に示すよう
に、外部電源４からの出力電圧の周期的な変動に伴い、
その出力電圧の１周期内に、出力電圧が正の最大レベル
から負の最大レベルに変化する過程でゼロクロス点を横
切る時点ｔ1 から時点ｔ2 までの間と、負の最大レベル
から正の最大レベルに変化する過程でゼロクロス点を横
切る時点ｔ3 から時点ｔ4 までの間との、２回、所定時
間△ＴだけHighレベルとなる。

【００２６】また次に、駆動制御部１８は、入力端子Ｄ
に制御回路８からの制御信号ＳCOを受け、外部電源検出
部１４からの検出信号ＳACをクロック信号としてクロッ
ク入力端子Ｃに受けて動作するＤ−フリップフロップ１
８ａと、このＤ−フリップフロップ１８ａからの出力が
そのまま入力されると共に、異常検出部１６からの異常
信号ＳERが反転して入力されるＡＮＤ回路１８ｂとから
構成され、ＡＮＤ回路１８ｂの出力を駆動信号ＳDRとし
て出力素子部１２に出力するようにされている。

【００２７】このように構成された駆動制御部１８で
は、制御回路８から制御信号ＳCO（Highレベル）が出力
されているときに、検出信号ＳACが立ち上がると、Ｄ−
フリップフロップ１８ａからの出力がHighレベルとな
り、その後、制御信号ＳCOが入力されなくなって（ＳC
O：Low レベル）、検出信号ＳACが立ち上がるまでの
間、Ｄ−フリップフロップ１８ａの出力がHighレベルに
保持される。

【００２８】従って、本実施例の出力回路１０において
は、負荷６及びその電源供給経路が正常であり、異常検
出部１６から異常信号ＳERが出力されない場合（ＳER：
Lowレベル）には、図２に示すように、Ｄ−フリップフ
ロップ１８ａからの出力がそのまま駆動信号ＳDRとして
出力素子部１２に出力され、出力素子部１２内の各ＦＥ
Ｔ１２ａ，１２ｂは、制御回路８から制御信号ＳCO（Hi
ghレベル）が出力されている状態で、検出信号ＳACが立
ち上がった時（時点ｔ2 ）に、ＯＮ状態となって、負荷
６の通電を開始することになる。

【００２９】また、このように本実施例の出力回路１０
においては、検出信号ＳACの立上がりタイミングで、出
力素子部１２の各ＦＥＴ１２ａ，１２ｂがＯＮされ、負
荷６の通電を開始するが、このとき、負荷６が短絡して
いる場合には、図３に示すように、負荷６の電源供給経
路（換言すれば出力素子部１２）に短絡電流が流れる。
そして、出力素子部１２に短絡電流が流れると、この短
絡電流によりＦＥＴ１２ａ，１２ｂが発熱するが、こう
した異常は、異常検出部１６によって検出され、異常検
出部１６から異常信号ＳER（Highレベル）が出力され
る。

【００３０】すると、駆動制御部１８内のＡＮＤ回路１
８ｂからの出力は、HighレベルからLow レベルに反転
し、駆動制御部１８から出力素子部１２への駆動信号Ｓ
DRの出力が停止される（ＳDR：Low レベル）。従って、
本実施例の出力回路１０においては、負荷６の短絡時に
は、制御回路８からの制御信号ＳCOに従い駆動信号ＳDR
を生成して負荷６の通電を開始しても、その後、異常検
出部１６の動作によって、出力素子部１２が遮断される
ことになる。

【００３１】また、このように負荷６の短絡時に通電を
開始した場合（時点ｔON）には、その後、異常検出部１
６が過電流又は過熱を検出して、ＡＮＤ回路１８ｂが駆
動信号ＳDRの出力を停止する時点ｔOFF までの間、出力
素子部１２に短絡電流が流れることになるが、この間、
外部電源４からの出力電圧は、上記電圧範囲「−Ｖsh〜
Ｖsh」の最大値「Ｖsh」から最小値「−Ｖsh」又はその
逆へと、ゼロクロス点を通過する方向に変化することか
ら、出力素子部１２を構成する各ＦＥＴ１２ａ，１２ｂ
への印加電圧は小さく、各ＦＥＴ１２ａ，１２ｂでの損
失も、その印加電圧に応じて小さくなる。

【００３２】従って、本実施例によれば、負荷６が短絡
している場合であっても、異常検出部１６及びＡＮＤ回
路１８ｂの動作によって負荷６の電源供給経路が遮断さ
れるまでの間に、各ＦＥＴ１２ａ，１２ｂの接合部の温
度が急上昇して、ＦＥＴ１２ａ，１２ｂが破壊するよう
なことはなく、異常検出部１６及びＡＮＤ回路１８ｂの
動作により、ＦＥＴ１２ａ，１２ｂを確実に保護するこ
とができる。

【００３３】即ち、外部電源検出部１４を備えておら
ず、制御回路８からの制御信号ＳCOをそのまま駆動信号
ＳDRとして出力素子部１２に入力するようにした従来装
置では、図４に示す如く、外部電源４からの出力電圧波
形が最大値付近にあっても出力素子部１２に駆動信号Ｓ
DRを入力してしまうことがあり、この場合には、出力素
子部１２に高電圧が印加されて各ＦＥＴ１２ａ，１２ｂ
における損失も大きくなることから、たとえ異常検出部
１６を備えていても、これによる保護機能が働く前に、
ＦＥＴ１２ａ，１２ｂが破壊してしまうことがある。

【００３４】しかし本実施例では、駆動信号ＳDRの発生
タイミングを、外部電源検出部１４から出力される検出
信号ＳACの立上がりタイミングに制限していることか
ら、各ＦＥＴ１２ａ，１２ｂへの印加電圧、延いてはそ
の損失を抑制して、各ＦＥＴ１２ａ，１２ｂを短絡電流
から確実に保護することができるようになるのである。

【００３５】なお、本実施例においては、異常検出部１
６及びＡＮＤ回路１８ｂが保護手段として機能し、その
内の異常検出部１６が異常検出手段に、ＡＮＤ回路１８
ｂが駆動信号遮断手段に相当する。また、外部電源検出
部１４が電源電圧検出手段に相当し、制御回路８及び駆
動制御部１８内のＤ−フリップフロップ１８ａが駆動制
御手段に相当する。

【００３６】以上、本発明の一実施例について説明した
が、本発明は上記実施例に限定されるものではなく、種
々の態様をとることができる。例えば、上記実施例で
は、制御回路８からの制御信号ＳCO，外部電源検出部１
４からの検出信号ＳAC，及び異常検出部１６からの異常
信号ＳERを、夫々、駆動制御部１８に入力し、駆動制御
部１８内のＤ−フリップフロップ１８ａ及びＡＮＤ回路
１８ｂの動作によって、駆動信号ＳDRの出力タイミング
の規制並びに異常発生時の駆動信号ＳDRの遮断を行うよ
うにしたが、例えば、図５に示す如く、検出信号ＳAC及
び異常信号ＳERを制御回路８に入力し、制御回路８から
駆動信号ＳDRを直接出力するようにしても、上記実施例
と同様の機能を実現できる。

【００３７】即ち、制御回路８はマイクロコンピュータ
から構成されており、内部処理により負荷６の駆動要求
が発生した場合に、出力素子部１２を導通させる指令を
発生するものであるため、負荷６駆動のための制御プロ
グラムを、検出信号ＳACの立上がりタイミングで制御信
号ＳCO（＝駆動信号ＳDR）の出力を開始するように変更
すれば、制御回路８の処理により、駆動信号ＳDRの発生
タイミングを外部電源４の出力電圧が低い領域に制限す
ることができる。

【００３８】また、制御回路８の処理により、制御信号
ＳCO（＝駆動信号ＳDR）の出力時に、異常信号ＳERがHi
ghレベルとなると、制御信号ＳCOの出力を停止するよう
にすれば、出力素子部１２に過電流が流れた場合或は各
ＦＥＴ１２ａ，１２ｂが過熱した場合に、駆動信号ＳDR
の出力を停止して、負荷６の電源供給経路を遮断させる
ことができる。

【００３９】従って、このように検出信号ＳAC及び異常
信号ＳERを制御回路８に入力し、制御回路８から直接駆
動信号ＳDRを出力するようにしても、制御回路８の処理
によって、上記実施例と同様の効果を得ることができ
る。そしてこの場合、負荷６の駆動を停止する際には、
制御回路８が駆動信号ＳDRの出力を停止すればよく、Ｄ
−フリップフロップ１８ａを介して駆動信号ＳDRを発生
する上記実施例のように、駆動信号ＳDRの出力停止のた
めに検出信号ＳACを使用する必要はないため、外部電源
検出部１４には、端子Ｔａ，端子Ｔｃを介して、外部電
源４からの交流出力を直接入力する必要はなく、端子Ｔ
ａ，Ｔｂに接続された出力素子部１２両端の電圧を、外
部電源検出部１４に入力するようにしてもよい。

【００４０】つまり、このように構成した場合、出力素
子部１２の各ＦＥＴ１２ａ，１２ｂがＯＮ状態で、負荷
６を正常駆動しているときには、出力素子部１２の両端
電圧が、各ＦＥＴ１２ａ，１２ｂのＯＮ抵抗で決定され
る極めて低い電圧（略０Ｖ）となるため、負荷６の正常
駆動時には、外部電源検出部１４から出力される検出信
号ＳACは常時Highレベルとなる。従って、制御信号ＳCO
からの制御信号ＳCOがHighレベルからLow レベルに変化
したとき、その後の検出信号ＳACの立上がりタイミング
でＤ−フリップフロップ１８ａの出力をLow レベルに変
化させる、上記実施例では、外部電源検出部１４に出力
素子部１２の両端電圧を入力するようにすると正常動作
せず、外部電源検出部１４には、外部電源４の出力電圧
を直接入力する必要がある。

【００４１】しかし、図５に示すように、制御回路８か
ら直接駆動信号ＳDRを出力させる場合には、制御回路８
の動作によって、駆動信号ＳDRの出力を停止することが
できるため、負荷６の通電を開始した後は、検出信号Ｓ
ACは不要であり、検出信号ＳACは、負荷６の通電開始タ
イミングを決定するときにだけ必要になる。そして、こ
のためには、出力素子部１２の各ＦＥＴ１２ａ，１２ｂ
がＯＦＦ状態にあるときに、検出信号ＳACを生成できれ
ばよく、また、各ＦＥＴ１２ａ，１２ｂがＯＦＦ状態で
あれば、出力素子部１２の両端電圧は、外部電源４の出
力電圧となるので、この出力素子部１２の両端電圧を外
部電源検出部１４に入力すれば、駆動信号ＳDRの出力タ
イミング（換言すれば負荷の通電開始タイミング）を決
定するのに必要な検出信号ＳACを問題なく生成すること
ができるようになるのである。

【００４２】そして、この場合、ＰＣ２内に、外部電源
４の両端電圧を取り込む必要がないため、端子Ｔｃが不
要になり、部品点数を減らすことができる。また次に、
上記実施例では、ＰＣ２の出力回路１０に本発明を適用
したものについて説明したが、本発明は、交流電源から
電気負荷に至る電源供給経路に設けられたスイッチング
素子をＯＮ・ＯＦＦして、電気負荷を交流駆動する駆動
装置であれば、上記実施例と同様に適用して、同様の効
果を得ることができる。

【図面の簡単な説明】

【図１】 実施例のプログラマブルコントローラの出力
回路の構成を表わす電気回路図である。

【図２】 正常時の出力回路の動作を表わすタイムチャ
ートである。

【図３】 負荷短絡時の出力回路の動作を表わすタイム
チャートである。

【図４】 外部電源検出部を設けない従来装置の出力回
路の動作を表わすタイムチャートである。

【図５】 出力回路の他の構成例を表わす電気回路図で
ある。

【符号の説明】

２…ＰＣ（プログラマブルコントローラ） ４…外部
電源（交流電源） ６…負荷 ８…制御回路 １０…出力回路 １２
…出力素子部 １４…外部電源検出部 １４ａ，１４ｂ…コンパレー
タ １４ｃ…ＮＯＲ回路 １６…異常検出部 １８…駆
動制御部 １８ａ…Ｄ−フリップフロップ １８ｂ…ＡＮＤ回路

Claims (4)

【特許請求の範囲】
1. 【請求項１】 交流電源から電気負荷に電源供給を行う
   電源供給経路に設けられ、外部からの駆動信号を受けて
   ＯＮ状態となるスイッチング素子と、 前記電気負荷の通電要求が発生しているときに、前記ス
   イッチング素子に駆動信号を出力して、前記電源供給経
   路を導通させる駆動制御手段と、 前記電源供給経路に過電流が流れたとき又は前記スイッ
   チング素子が過熱したときに前記電源供給経路を遮断す
   る保護手段と、 を備えた電気負荷の交流駆動装置において、 前記交流電源からの出力電圧波形がゼロクロス点を中心
   とする所定電圧範囲内にあるときに検出信号を発生する
   電源電圧検出手段を設け、 前記駆動制御手段を、前記電気負荷の通電要求が発生
   し、且つ、前記電源電圧検出手段から検出信号が出力さ
   れているときに、前記スイッチング素子への駆動信号の
   出力を開始するよう構成してなることを特徴とする電気
   負荷の交流駆動回路。
2. 【請求項２】 前記駆動制御手段は、前記電気負荷の通
   電要求が発生しているときに、前記電源電圧検出手段が
   前記検出信号の出力を開始した時点で、前記駆動信号の
   出力を開始することを特徴とする請求項１に記載の電気
   負荷の交流駆動回路。
3. 【請求項３】 前記保護手段は、 前記過電流及び過熱の少なくとも一方を検出する異常検
   出手段と、 該異常検出手段にて前記過電流又は過熱が検出されると
   前記スイッチング素子への駆動信号の入力を遮断する駆
   動信号遮断手段と、 を備えたことを特徴とする請求項１又は請求項２に記載
   の電気負荷の交流駆動装置。
4. 【請求項４】 前記駆動装置は、電気負荷を所定の制御
   プログラムに従って駆動制御するプログラマブルコント
   ローラの出力回路であることを特徴とする請求項１〜請
   求項３いずれか記載の電気負荷の駆動装置。