JPH09200057A - 符号情報処理装置 - Google Patents

符号情報処理装置

Info

Publication number
JPH09200057A
JPH09200057A JP8028608A JP2860896A JPH09200057A JP H09200057 A JPH09200057 A JP H09200057A JP 8028608 A JP8028608 A JP 8028608A JP 2860896 A JP2860896 A JP 2860896A JP H09200057 A JPH09200057 A JP H09200057A
Authority
JP
Japan
Prior art keywords
bit
code information
signal
bits
noise
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP8028608A
Other languages
English (en)
Inventor
Yoshiaki Tanaka
美昭 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Victor Company of Japan Ltd
Original Assignee
Victor Company of Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Victor Company of Japan Ltd filed Critical Victor Company of Japan Ltd
Priority to JP8028608A priority Critical patent/JPH09200057A/ja
Publication of JPH09200057A publication Critical patent/JPH09200057A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

(57)【要約】 【課題】 ノイズシェーピング処理する場合に高域のノ
イズレベルの増加を防止して全帯域において良好な量子
化ノイズを実現する。 【解決手段】 入力端子1を介して入力したPCMデジ
タルオーディオ信号等の符号情報がノイズシェーピング
回路2とHPF4に印加され、ノイズシェーピング回路
2により処理された信号の高周波成分がLPF3により
除去され、この低域信号とHPF4により低周波成分が
除去されてビット数変換部7によりビットが増加した高
域信号が加算器5により加算される。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、PCMデジタルオ
ーディオ信号等の符号情報をノイズシェーピング処理す
ることにより、低い領域の量子化ノイズを低減させる符
号情報処理装置に関し、特に16ビットのPCM信号を
20ビット程度まで解像度を高める場合に好適な符号情
報処理装置に関する。
【0002】
【従来の技術】ノイズシェーピングとは、例えば特開平
4−72906号公報、特開平7−15281号公報に
示されるようにデジタル信号の量子化ノイズの振幅−周
波数特性を聴覚感度特性に合わせて変形し、感度の良い
中低域のノイズを減らし、その分、感度の悪い高域のノ
イズを増やすことにより聴感的にノイズを低減させる方
法である。図27はノイズシェーピングしない場合とノ
イズシェーピングした場合の各量子化ノイズを示してい
る。デジタルオーディオデータの量子化ノイズレベル
(図のノイズシェーピングなし)は量子化ビット数によ
って決まり、また、そのノイズのスペクトラムは周波数
に対して均一になる。これに対し、1次のノイズシェー
ピングでは、ノイズのスペクトラムは微分特性になり、
低域のノイズレベルは処理前より改善されるが、その代
わりに高域のノイズレベルが増える。また、2次のノイ
ズシェーピングではこの傾向が顕著になる。
【0003】したがって、ノイズシェーピングでは低域
のノイズを減らす程、高域のノイズが増えて可聴帯域全
体に渡ってノイズレベルを下げることができないので、
従来の方法では、図28に示すように3kHzから4k
Hzでは人間の耳の感度は良く、15kHz以上では悪
いという点に着目し、量子化ノイズを聞こえにくくする
ためにはノイズレベルを人間の耳の感度が良い領域で十
分下げるようにしている。
【0004】
【発明が解決しようとする課題】ところで、人間の耳で
は20kHz以上の高周波成分は聞こえないと言われて
いる。これを基にデジタルオーディオ機器のサンプリン
グ周波数はCDの場合には44.1kHzに、DATの
場合には48kHzに設定されているが、20kHz以
上の高周波成分が聞こえる人間も存在し、また、近年で
は音楽の20kHz以上の成分が脳波のα波を活性化さ
せて音質の知覚にも影響するという報告がある。特に、
バースト入力などによる動特性のS/N差が聴感に現れ
るとされている。
【0005】したがって、現行のCDやDATよりも広
い周波数帯域を必要とする場合、従来のノイズシェーピ
ングでは高域のノイズレベルが増えるのでS/N比が悪
化するという問題点がある。
【0006】本発明は上記従来の問題点に鑑み、ノイズ
シェーピング処理する場合に高域のノイズレベルの増加
を防止して全帯域において良好な量子化ノイズを実現す
ることができる符号情報処理装置を提供することを目的
とする。
【0007】
【課題を解決するための手段】本発明は上記目的を達成
するために、ノイズシェーピング処理により量子化ノイ
ズが低減した低域帯域と、ノイズシェーピング処理され
ず且つビット数を増加させた高域帯域を合成するように
したものである。すなわち本発明によれば、符号情報を
ノイズシェーピング処理して量子化ノイズを低減するノ
イズシェーピング手段と、前記ノイズシェーピング手段
により処理された信号の内、ノイズシェーピング処理に
より量子化ノイズが低減した低域帯域を通過させるロー
パスフィルタと、前記符号情報の内、前記ローパスフィ
ルタが通過しない高域帯域を通過させるハイパスフィル
タと、前記ハイパスフィルタを通過した帯域の信号のビ
ット数を増加するビット数増加手段と、前記ローパスフ
ィルタを通過した帯域の信号と前記ビット数増加手段に
よりビット数が増加した信号を合成する合成手段とを有
する符号情報処理装置が提供される。また、前記ローパ
スフィルタとハイパスフィルタはそれぞれ各入力信号を
サブバンドに分割する第1、第2のQMF分割部であ
り、前記合成手段は前記第1のQMF分割部により分割
されたサブバンドの内、ノイズシェーピング処理により
量子化ノイズが低減した低域のサブバンドと、前記第2
のQMF分割部により分割されたサブバンドの内、前記
ビット数増加手段によりビット数が増加した他の高域の
サブバンドを合成することを特徴とする。また、前記符
号情報はオーディオ信号であって、前記ノイズシェーピ
ング手段は、聴感特性に応じた周波数特性を有すること
を特徴とする。
【0008】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態について説明する。図1は本発明に係る符号情
報処理装置の一実施形態を示すブロック図、図2は図1
のノイズシェーピング回路の処理を説明するための等価
回路図、図3は図1及び図2のノイズシェーピング回路
の特性を示すグラフ、図4は図1のローパスフィルタ及
びハイパスフィルタの特性と、ローパスフィルタとビッ
ト数変換部の出力信号を加算した場合の特性を示すグラ
フである。
【0009】図1において、入力端子1を介して入力し
たPCMデジタルオーディオ信号等の符号情報は、図2
に詳しく示すノイズシェーピング回路2とハイパスフィ
ルタ(HPF)4に印加される。そして、ノイズシェー
ピング回路2により処理された信号の高周波成分がロー
パスフィルタ(LPF)3により除去され、この低域信
号とHPF4により低周波成分が除去されてビット数変
換部7によりビット数が増加した高域信号が加算器5に
より加算され、出力端子6を介して出力される。
【0010】図2及び図3を参照してノイズシェーピン
グ回路2について説明する。ノイズシェーピング回路2
は量子化ノイズeのスペクトルe(ω)(但し:ωは角
周波数)を聴覚特性に合わせて変形し、耳の感度の良い
中低域のノイズを減らし、その分感度の悪い高域のノイ
ズを増やして聴感的にノイズを減らすように構成され、
図2に示すように減算器111、加算器112、量子化
器113、減算器114及びフィードバックフィルタ1
15より成る等価回路で表すことができる。
【0011】図2において、先ず、ディザについて説明
すると、一般に信号レベルが低い場合には量子化波形は
矩形波状になり、そのスペクトルには信号の高調波成分
の量子化歪みが発生する。そこで、これを防止するため
に信号に微妙なディザノイズを加えた後(加算器11
2)に量子化(量子化器113)することにより、量子
化ノイズeを平坦なスペクトルに補正することができ
る。さらに、ディザを付加することにより階段状の非線
形の量子化特性が線形化されるので、量子化ステップ幅
より小振幅の信号を生成することができる。なお、ディ
ザの分だけノイズが増えるが、再生側でディジタルオー
ディオデータ列そのものからディザを発生する自己ディ
ザを用いることによりディザを減算することができる。
【0012】ディザを含む量子化ノイズeをフィルタH
(z)を通して減算器111にフィードバックすると、
シェーピング後の量子化ノイズのスペクトルe’(ω)
は e’(ω)=〔1−H(ω)〕e(ω) となる。そして、適当なディザが付加されていれば量子
化ノイズeのスペクトルe(ω)は平坦であるので、シ
ェーピング後の量子化ノイズのスペクトルe’(ω)
は、|1−H(ω)|により重み付けされたものとな
る。
【0013】したがって、所望のシェーピング特性|1
−H(ω)|に基づいてフィードバックフィルタH
(z)を設計することができる。また、特性H(ω)を
アダプティブフィルタ(可変フィルタ)により可変的に
制御することができる。図3は一例として32タップの
FIR(有限長インパルス応答)フィルタを用いて最小
可聴閾値特性に合わせたシェーピング特性を示し、量子
化ノイズは略15kHz以下の帯域で且つ略4kHzで
最も強く減少しているが、略15kHz以上の帯域では
増加している。
【0014】そこで、図4(a)に示すようにローパス
フィルタ(LPF)3は、ノイズシェーピング回路2に
より処理された信号の略15kHz以下の帯域を通過さ
せて略15kHz以上の帯域をカットする特性を有し、
また、ハイパスフィルタ(HPF)4は逆に略15kH
z以上の帯域を通過させて略15kHz以下の帯域をカ
ットする特性を有する。したがって、図4(b)に示す
ようにこれらのLPF3を通過した低域信号と、ビット
数変換部7によりビット数が増加した高域信号を合成し
た信号の量子化ノイズは、全帯域で減少させることがで
きる。
【0015】図5はノイズシェーピング回路2における
ディザの付加によるノイズ増加を防止するために埋め込
みデータチャネルを用いた変形例を示している。この回
路は等価的に減算器111、112a、16−bビット
量子化器113a、減算器114、フィードバックフィ
ルタ115、ランダマイザ116及び加算器117によ
り表すことができる。前述したようにノイズシェーピン
グにより聴感上の量子化ノイズを低減させることができ
るので、低域信号は16−bビットで量子化し、下位b
ビットにADPCM符号化された高域信号を付加データ
として埋め込む(加算器117)。
【0016】この場合、付加データをランダマイズ(ラ
ンダマイザ116)してディザとして使用し、16−b
ビット量子化器113aの前で信号から減算(減算器1
12a)するとともに、量子化後のデータに同じディザ
を加算(加算器117)することによりディザ成分がキ
ャンセルされる。したがって、エンコードされた16ビ
ットデータを再生すると、16−bビットでノイズシェ
ーピング量子化された低域信号が得られ、また、16ビ
ットデータの下位bビットはディザであるのでこれを取
り出して逆ランダマイズすれば付加データが得られる。
このような技術は例えばM.A.Gerzon and
P.G.Craven,“A High Rate
Buried Data Channel for A
udioCD,”(オーディオCD用高レートベリード
データチャネル) 94回 AESコンベンション、ベ
ルリン大会 1993春、により知られている。
【0017】図6はLPF3、HPF4としてQMF
(直交ミラーフィルタ:Quadrature Mirror Filter)分
割部3a、4aを用い、加算器5としてQMF合成部5
aを用いた例を示している。QMF分割部3a、4aは
入力信号をn個のサブバンドに分割し、QMF合成部5
aはQMF分割部3aにより分割された低域のサブバン
ドと、QMF4a分割部により分割されてビット数変換
部7によりビット数が増加した高域のサブバンドを合成
する。
【0018】図7(a)はQMF合成部5aにより合成
された信号のノイズレベルを示し、図7(b)はサブバ
ンドを示している。図7は一例としてDC〜24kHz
の帯域を2kHz単位で12個のサブバンドに分割し、
QMF分割部3aにより分割された14kHz以下のサ
ブバンドとQMF分割部4aにより分割されてビット数
変換部7によりビット数が増加した14kHz以上のサ
ブバンドを合成した場合を示し、量子化ノイズを全帯域
で減少させることができる。なお、サブバンド数M=1
2は一例であって他の個数、例えば24に分割するよう
にしてもよい。
【0019】次に、図8〜図26を参照してビット変換
部7について詳しく説明する。図8に示すビット変換部
7は1サブバンド分を示し、遅延回路103と、加算回
路104と、図9に詳しく示す信号波形の変化態様の検
出部105と、図10に詳しく示す(K−N)ビット信
号発生部106と、可変遅延部107と遅延信号発生部
108により構成され、NビットをKビットに増加す
る。なお、例えばNは16、Kは20、(K−N)は4
である。図9に示す信号波形の変化態様の検出部105
は概略的に、信号波形変化情報の発生部51と、信号波
形変化態様情報の発生部52と信号波形変化の間隔情報
の発生部53により構成されている。
【0020】信号波形変化情報の発生部51はD型フリ
ップフロップ(DFF)9と、マグニチュードコンパレ
ータ10と、排他的論理和回路11とアンド回路12を
有し、信号波形変化態様情報の発生部52はDFF13
〜15と排他的論理和回路16、17を有する。信号波
形変化の間隔情報の発生部53はアドレスカウンタ18
と、DFF19〜21と、減算器22、23と比較器2
4を有する。(K−N)ビット信号発生部106は図1
0に詳しく示すように、極値区間の波形データ発生部4
8と、Nビットの1LSB/Nsの演算を行う演算部4
9と、インバータ56と、極値区間以外の波形データ発
生部54と、セレクタ57、58と、制御回路55とO
R回路59を有する。
【0021】次に、図13〜図17、図21〜図24を
参照して上記ビット数変換部7の構成及び動作原理を詳
しく説明する。図13において点a〜nをa→b→c→
d→e→f→g→h→i→j→k→l→m→nのように
太線で結んだ曲線Sは、アナログ信号を所定の標本化周
期Ts(=標本化周波数fsの逆数)毎に2のN乗分の
1の分解能、すなわちNビットの1LSBの分解能で標
本化して量子化した場合のデジタル値の変化の状態を示
し、曲線Sが示すデジタル値を発生させる原アナログ信
号は、図の破線で示すように曲線Sを囲む領域に存在す
る。なお、図13におけるタイミングt1、t2、t3
〜は標本化周期Ts毎の標本化時点を示している。
【0022】ここで、デジタル信号に変換して得られた
Nビットの符号情報を得るのに用いられたアナログ信号
と、前記Nビットの符号情報を復元して得られるアナロ
グ信号の間には、2のN乗分の1の分解能の1LSBに
対して±0.5LSBの誤差が存在する。この点は、N
ビットの符号情報をQMF分割部3a、4aにより複数
のサブバンドのNビットの符号情報(実質的にデシメー
ションが施された状態の帯域分割Nビットの符号情報)
を復元して得られたアナログ信号と、前述した個別のサ
ブバンドのNビットの符号情報が属する周波数帯域に対
応する個別の周波数帯域におけるアナログ信号との間に
関しても同様である。なお、以下の説明では、「帯域N
ビットの符号情報」、「サブバンドのNビットの符号情
報」を単に「Nビットの符号情報」のように記載するこ
ともある。
【0023】ビット数変換部7は、アナログ信号を2の
N乗分の1の分解能で量子化したNビットの符号情報に
ビット数変換を施し、K>Nの関係にあるKビットの符
号情報を得るために、「Nビットの符号情報」の値が時
間軸上において順次増加傾向、又は順次減少傾向を示し
て変化している場合には、標本化周期Ts毎のNビット
の符号情報の値が同一の状態で続いた期間(区間)の長
さ(標本化周期Tsの数)と、前記期間に隣接していて
前記期間におけるNビットの符号情報の値に対して、2
のN乗分の1の分解能LSBだけ異なるNビットの符号
情報が標本化周期Ts毎のNビットの符号情報として続
いた期間(区間)の長さと比較する。
【0024】そして、前述した隣接する2つの区間の期
間長がお互いに異なる場合には、前述した隣接する2つ
の区間の期間長の短い方の区間の中点と、期間長が長い
方の区間における前記2つの区間の境界から前記短い期
間長の1/2と対応する位置の点とを結ぶ直線を表すこ
とができる(K−N)ビットの付加符号情報を発生させ
る。
【0025】また、前述した隣接する2つの区間が同一
の期間長の場合には、前記2つの区間におけるお互いの
区間の中点間を結ぶ直線を表すことができる(K−N)
ビットの付加符号情報を発生させる。そして、その付加
符号情報をNビットの符号情報の最下位桁に連続させて
Kビットの符号情報を生成する。また、前述したNビッ
トの符号情報の値が、極値に対応している区間における
Nビットの符号情報である場合には、その区間の期間長
に対応して予め定められた(K−N)ビットの付加符号
情報を、Nビットの符号情報の最下位桁に連続させてK
ビットの符号情報を生成する。
【0026】図14(a)及び図21(a)は、Nビッ
トの符号情報の最下位桁に対して、(K−N)ビットの
付加符号情報を連続させてKビットの符号情報を生成す
る場合を例示しており、太い実線で示した階段上の曲線
Snは、アナログ信号を2のN乗分の1の分解能でデジ
タル信号に変換して得た場合のNビットの符号情報の時
間軸上の変化を示している。また、細い実線で示した階
段上の曲線S(k−n)と図21(b)に示す曲線S
(k−n)は、前述したように得られた(K−N)ビッ
トの付加符号情報の時間軸上の変化を示している。
【0027】図14(a)及び図21(a)において、
点a→b→c→d→e→fで示す曲線Snは、Nビット
の符号情報の時間軸上の変化を示し、ビット数変換部7
ではNビットの符号情報の値が時間軸上において順次増
加傾向、又は順次減少傾向を示している場合には、標本
化周期Ts毎のNビットの符号情報の値が同一の状態で
続いた期間(区間)の長さ(例えば点a→b間、点c→
d等で示されている区間の期間長)を、隣接している2
つの区間毎に比較して、隣接する2つの区間の同一の区
間長のときには、前記2つの区間におけるお互いの区間
の中点間を結ぶ直線として示される(K−N)ビットの
付加符号情報を発生させる。例えば図14(a)及び図
21(a)において、同一の期間長を有する区間a→b
と区間c→dの2つの区間では、区間a→bの中点hと
区間c→dの中点iを結ぶ直線として示される(K−
N)ビットの付加符号情報が発生される。
【0028】次に、Nビットの符号情報の値が時間軸上
において順次増加傾向、又は順次減少傾向を示している
場合には、標本化周期Ts毎のNビットの符号情報の値
が同一の状態で続いた期間(区間)の長さ(例えば点a
→b間、点c→d等で示されている区間の期間長)を、
隣接している2つの区間毎に比較して、隣接する2つの
期間長が異なる場合には、期間長が短い方の中点と、期
間長が長い期間中において前記2つの区間の境界から前
記短い期間長の1/2に対応する位置の点を結ぶ直線と
して示される(K−N)ビットの付加符号情報を発生さ
せる。
【0029】例えば図14(a)及び図21(a)に示
す区間c→d、e→fの場合には、短い区間c→dの中
点iと、期間長が長い区間e→fにおいて2つの区間c
→d、e→fの境界dから短い区間c→dの長さの1/
2に対応する位置lを結ぶ直線として示される(K−
N)ビットの付加符号情報を発生させる。
【0030】また、標本化周期Ts毎のNビットの符号
情報の値が同一の状態で続いた期間が極値の区間の場合
には、その区間の期間長に対応して予め設定された(K
−N)ビットの付加符号情報が、Nビットの符号情報の
最下位桁に連続させることによりKビットの符号情報を
生成する。極値の区間は例えば図14(b)、図15〜
図17、図22〜図24に示されている。図14(b)
は極値の区間に対して(K−N)ビットの付加符号情報
がどのように設定されるかを示し、例としてNビットの
符号情報の区間がTsと3Tsの場合を示している。
【0031】図14(b)において、極値の区間の期間
長がTsの場合には、期間Tsにおける(K−N)ビッ
トの付加符号情報は、期間Tsの点o→p→q→rによ
り囲まれる矩形領域と同じ大きさ、すなわち斜線で示す
領域として設定される。また、3Tsの場合には、期間
3Tsにおける(K−N)ビットの付加符号情報は、期
間3Tsの点s→u→v→zにより囲まれる矩形領域と
同じ大きさ、すなわち斜線で示す領域として設定され
る。
【0032】なお、前述したように、Nビットの符号情
報には、元々Nビットの分解能LSBに対して±0.5
LSBの誤差を含むので、図14(b)における点o→
p→q→rにより囲まれる矩形領域、点s→u→v→z
により囲まれる矩形領域に対しては、±0.5LSBの
範囲の高さが異なる矩形o→p’→q’→r又はo→
p”→q”→r、s→u’→v’→z又はs→u”→
v”→zのように設定してもよい。
【0033】図15は極値の区間がTs、2Ts、3T
s、4Ts、5Ts、6Ts、7Ts、8Ts、9Ts
の場合の各(K−N)ビットの付加符号情報を示してい
る。また、図16は極値の区間が10Ts、11Ts、
12Ts、13Ts、14Tsの場合、図17は極値の
区間が15Ts、16Tsの場合の各(K−N)ビット
の付加符号情報を示している。同様に、図22は極値の
区間がTs〜6Tsの場合、図23は極値の区間が7T
s〜13Tsの場合、図24は極値の区間が14Ts〜
16Tsの場合の各(K−N)ビットの付加符号情報を
示している。このような(K−N)ビットの付加符号情
報は、図10に示す「極値区間の波形データ発生部」4
8内のROMに予め記憶され、極値の区間長がアドレス
として印加されたときに出力される。
【0034】図8に示すビット数変換部7の入力端子6
0に印加されたサブバンドのNビットの符号情報は遅延
回路103と「信号波形の変化態様の検出部」105に
印加される。遅延回路103に印加されたNビットの符
号情報は、回路105〜108の処理時間に応じて一定
時間だけ遅延された後、加算回路104により可変遅延
部107からの(K−N)ビットの付加符号情報と加算
され、Kビットの符号情報が出力端子61を介して出力
される。
【0035】「信号波形の変化態様の検出部」105に
印加されたNビットの符号情報は、図9に詳しく示す回
路によりサブバンドのNビットのデジタル信号につい
て、信号波形の変化態様情報と間隔が検出され、(K−
N)ビット信号発生部106と遅延制御信号発生部10
8に印加される。
【0036】(K−N)ビット信号発生部106では、
サブバンドのNビットの符号情報が、時間軸上において
順次増加傾向、又は順次減少傾向を示して変化している
場合には、標本化周期Ts毎のNビットの符号情報の値
が同一の状態で続いた期間(区間)の長さ(標本化周期
Tsの数)を、隣接している区間について比較して 隣接する2つの区間の期間長がお互いに異なる場合に
は、その隣接する2つの区間の期間長の短い方の区間の
中点と、期間長が長い方において2つの区間の境界から
前記短い期間長の1/2に対応する位置を結ぶ直線を表
す(K−N)ビットの付加符号情報を発生して可変遅延
部107に出力する。
【0037】また、隣接する2つの区間の期間長が同
一の場合には、その2つの区間の各中点を結ぶ直線を表
す(K−N)ビットの付加符号情報を発生して可変遅延
部107に出力し、サブバンドのNビットの符号情報
が極値の区間に存在する場合には、図10に示す極値区
間の波形データ発生部48内のROMから(K−N)ビ
ットの付加符号情報を読み出して可変遅延部107に出
力する。
【0038】可変遅延部107では、この(K−N)ビ
ットの付加符号情報を遅延して加算回路104に印加す
る。この遅延量は遅延制御信号発生部108により、
「信号波形の変化態様の検出部」105に検出された信
号波形の変化情報、信号波形の変化態様情報、信号波形
変化の間隔情報に基づいて決定される。加算回路104
では、遅延回路103により遅延されたサブバンドのN
ビットの符号情報の最下位桁に対して、帯域分割された
(K−N)ビットの付加符号情報が加算されて、帯域分
割されたKビットの符号情報が生成される。
【0039】次に、図9に示す「信号波形の変化態様の
検出部」105について詳しく説明する。検出部105
の入力端子25にはサブバンドのNビットの符号情報が
印加され、入力端子26にはクロック信号パルスPfs
が印加される。クロック信号パルスPfsは標本化周波
数fsと同一周波数のパルスであり、処理対象の信号が
オーディオ信号の場合には例えば48kHz又は88.
2kHzが用いられる。
【0040】入力端子25に印加されたサブバンドのN
ビットの符号情報は、マグニチュード・コンパレータ1
0の入力端子AとDFF9のデータ端子Dに印加され
る。また、DFF9のクロック端子CKにはクロック信
号信号パルスPfsが印加され、DFF9のQ端子の出
力信号はマグニチュード・コンパレータ10の入力端子
Bに印加される。DFF9はクロック信号信号パルスP
fsが入力する毎に、1標本化周期Ts前のサブバンド
のNビットの符号情報をマグニチュード・コンパレータ
10の入力端子Bに出力する。
【0041】マグニチュード・コンパレータ10は3つ
の出力端子(A>B)、(A=B)、(A<B)を有
し、入力信号がA>Bの場合には出力端子(A>B)の
みをH(ハイレベル)にし、他の出力端子(A=B)、
(A<B)をL(ローレベル)にする。また、入力信号
がA=Bの場合には出力端子(A=B)のみをHにして
他をLにし、入力信号がA<Bの場合には出力端子(A
<B)のみをHにして他をLにする。なお、このような
マグニチュード・コンパレータ10としては例えば74
HC85を用いることができる。
【0042】排他的論理和回路11にはマグニチュード
・コンパレータ10の2つの出力端子(A>B)、(A
<B)の各出力信号が印加され、また、出力端子(A>
B)の信号は信号波形変化態様情報の発生部52内のD
FF13のデータ端子Dと出力端子35に印加される。
排他的論理和回路11は出力端子(A>B)、(A<
B)の各出力信号の一方のみがHの時にHの信号を出力
する。ここで、出力端子(A>B)、(A<B)の各出
力信号が同時にHになることはあり得ないので、排他的
論理和回路11の代わりにOR回路を用いてもよい。
【0043】アンド回路12には排他的論理和回路11
の出力信号と、ゲートパルスとしてクロック信号パルス
Pfsの反転信号(Pfsバー信号)が印加され、した
がって、アンド回路12は1標本化周期Tsだけずれて
隣接している各デジタルデータの値が異なる場合に、P
fsバー信号のタイミングでクロック信号CLKを出力
する。このクロック信号CLKは信号波形変化態様情報
の発生部52内のDFF13〜15の各クロック端子C
Kと、信号波形変化の間隔情報の発生部53内のDFF
19〜21の各クロック端子CKと出力端子33に印加
される。
【0044】クロック信号CLKを図11を参照して説
明する。図11において符号イ、ロ、ハ〜オは入力端子
25に印加されるサブバンドのNビットの符号情報の信
号レベルの変化態様をアナログ的に示し、また、Pfs
1、Pfs2〜Pfs19はクロック信号パルスPfs
のタイミングを示し、Pfs1バー、Pfs2バー〜P
fs19バーはアンド回路12に印加されるPfsバー
信号をのタイミングを示している。
【0045】サブバンドのNビットの符号情報の信号レ
ベルが符号イ、ロ、ハ〜オのように変化している場合に
は、クロック信号パルスPfs1のタイミングでは信号
レベル「イ」のデジタルデータがマグニチュード・コン
パレータ10の入力端子AとDFF9のデータ端子Dに
印加される。この場合、マグニチュード・コンパレータ
10の入力端子Bに印加されるデジタルデータは不定
「?」であるので、マグニチュード・コンパレータ10
の出力も不定「?」である。
【0046】次に、クロック信号パルスPfs1のタイ
ミングより1標本化周期Ps後のクロック信号パルスP
fs2のタイミングでは、信号レベル「ロ」(>
「イ」)のデジタルデータがマグニチュード・コンパレ
ータ10の入力端子Aに印加されると共に信号レベル
「イ」が入力端子Bに印加されるので、出力端子(A>
B)のみがHとなる。したがって、出力端子(A>B)
はデジタルデータが増加傾向の場合にHとなる(図では
(>,U)と示す。)。クロック信号パルスPfs2の
タイミングでマグニチュード・コンパレータ10の出力
端子(A>B)がHになると排他的論理和回路11の出
力信号がHになり、アンド回路12はゲートパルス(P
fs2バー)が印加されたタイミングでクロック信号C
LK2を出力する。
【0047】次のクロック信号パルスPfs3のタイミ
ングでは、同一信号レベル「ロ」のデジタルデータがマ
グニチュード・コンパレータ10の入力端子A、Bに印
加されるので出力端子(A=B)のみがHとなり、その
結果、排他的論理和回路11の出力信号はクロック信号
パルスPfs2のタイミングでLとなり、その結果、ア
ンド回路12の出力信号はゲートパルス(Pfs3バ
ー)が印加されてもクロック信号CLKを出力しない。
【0048】次のクロック信号パルスPfs4のタイミ
ングでは、信号レベル「ハ」(>「ロ」)のデジタルデ
ータがマグニチュード・コンパレータ10の入力端子A
に印加されるとともに信号レベル「ロ」が入力端子Bに
印加されるので、出力端子(A>B)のみがHとなり、
排他的論理和回路11の出力信号がHになり、アンド回
路12はゲートパルス(Pfs4バー)が印加されたタ
イミングでクロック信号CLK3を出力する。
【0049】次のクロック信号パルスPfs5のタイミ
ングでは、同一信号レベル「ハ」のデジタルデータがマ
グニチュード・コンパレータ10の入力端子A、Bに印
加されるので出力端子(A=B)のみがHとなり、その
結果、排他的論理和回路11の出力信号はクロック信号
パルスPfs5のタイミングでLとなり、その結果、ア
ンド回路12の出力信号はゲートパルス(Pfs5バ
ー)が印加されてもクロック信号CLKを出力しない。
【0050】次のクロック信号パルスPfs6のタイミ
ングでは、信号レベル「ニ」(>「ハ」)のデジタルデ
ータがマグニチュード・コンパレータ10の入力端子A
に印加されるとともに信号レベル「ハ」が入力端子Bに
印加されるので、出力端子(A>B)のみがHとなり、
排他的論理和回路11の出力信号がHになり、アンド回
路12はゲートパルス(Pfs6バー)が印加されたタ
イミングでクロック信号CLK4を出力する。
【0051】次のクロック信号パルスPfs7のタイミ
ングでは、信号レベル「ホ」(<「ニ」のデジタルデー
タがマグニチュード・コンパレータ10の入力端子Aに
印加されるとともに信号レベル「ニ」が入力端子Bに印
加されるので、出力端子(A<B)のみがHになる。し
たがって、出力端子(A<B)はデジタルデータが減少
傾向の場合にHとなる(図では(<,D)と示す。)。
この場合、排他的論理和回路11の出力信号がクロック
信号パルスPfs7のタイミングでHになり、アンド回
路12はゲートパルス(Pfs7バー)が印加されたタ
イミングでクロック信号CLK5を出力する。
【0052】以下のクロック信号パルスPfs8〜Pf
s19のタイミングにおける動作は同様であるのでその
説明を省略するが、これまでの説明から明らかなよう
に、標本化周期Ts毎に印加されるクロック信号パルス
Pfsi(i=1,2〜)のタイミングにおいてマグニ
チュード・コンパレータ10の出力端子(A>B)又は
(A<B)がHになるのは、Nビットのデジタルデータ
が増加傾向又は減少傾向の時のみである。そして、アン
ド回路12からクロック信号CLKi(i=1,2〜)
が出力されるのも同様に、Nビットのデジタルデータが
増加傾向又は減少傾向のときのみである。
【0053】信号波形変化態様情報の発生部52内のD
FF13〜15は、各クロック端子CKにクロック信号
CLKが印加される毎にデータ端子Dのデータ(上記A
>B)を読み込み、また、信号波形変化の間隔情報の発
生部53内のDFF19〜21は、各クロック端子CK
にクロック信号CLKが印加される毎にデータ端子Dの
データ(アドレスカウンタ18の出力データ)を読み込
む。ここで、クロック信号CLKi(i=1,2〜)の
タイミングにおけるマグニチュード・コンパレータ10
の出力信号(A>B)がH状態か又はL状態かは、クロ
ック信号CLKi(i=1,2〜)のタイミングにおけ
るNビットのデジタルデータが時間軸上で増加傾向にあ
るか又は減少傾向にあるかにより定まり、出力信号(A
>B)は増加傾向の場合にH状態であり、減少傾向の場
合にL状態である。
【0054】図11及び図12を参照して説明すると、
クロック信号CLKi(i=1,2〜)のタイミングに
おけるNビットのデジタルデータが時間軸上で増加傾向
であって、クロック信号パルスPfsi(i=1,2
〜)のタイミングにおいて、Hの信号(A>B)が信号
波形変化態様情報の発生部52内のDFF13に取り込
まれるタイミングは、図11及び図12に示すようにク
ロック信号CLKiの番号iが2〜4、12〜14、1
7、18、21〜27の各タイミングである。
【0055】また、クロック信号CLKiの発生タイミ
ングにおけるデジタルデータが時間軸上で減少傾向であ
って、クロック信号パルスPfsi(i=1,2〜)の
タイミングにおいて、Lの信号(A>B)が信号波形変
化態様情報の発生部52内のDFF13に取り込まれる
タイミングは、図11及び図12に示すようにクロック
信号CLKiの番号iが5〜11、15、16、19、
20の各タイミングである。
【0056】このようにクロック信号CLKi毎に信号
波形変化態様情報の発生部52内のDFF13〜15に
取り込まれる信号(A>B)は、図12において「DF
F13の入力」、「DFF13の出力」、「DFF14
の出力」、「DFF15の出力」として示されている。
なお、「U」はH状態を、「D」はL状態を示してい
る。
【0057】図9を参照すると、「DFF13の出力」
と「DFF14の出力」は排他的論理和回路16に印加
され、「DFF14の出力」と「DFF15の出力」は
排他的論理和回路17に印加されている。また、「排他
的論理和回路16の出力」と「排他的論理和回路17の
出力」は図12に示され、この場合、「1」はH状態
を、「0」はL状態を示している。また、図12におい
て「信号波形の極値の位置」の欄に示されている
「ニ」、「ル」、「カ」、「タ」、「ソ」、「ネ」は、
処理対象のNビットデータに対応している。
【0058】ここで、図12に示すように「イ」〜
「オ」のNビットデータの内、極値の区間のNビットデ
ータは、「排他的論理和回路16の出力」が「1」にな
ったときのクロック信号CLKiの番号iより「2」だ
け少ない番号i−2のクロック信号CLKiによりDF
F13に取り込まれていることが判る。なお、代わり
に、極値の区間のNビットデータは、「排他的論理和回
路17の出力」が「1」になった時のクロック信号CL
Kiの番号iより「3」だけ少ない番号i−3のクロッ
ク信号CLKiによりDFF13に取り込むようにして
もよい。これにより、排他的論理和回路16、17の出
力信号は、図8に示す(K−N)ビット信号発生部10
6と遅延制御信号発生部108の「極値の位置情報」と
して使用することができる(図9の出力端子33、3
2)。
【0059】図9において、信号波形変化の間隔情報の
発生部53内のアドレスカウンタ18は、標本化周期T
sを有するクロック信号パルスPfsをカウントしてア
ドレス値を順次DFF19〜21のデータ端子に供給し
ている。したがって、DFF19〜21は順次、クロッ
ク端子CKに印加されるクロック信号CLKi毎にアド
レスカウンタ18の出力値(アドレス値)を読み込み、
したがって、アドレスカウンタ18の出力値(アドレス
値)はクロック信号CLKi毎にDFF19→DFF2
0→DFF21に移される。DFF19〜21の各出力
信号はそれぞれ出力端子27、30、31を介して図8
に示す(K−N)ビット信号発生部106と遅延制御信
号発生部108に出力され、また、DFF19、20の
各出力信号は減算器22に、DFF20、21の各出力
信号は減算器23に印加される。
【0060】ここで、減算器22、23の各出力値N
1、N2は、時間軸上で隣接するクロック信号CLK間
におけるアドレス値の差であるが、前述したようにアド
レスカウンタ18が標本化周期Tsを有するクロック信
号パルスPfsをカウントしているので、出力値N1、
N2は、時間軸上で隣接するクロック信号CLK間の間
隔が標本化周期Tsの何倍であるかを表している。この
出力値N1、N2は比較器24に印加されるとともに、
ぞれぞれ出力端子28、36を介して図8に示す(K−
N)ビット信号発生部106と遅延制御信号発生部10
8に出力される。比較器24は入力値N1、N2を比較
して小さい方の値Nsを出力端子29を介して図8に示
す(K−N)ビット信号発生部106と遅延制御信号発
生部108に出力する。
【0061】
【表1】次に、図10を参照して(K−N)ビット信号
発生部106を詳しく説明する。先ず、入力端子37〜
46には図9に示す出力端子27〜36からの信号が印
加され、その対応関係は 出力端子27→入力端子43 〃 28→ 〃 37 〃 29→ 〃 39 〃 30→ 〃 44 〃 31→ 〃 45 〃 32→ 〃 46 〃 33→ 〃 38 〃 34→ 〃 41 〃 35→ 〃 40 〃 36→ 〃 42 である。
【0062】極値区間の波形データ発生部48は、図1
4(b)及び図15〜図17を参照して説明したように
Nビットデータにおける極値の区間の期間長に応じて矩
形の面積と同じになるような(K−N)ビットの付加符
号情報が予め記憶されたROMを有する。そして、発生
部48は図9の減算器22から入力端子37を介して入
力する数値N1をアドレスとして、図9の排他的論理和
回路16から入力端子38を介して入力する極値区間の
期間に応じた(K−N)ビットの付加符号情報をセレク
タ57に出力する。
【0063】すなわち、極値区間であることを示す信号
が「1」である場合には、数値N1は標本化周期Tsの
何倍であるかを示しているのでアドレスとして用いるこ
とにより、例えば図15〜図17に示すように極値区間
の期間長毎に所定の極値区間の波形データを予めROM
に記憶して読み出すことができる。例えば図18(b)
に示すような極値区間N1=Ts・k(k=1,2〜)
のNビットの入力データに対して図18(c)に示すよ
うな(K−N)ビットの付加符号情報を生成することが
できる。ここで、セレクタ57に対して、極値区間であ
ることを示す信号「1」が印加されている場合には、こ
の(K−N)ビットの付加符号情報はセレクタ57、O
R回路59、出力端子47を介して図8に示す可変遅延
部107に印加される。
【0064】「Nビットの1LSB/Nsの演算を行う
演算部」49は、Nビットデータにおける1LSBの値
を被除数として、図9に示す「信号波形変化の間隔情報
の発生部」53内の比較器24、出力端子29から入力
端子39を介して入力する数値Ns、すなわち隣接する
2つの区間の短い方の期間長(期間長が同一の場合には
一方の期間長)を標本化周期Tsを単位として表した数
値Nsを除数として割り算を行う。そして、演算部49
は演算結果(1LSB/Ns)と数値Nsを「極値区間
以外の波形データ発生部」54に対して供給する。
【0065】「極値区間以外の波形データ発生部」54
には、図9に示すマグニチュード・コンパレータ10、
出力端子35から入力端子40を介して入力する信号
(A>B)(すなわち増加傾向の場合に「1」、減少傾
向の場合に「0」)に基づいて、処理対象のNビットデ
ータが時間軸上で増加傾向又は減少傾向を示す場合に、
標本化周期Ts毎のNビットデータが同一の値で続いた
期間の長さが、隣接する2つの区間において異なると
き、又は同一のときであって、かつ隣接する2つの区間
が極値の区間を含まないときに、図14(a)、図21
において説明したような(K−N)ビットの付加符号情
報を発生する。
【0066】図19及び図26は、「増加傾向」の場合
の元の帯域分割Nビットの符号情報の波形K1→K2→
K3→K4→K5→K6→K7→K8と、その(K−
N)ビットの波形データの一例を示している。なお、2
LSB以上の増加であっても、1LSBについての増加
を抽出しているので、1LSBの増加と同じである。図
19(a)及び図26(a)に示す例では、信号レベル
「ク」の区間は数値N1の期間長であり、この区間に隣
接する信号レベル「ヤ」の区間は数値N2の期間長であ
ってN1>N2の関係にある。この場合には、「極値区
間以外の波形データ発生部」54に対して供給される数
値はN2であり、数値N2(Ns)は16(1標本化周
期Tsにおけるクロック信号パルスPfsが16個)で
ある。
【0067】また、「ク」の区間と「ヤ」の区間の境界
位置βは、図9に示すDFF19、出力端子27から入
力端子43を介して制御回路55に印加されるアドレス
値により示され、さらに、「ク」の区間の始点位置α
は、図9に示すDFF21、出力端子31から入力端子
45を介して制御回路55に印加されるアドレス値によ
り示される。「極値区間以外の波形データ発生部」54
はメモリや演算回路等を備え、境界位置βを中心として
区間「ク」のNs/2の位置「0」から区間「ヤ」のN
s/2の位置「16」までの「0」〜「16」の各位置
に対して次のような値の付加符号情報を発生する。
【0068】
【表2】先ず、区間「ク」における位置「0」の付加符
号情報は「0」とする。区間「ク」における位置「1」
〜「7」の付加符号情報はそれぞれ次の通りである。 位置「1」= (Nビットの1LSB)/Ns(=N
2) 位置「2」=2×(Nビットの1LSB)/Ns(=N
2) 位置「3」=3×(Nビットの1LSB)/Ns(=N
2) 位置「4」=4×(Nビットの1LSB)/Ns(=N
2) 位置「5」=5×(Nビットの1LSB)/Ns(=N
2) 位置「6」=6×(Nビットの1LSB)/Ns(=N
2) 位置「7」=7×(Nビットの1LSB)/Ns(=N
2)
【0069】
【表3】境界位置β(位置「8」)と位置「9」〜「1
6」の付加符号情報はそれぞれ次の通りである。 位置「8」 = 8×(Nビットの1LSB)/Ns
(=N2)−Nビットの1LSB 位置「9」 = 9×(Nビットの1LSB)/Ns
(=N2)−Nビットの1LSB 位置「10」=10×(Nビットの1LSB)/Ns
(=N2)−Nビットの1LSB 位置「11」=11×(Nビットの1LSB)/Ns
(=N2)−Nビットの1LSB 位置「12」=12×(Nビットの1LSB)/Ns
(=N2)−Nビットの1LSB 位置「13」=13×(Nビットの1LSB)/Ns
(=N2)−Nビットの1LSB 位置「14」=14×(Nビットの1LSB)/Ns
(=N2)−Nビットの1LSB 位置「15」=15×(Nビットの1LSB)/Ns
(=N2)−Nビットの1LSB 位置「16」=16×(Nビットの1LSB)/Ns
(=N2)−Nビットの1LSB
【0070】上記演算を行うことにより、隣接する2つ
の区間「ク」、「ヤ」における元の帯域分割Nビットの
符号情報による波形K1→K2→K3→K4→K5→K
6→K7→K8から、図19(b)及び図26(c)に
示すように位置δ(=位置K3,「0」)から位置ε
(=位置K7,「16」)までの付加符号情報が生成さ
れる。
【0071】ここで、上記説明は、(A>B)=1の信
号が供給されている場合、すなわち増加傾向の場合につ
いてであるが、(A>B)=0の信号が供給されている
場合、すなわち減少傾向の場合についても同様である。
この場合には、図19(a)及び図26(a)におい
て、「ク」の区間の信号レベルが「ヤ」の区間より1L
SBだけ低いと仮定すると、境界位置βを中心として区
間「ク」のNs/2の位置「0」から区間「ヤ」のNs
/2の位置「16」までの「0」〜「16」の各位置に
対して次のような値の付加符号情報を発生する。
【0072】
【表4】 位置「0」=16×(Nビットの1LSB)/Ns(=
N2)−Nビットの1LSB 位置「1」=15×(Nビットの1LSB)/Ns(=
N2)−Nビットの1LSB 位置「2」=14×(Nビットの1LSB)/Ns(=
N2)−Nビットの1LSB 位置「3」=13×(Nビットの1LSB)/Ns(=
N2)−Nビットの1LSB 位置「4」=12×(Nビットの1LSB)/Ns(=
N2)−Nビットの1LSB 位置「5」=11×(Nビットの1LSB)/Ns(=
N2)−Nビットの1LSB 位置「6」=10×(Nビットの1LSB)/Ns(=
N2)−Nビットの1LSB 位置「7」= 9×(Nビットの1LSB)/Ns(=
N2)−Nビットの1LSB
【0073】
【表5】境界位置β(位置「8」)と位置「9」〜「1
6」の付加符号情報はそれぞれ次の通りである。 位置「8」 =8×(Nビットの1LSB)/Ns(=
N2) 位置「9」 =7×(Nビットの1LSB)/Ns(=
N2) 位置「10」=6×(Nビットの1LSB)/Ns(=
N2) 位置「11」=5×(Nビットの1LSB)/Ns(=
N2) 位置「12」=4×(Nビットの1LSB)/Ns(=
N2) 位置「13」=3×(Nビットの1LSB)/Ns(=
N2) 位置「14」=2×(Nビットの1LSB)/Ns(=
N2) 位置「15」=1×(Nビットの1LSB)/Ns(=
N2) 位置「16」=0
【0074】「極値区間以外の波形データ発生部」54
は上記演算を行った(K−N)ビットの付加符号情報を
メモリに記憶した後、制御回路55の制御に基づいてメ
モリから読み出してセレクタ58に出力する。そして、
セレクタ58には図9の排他的論理和回路16から入力
端子38を介して入力する極値区間の信号がインバータ
56を介して選択信号として印加されているので、極値
区間でない場合に(K−N)ビットの付加符号情報がセ
レクタ58、OR回路59、出力端子47を介して図8
に示す可変遅延部107に印加される。
【0075】可変遅延部107は遅延回路103により
一定の時間だけ遅延されたNビットの符号情報の最下位
桁に対して、上記(K−N)ビットの付加符号情報が連
続して加算されるように遅延して加算回路104に出力
する。可変遅延部107は例えばRAMで構成され、書
き込みタイミングと読み出しタイミングが遅延制御信号
発生部108により制御される。
【0076】図20は、入力端子60に印加されたサブ
バンドのNビットの符号情報Sに対して遅延回路103
により一定の時間だけ遅延された符号情報Sdと、符号
情報Sに基づいて「信号波形の変化態様の検出部」10
5及び(K−N)ビット信号発生部106が発生して可
変遅延部107により遅延された(K−N)ビットの符
号情報Saの加算タイミングを示している。なお、図2
0の中央及び図26(b)に示す階段状の波形Sa’
は、図20及び図26において説明したように、隣接す
る2区間の境界位置から一方の区間と対応させて発生さ
せるべき付加符号情報を得る際に、Nビットの1LSB
を減算する以前のSaの算出値を示している。
【0077】次に、Nビットの符号情報の最下位桁に対
して(K−N)ビットの付加符号情報が連続して加算さ
れるように制御する遅延制御信号発生部108の動作を
説明する。遅延制御信号発生部108に対しては「信号
波形の変化態様の検出部」105から出力端子34から
のクロック信号CLKと、出力端子29からのアドレス
値Nsと、出力端子30からの境界位置のアドレス値
と、出力端子28からの極値区間の期間長と、出力端子
33からの極値区間を示す情報と、出力端子31からの
区間の始端位置のアドレス値とクロック信号Pfs等が
印加される。遅延制御信号発生部108はこれら情報を
用いて、隣接する2つの区間の境界位置又は極値区間の
始端位置から標本化周期Tsずつ離れた位置に存在する
(K−N)ビットの付加符号情報に対して与える遅延時
間を算出し、可変遅延部107に印加する。
【0078】
【発明の効果】以上説明したように本発明によれば、ノ
イズシェーピング処理により量子化ノイズが低減した低
域帯域とノイズシェーピング処理されず且つビット数を
増加させた高域帯域を合成するようにしたので、ノイズ
シェーピング処理する場合に高域のノイズレベルの増加
を防止して全帯域において良好な量子化ノイズを実現す
ることができる。
【図面の簡単な説明】
【図1】本発明に係る符号情報処理装置の一実施形態を
示すブロック図である。
【図2】図1のノイズシェーピング回路の処理を説明す
るための等価回路図である。
【図3】図1及び図2のノイズシェーピング回路の特性
を示すグラフである。
【図4】図1のローパスフィルタ及びハイパスフィルタ
の特性と、ローパスフィルタとビット数変換部の出力信
号を加算した場合の特性を示すグラフである。
【図5】図1及び図2のノイズシェーピング回路の変形
例の処理を説明するための等価回路図である。
【図6】第2の例の符号情報処理装置の実施形態を示す
ブロック図である。
【図7】図6の低域側QMF分割部により分割された低
域側サブバンドと高域側QMF分割部により分割されて
ビット数変換部によりビット数が増加した高域側サブバ
ンドを合成した場合の特性を示すグラフである。
【図8】図1のビット数変換部を詳しく示すブロック図
である。
【図9】図8の信号波形の変化態様の検出部を詳しく示
すブロック図である。
【図10】図8の(K−N)ビット信号発生部を詳しく
示すブロック図である。
【図11】図8のビット数変換部の主要信号を示すタイ
ミングチャートである。
【図12】図8のビット数変換部の主要信号を示す説明
図である。
【図13】Nビットのデジタルデータの量子化誤差を示
す説明図である。
【図14】Nビットのデジタルデータに対する(K−
N)ビットの付加符号情報を示す説明図(a)及び極値
を有する区間が1標本化周期の場合の(K−N)ビット
の付加符号情報を示す説明図(b)である。
【図15】極値を有する区間が1〜9標本化周期の場合
の(K−N)ビットの付加符号情報を示す説明図であ
る。
【図16】極値を有する区間が10〜14標本化周期の
場合の(K−N)ビットの付加符号情報を示す説明図で
ある。
【図17】極値を有する区間が15、16標本化周期の
場合の(K−N)ビットの付加符号情報を示す説明図で
ある。
【図18】極値を有する区間におけるNビットのデジタ
ルデータと(K−N)ビットの付加符号情報の面積を示
す説明図である。
【図19】(K−N)ビットの付加符号情報の算出方法
を示す説明図である。
【図20】Nビットのデジタルデータと(K−N)ビッ
トの付加符号情報の加算タイミングを示す説明図であ
る。
【図21】Nビットのデジタルデータに対する(K−
N)ビットの付加符号情報を示す説明図である。
【図22】極値を有する区間が1〜6標本化周期の場合
の(K−N)ビットの付加符号情報を示す説明図であ
る。
【図23】極値を有する区間が7〜13標本化周期の場
合の(K−N)ビットの付加符号情報を示す説明図であ
る。
【図24】極値を有する区間が14〜16標本化周期の
場合の(K−N)ビットの付加符号情報を示す説明図で
ある。
【図25】極値を有する区間におけるNビットのデジタ
ルデータと(K−N)ビットの付加符号情報の面積を示
す説明図である。
【図26】(K−N)ビットの付加符号情報の算出方法
を示す説明図である。
【図27】ノイズシェーピングしない場合とノイズシェ
ーピングした場合の各量子化ノイズを示すグラフであ
る。
【図28】オーディオ信号の等ラウドネス曲線を示すグ
ラフである。
【符号の説明】
2 ノイズシェーピング回路(ノイズシェーピング手
段) 3 ローパスフィルタ(LPF) 4 ハイパスフィルタ(HPF) 5 加算器(合成手段) 3a,4a QMF分割部 5a QMF合成部 7 ビット数変換部(ビット数増加手段)
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H03H 17/02 641 9274−5J H03H 17/02 641N H03M 1/08 H03M 1/08 Z 7/30 9382−5K 7/30 A

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 符号情報をノイズシェーピング処理して
    量子化ノイズを低減するノイズシェーピング手段と、 前記ノイズシェーピング手段により処理された信号の
    内、ノイズシェーピング処理により量子化ノイズが低減
    した低域帯域を通過させるローパスフィルタと、 前記符号情報の内、前記ローパスフィルタが通過しない
    高域帯域を通過させるハイパスフィルタと、 前記ハイパスフィルタを通過した帯域の信号のビット数
    を増加するビット数増加手段と、 前記ローパスフィルタを通過した帯域の信号と前記ビッ
    ト数増加手段によりビット数が増加した信号を合成する
    合成手段とを、 有する符号情報処理装置。
  2. 【請求項2】 前記ローパスフィルタとハイパスフィル
    タはそれぞれ各入力信号をサブバンドに分割する第1、
    第2のQMF分割部であり、前記合成手段は前記第1の
    QMF分割部により分割されたサブバンドの内、ノイズ
    シェーピング処理により量子化ノイズが低減した低域の
    サブバンドと、前記第2のQMF分割部により分割され
    たサブバンドの内、前記ビット数増加手段によりビット
    数が増加した他の高域のサブバンドを合成することを特
    徴とする請求項1記載の符号情報処理装置。
  3. 【請求項3】 前記符号情報はオーディオ信号であっ
    て、前記ノイズシェーピング手段は、聴感特性に応じた
    周波数特性を有することを特徴とする請求項1又は2記
    載の符号情報処理装置。
JP8028608A 1996-01-23 1996-01-23 符号情報処理装置 Withdrawn JPH09200057A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8028608A JPH09200057A (ja) 1996-01-23 1996-01-23 符号情報処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8028608A JPH09200057A (ja) 1996-01-23 1996-01-23 符号情報処理装置

Publications (1)

Publication Number Publication Date
JPH09200057A true JPH09200057A (ja) 1997-07-31

Family

ID=12253296

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8028608A Withdrawn JPH09200057A (ja) 1996-01-23 1996-01-23 符号情報処理装置

Country Status (1)

Country Link
JP (1) JPH09200057A (ja)

Similar Documents

Publication Publication Date Title
US5592165A (en) Method and apparatus for an oversampled digital to analog convertor
US5566101A (en) Method and apparatus for a finite impulse response filter processor
KR20060004695A (ko) 오디오 신호의 대역을 확장하기 위한 방법 및 장치
JP2010020356A (ja) オーディオ信号帯域拡張装置
US5903482A (en) Sampling frequency converting system and a method thereof
US7224294B2 (en) Compressing device and method, decompressing device and method, compressing/decompressing system, program, record medium
JPH0773186B2 (ja) ディジタルアナログ変換装置
JP3312538B2 (ja) 音響信号処理装置
JPH09200057A (ja) 符号情報処理装置
JP4952239B2 (ja) D級増幅器
JP3297792B2 (ja) 信号伸張装置及び方法
JP3336823B2 (ja) 音響信号処理装置
JP3312539B2 (ja) 音響信号処理装置
JP3036045B2 (ja) D/a変換装置
JP2752284B2 (ja) ビット圧縮回路
JP3097324B2 (ja) デジタル音響データ出力装置
JPH1011898A (ja) ディジタル録音装置
JP3350801B2 (ja) オーバーサンプリング型d/a変換装置
JPH09146592A (ja) 符号情報処理装置
JP3158999B2 (ja) 情報信号処理装置
JPH07297716A (ja) Da変換器
JP3033158B2 (ja) デイジタル信号符号化装置
JPH0360223A (ja) デジタル・アナログ変換器
JPH05276035A (ja) デジタル/アナログ変換器
JPH04150416A (ja) ディジタル・アナログ変換器

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20030401