JPH09212123A - 表示制御方法及び装置 - Google Patents
表示制御方法及び装置Info
- Publication number
- JPH09212123A JPH09212123A JP1760896A JP1760896A JPH09212123A JP H09212123 A JPH09212123 A JP H09212123A JP 1760896 A JP1760896 A JP 1760896A JP 1760896 A JP1760896 A JP 1760896A JP H09212123 A JPH09212123 A JP H09212123A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- display
- output
- input
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】
【課題】回路規模の増大と回路構成の複雑化を伴うこと
なしに、所定番目の画素データを表示装置上の所定位置
に表示することを可能とする。 【解決手段】画像信号と同期信号を含む映像信号に基づ
いて複数画素を並列的に処理し、表示を行う表示制御装
置において、水平同期信号と表示装置の表示解像度に基
づいて当該画像信号をサンプリングするためのドットク
ロックｃｓ１.０３が生成され、ドットクロックに同期
して画像信号がサンプリングされ、画素データが獲得さ
れる。分周クロックｃｓ１.０４は、ドットクロックを
分周して得られるクロックであり、これに同期して該分
周クロックの１周期内にサンプリングされた複数の画素
データが複数の信号線群ｓ１.０３Ａ、Ｂに出力され
る。ここで、分周クロックのリセット期間を調節するこ
とでＣａｓｅ２のように第１ピクセルのデータＰ０を所
定の信号線群ｓ１.０３−Ａにのせることができる。
なしに、所定番目の画素データを表示装置上の所定位置
に表示することを可能とする。 【解決手段】画像信号と同期信号を含む映像信号に基づ
いて複数画素を並列的に処理し、表示を行う表示制御装
置において、水平同期信号と表示装置の表示解像度に基
づいて当該画像信号をサンプリングするためのドットク
ロックｃｓ１.０３が生成され、ドットクロックに同期
して画像信号がサンプリングされ、画素データが獲得さ
れる。分周クロックｃｓ１.０４は、ドットクロックを
分周して得られるクロックであり、これに同期して該分
周クロックの１周期内にサンプリングされた複数の画素
データが複数の信号線群ｓ１.０３Ａ、Ｂに出力され
る。ここで、分周クロックのリセット期間を調節するこ
とでＣａｓｅ２のように第１ピクセルのデータＰ０を所
定の信号線群ｓ１.０３−Ａにのせることができる。
Description
【０００１】
【発明の属する技術分野】本発明は、表示制御方法及び
装置に関し、特にメモリ性を有するディスプレイの表示
制御に好適な表示制御方法及び装置に関する。
装置に関し、特にメモリ性を有するディスプレイの表示
制御に好適な表示制御方法及び装置に関する。
【０００２】
【従来の技術】近年、パーソナル・コンピュータは、科
学技術データ処理ばかりでなく、ＣＡＤやデザインなど
グラフィック表示を必要とする用途に幅広く普及するよ
うになってきた。それに伴い、コンピュータ・ディスプ
レイのグラフィック表示の画質の向上・高品位化が求め
られている。このような要望を満たす方法として、
（１）表示解像度を大きくする、（２）フレーム（フィ
ールド）周波数を高くする、などがある。（１）の手法
により、きめ細かい画像が得られ、（２）の手法によ
り、ちらつきの少ない表示が可能となる。
学技術データ処理ばかりでなく、ＣＡＤやデザインなど
グラフィック表示を必要とする用途に幅広く普及するよ
うになってきた。それに伴い、コンピュータ・ディスプ
レイのグラフィック表示の画質の向上・高品位化が求め
られている。このような要望を満たす方法として、
（１）表示解像度を大きくする、（２）フレーム（フィ
ールド）周波数を高くする、などがある。（１）の手法
により、きめ細かい画像が得られ、（２）の手法によ
り、ちらつきの少ない表示が可能となる。
【０００３】そのため、パーソナルコンピュータでは、
以前主流だった６４０×４８０の解像度のＶＧＡモード
に加え、８００×６００，１０２４×７６８、更には１
２８０×１０２４の高解像度なＳＶＧＡモードも表示で
きるディスプレイが一般的になりつつあり、しかも垂直
同期周波数が６０Ｈｚから７０Ｈｚへと高くなる傾向に
ある。このように、パーソナル・コンピュータの表示能
力は、ワークステーションのそれと遜色ないほど向上し
つつある。
以前主流だった６４０×４８０の解像度のＶＧＡモード
に加え、８００×６００，１０２４×７６８、更には１
２８０×１０２４の高解像度なＳＶＧＡモードも表示で
きるディスプレイが一般的になりつつあり、しかも垂直
同期周波数が６０Ｈｚから７０Ｈｚへと高くなる傾向に
ある。このように、パーソナル・コンピュータの表示能
力は、ワークステーションのそれと遜色ないほど向上し
つつある。
【０００４】一方、ディスプレイ・デバイス・テクノロ
ジーとして、液晶等を用いたフラット・パネル・ディス
プレイが近年注目を集めている。フラット・パネル・デ
ィスプレイはラップトップ・コンピュータやノートブッ
ク・コンピュータはもとよりデスクトップ・コンピュー
タ用のモニタとしても、そのコンパクト性や電磁波の放
出が極めて低いことなどから、これまでのＣＲＴに代わ
って今後広く用いられるようになると予想される。
ジーとして、液晶等を用いたフラット・パネル・ディス
プレイが近年注目を集めている。フラット・パネル・デ
ィスプレイはラップトップ・コンピュータやノートブッ
ク・コンピュータはもとよりデスクトップ・コンピュー
タ用のモニタとしても、そのコンパクト性や電磁波の放
出が極めて低いことなどから、これまでのＣＲＴに代わ
って今後広く用いられるようになると予想される。
【０００５】そのようなフラット・パネル・ディスプレ
イの一つとして強誘電性液晶（ＦＬＣ）を用いたドット
マトリクスタイプのディスプレイ（以下、ＦＬＣＤを略
す）が実用化されている。ＦＬＣはメモリ性と呼ばれる
性質（スイッチングに必要な電界を取り去っても液晶の
ＯＮ／ＯＦＦ状態が保たれるという性質）をもってお
り、これを活かすことで従来の液晶技術では非常に困難
であった大画面フラット・ディスプレイを実現すること
ができる。すなわち、表示すべき画像データに変化のあ
ったラインを選択してディスプレイ上に優先的に走査す
るという部分書換走査を用いれば、画面の効率的なリフ
レッシュ動作を行うことが可能になり、ディスプレイの
大型／高精細化に伴う表示ラインの増加によってフレー
ム全面書き換えの周波数（以降、簡単のため単にフレー
ム周波数と呼ぶ）の上限が低下傾向に陥ったとしても、
コンピュータ画面としては十分な応答速度を実現できる
のである。
イの一つとして強誘電性液晶（ＦＬＣ）を用いたドット
マトリクスタイプのディスプレイ（以下、ＦＬＣＤを略
す）が実用化されている。ＦＬＣはメモリ性と呼ばれる
性質（スイッチングに必要な電界を取り去っても液晶の
ＯＮ／ＯＦＦ状態が保たれるという性質）をもってお
り、これを活かすことで従来の液晶技術では非常に困難
であった大画面フラット・ディスプレイを実現すること
ができる。すなわち、表示すべき画像データに変化のあ
ったラインを選択してディスプレイ上に優先的に走査す
るという部分書換走査を用いれば、画面の効率的なリフ
レッシュ動作を行うことが可能になり、ディスプレイの
大型／高精細化に伴う表示ラインの増加によってフレー
ム全面書き換えの周波数（以降、簡単のため単にフレー
ム周波数と呼ぶ）の上限が低下傾向に陥ったとしても、
コンピュータ画面としては十分な応答速度を実現できる
のである。
【０００６】現在のＦＬＣＤの技術では、ディスプレイ
の各画素はＯＮ状態かＯＦＦ状態のいずれかの状態しか
とり得ないため、基本的には二値ディスプレイとなる。
そのため、より多くの表示色数を得るためには、（１）
画素分割を行い、サブピクセルの組み合わせによる面積
階調を行う、（２）「ディザ法」、「誤差拡散法」など
のディジタル中間調処理を行って擬似中間調表現を行
う、といった方法を個別にあるいは組み合わせてとる必
要がある。リアルタイムに表示の変化するディスプレイ
の場合、サブピクセルの駆動やディジタル中間調処理も
それに匹敵する高速処理スピードが要求される。
の各画素はＯＮ状態かＯＦＦ状態のいずれかの状態しか
とり得ないため、基本的には二値ディスプレイとなる。
そのため、より多くの表示色数を得るためには、（１）
画素分割を行い、サブピクセルの組み合わせによる面積
階調を行う、（２）「ディザ法」、「誤差拡散法」など
のディジタル中間調処理を行って擬似中間調表現を行
う、といった方法を個別にあるいは組み合わせてとる必
要がある。リアルタイムに表示の変化するディスプレイ
の場合、サブピクセルの駆動やディジタル中間調処理も
それに匹敵する高速処理スピードが要求される。
【０００７】このように、表示画質の向上・高品位化が
行われているコンピュータのアナログビデオ信号をリア
ルタイムにＡ／Ｄ変換して中間調処理等の画像処理を施
すには、高度な半導体技術を用いてこれらの高速処理を
ＬＳＩ化する必要がある。そのために、パイプライン制
御を用いることが行われており、例えば表示制御用ＬＳ
Ｉに組み込まれている。
行われているコンピュータのアナログビデオ信号をリア
ルタイムにＡ／Ｄ変換して中間調処理等の画像処理を施
すには、高度な半導体技術を用いてこれらの高速処理を
ＬＳＩ化する必要がある。そのために、パイプライン制
御を用いることが行われており、例えば表示制御用ＬＳ
Ｉに組み込まれている。
【０００８】
【発明が解決しようとする課題】しかしながら、前述の
方法によってＦＬＣＤ上に画像を表示すると、第１番目
の画像データの入力タイミングによって、ＦＬＣＤの左
隅上の第１ピクセルに第１番目の画像データを表示でき
ない問題が生じる。すなわち、パイプライン処理の所定
の段がＦＬＣＤの第１ピクセルの位置に表示させるべき
データを処理する場合に、当該所定の段に、第１番目の
画像データが入力されない場合である。
方法によってＦＬＣＤ上に画像を表示すると、第１番目
の画像データの入力タイミングによって、ＦＬＣＤの左
隅上の第１ピクセルに第１番目の画像データを表示でき
ない問題が生じる。すなわち、パイプライン処理の所定
の段がＦＬＣＤの第１ピクセルの位置に表示させるべき
データを処理する場合に、当該所定の段に、第１番目の
画像データが入力されない場合である。
【０００９】この問題を解決するために、パイプライン
処理の入力部、あるいは出力部で、データをスワップ処
理させることが考えられる。しかし、パイプライン処理
によって回路規模が増大しているＬＳＩに、さらにスワ
ップ処理部を追加することになり、回路規模の一層の増
大、回路構成の複雑化、高速処理と回路規模の増大によ
る発熱問題、そしてそれらに伴ってコストが増大するよ
うになり、新たな問題が生じてしまう。
処理の入力部、あるいは出力部で、データをスワップ処
理させることが考えられる。しかし、パイプライン処理
によって回路規模が増大しているＬＳＩに、さらにスワ
ップ処理部を追加することになり、回路規模の一層の増
大、回路構成の複雑化、高速処理と回路規模の増大によ
る発熱問題、そしてそれらに伴ってコストが増大するよ
うになり、新たな問題が生じてしまう。
【００１０】本発明は上記問題点に鑑みてなされたもの
であり、回路規模の増大と回路構成の複雑化を伴うこと
なしに、所定番目の画素データを表示装置上の所定位置
に表示することが可能な表示制御方法及び装置を提供す
ることを目的とする。
であり、回路規模の増大と回路構成の複雑化を伴うこと
なしに、所定番目の画素データを表示装置上の所定位置
に表示することが可能な表示制御方法及び装置を提供す
ることを目的とする。
【００１１】
【課題を解決するための手段】上記の目的を達成するた
めの本発明の表示制御装置は以下の構成を備える。即
ち、画像信号と同期信号を含む映像信号に基づいて複数
画素を並行して処理して表示を行う表示制御装置であっ
て、前記同期信号と表示装置の表示解像度に基づいて前
記画像信号をサンプリングするためのドットクロックを
生成する生成手段と、前記ドットクロックに同期して画
像信号をサンプリングし、画素データを獲得するサンプ
リング手段と、前記ドットクロックを分周して分周クロ
ックを得る分周手段と、前記分周クロックに同期して、
該分周クロックの１周期内に前記サンプリング手段でサ
ンプリングされた複数の画素データを複数の信号線群に
出力する出力手段と、前記出力手段において、所定番目
の画素データを所定の信号線群に出力する制御手段とを
備える。
めの本発明の表示制御装置は以下の構成を備える。即
ち、画像信号と同期信号を含む映像信号に基づいて複数
画素を並行して処理して表示を行う表示制御装置であっ
て、前記同期信号と表示装置の表示解像度に基づいて前
記画像信号をサンプリングするためのドットクロックを
生成する生成手段と、前記ドットクロックに同期して画
像信号をサンプリングし、画素データを獲得するサンプ
リング手段と、前記ドットクロックを分周して分周クロ
ックを得る分周手段と、前記分周クロックに同期して、
該分周クロックの１周期内に前記サンプリング手段でサ
ンプリングされた複数の画素データを複数の信号線群に
出力する出力手段と、前記出力手段において、所定番目
の画素データを所定の信号線群に出力する制御手段とを
備える。
【００１２】また好ましくは、前記制御手段は、前記分
周クロックを前記同期信号に同期して所定期間リセット
状態に保つリセット手段と、所定番目の画素データを前
記出力手段の所定の信号線群に出力すべく、前記所定期
間を設定する設定手段とを備える。分周クロックがリセ
ット状態にある期間を制御することで、所定番目の画素
データを所定の信号線群に出力するという制御を達成で
き、構成が容易となる。
周クロックを前記同期信号に同期して所定期間リセット
状態に保つリセット手段と、所定番目の画素データを前
記出力手段の所定の信号線群に出力すべく、前記所定期
間を設定する設定手段とを備える。分周クロックがリセ
ット状態にある期間を制御することで、所定番目の画素
データを所定の信号線群に出力するという制御を達成で
き、構成が容易となる。
【００１３】また、好ましくは、前記所定期間は水平同
期信号の検出からの所定期間である。水平ライン毎に第
１ピクセルを第１画素位置に表示させることが可能とな
る。
期信号の検出からの所定期間である。水平ライン毎に第
１ピクセルを第１画素位置に表示させることが可能とな
る。
【００１４】また、好ましくは、前記所定期間は、各水
平ラインの第１番目の画素データを表示装置の各水平ラ
インの第１番目の画素位置に対応する信号線群に出力す
べく、前記所定期間を設定する。
平ラインの第１番目の画素データを表示装置の各水平ラ
インの第１番目の画素位置に対応する信号線群に出力す
べく、前記所定期間を設定する。
【００１５】また、好ましくは、前記同期信号に基づい
て、入力された映像信号の種別を判定する判定手段を更
に備え、前記設定手段は、前記判定手段によって判定さ
れた種別に基づいて前記分周クロックをリセット状態に
保つべき所定期間を設定する。表示周波数や解像度の異
なる複数種類の表示モードに対して、所定番目の画素デ
ータを表示装置上の所定位置に表示することを保証する
ことが可能となるからである。
て、入力された映像信号の種別を判定する判定手段を更
に備え、前記設定手段は、前記判定手段によって判定さ
れた種別に基づいて前記分周クロックをリセット状態に
保つべき所定期間を設定する。表示周波数や解像度の異
なる複数種類の表示モードに対して、所定番目の画素デ
ータを表示装置上の所定位置に表示することを保証する
ことが可能となるからである。
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態について説明する。
施の形態について説明する。
【００１６】図１は、本実施形態に係る表示制御装置の
構成を表すブロック図である。本表示制御装置はＮＴＳ
Ｃ，ＰＡＬ，ＳＥＣＡＭ等のコンポジットビデオ信号入
力および、ＹＣ（輝度，色差）分離信号入力、そして、
ＰＣ（パソコン）、ＷＳ（ワークステーション）等のア
ナログコンピュータ入力信号を受取り、これを表示する
ことができるような装置である。
構成を表すブロック図である。本表示制御装置はＮＴＳ
Ｃ，ＰＡＬ，ＳＥＣＡＭ等のコンポジットビデオ信号入
力および、ＹＣ（輝度，色差）分離信号入力、そして、
ＰＣ（パソコン）、ＷＳ（ワークステーション）等のア
ナログコンピュータ入力信号を受取り、これを表示する
ことができるような装置である。
【００１７】１.１は、ＰＣ（パソコン）、ＷＳ（ワー
クステーション）等ホストコンピュータから出力される
アナログ画像信号の処理ブロックである。アナログ画像
信号処理ブロック１.１は、同期信号分離部１.０１、同
期信号測定部１.０２、Ａ／Ｄ変換部１.０３、クロック
発生部１.０４、補間部１.０５、ＯＳＤ切換部１.０６
からなる。
クステーション）等ホストコンピュータから出力される
アナログ画像信号の処理ブロックである。アナログ画像
信号処理ブロック１.１は、同期信号分離部１.０１、同
期信号測定部１.０２、Ａ／Ｄ変換部１.０３、クロック
発生部１.０４、補間部１.０５、ＯＳＤ切換部１.０６
からなる。
【００１８】以下に、アナログ画像信号処理ブロック
１.１について、更に詳細に説明する。
１.１について、更に詳細に説明する。
【００１９】１.０１は、同期信号分離部であって、ホ
ストコンピュータ等からＲＧＢ画像信号と、コンポジッ
トシンク、セパレートシンクまたはシンクオングリーン
などの同期信号から成るビデオ信号ｓ１.０１を入力
し、これを画像信号ｓ１.０２と、同期信号に分離す
る。さらに、分離された同期信号から、負極性の水平、
並びに垂直同期信号ｃｓ１.０１と、同期信号極性信号
ｃｓ１.０２を生成する。画像信号ｓ１.０２は、後述の
Ａ／Ｄ変換部１.０３へ出力される。
ストコンピュータ等からＲＧＢ画像信号と、コンポジッ
トシンク、セパレートシンクまたはシンクオングリーン
などの同期信号から成るビデオ信号ｓ１.０１を入力
し、これを画像信号ｓ１.０２と、同期信号に分離す
る。さらに、分離された同期信号から、負極性の水平、
並びに垂直同期信号ｃｓ１.０１と、同期信号極性信号
ｃｓ１.０２を生成する。画像信号ｓ１.０２は、後述の
Ａ／Ｄ変換部１.０３へ出力される。
【００２０】同期信号ｃｓ１.０１は、後述同期信号測
定部１.０２、クロック発生部１.０４、補間部１.０
５、およびシステム制御部１.９１へ出力される。ま
た、同期信号極性信号ｃｓ１.０２は、入力された同期
信号ｓ１.０１の極性を示すものであり、同期信号測定
部１.０２、及びシステム制御部１.９１へ出力される。
定部１.０２、クロック発生部１.０４、補間部１.０
５、およびシステム制御部１.９１へ出力される。ま
た、同期信号極性信号ｃｓ１.０２は、入力された同期
信号ｓ１.０１の極性を示すものであり、同期信号測定
部１.０２、及びシステム制御部１.９１へ出力される。
【００２１】１.０２は、同期信号測定部であって、同
期信号ｃｓ１.０１、同期信号極性信号ｃｓ１.０２を入
力し、その測定結果を制御バスｃｓ１.１９を通してシ
ステム制御部１.９１へ出力する。以下に、同期信号測
定部１.０２の詳細を図２〜図４を使って説明する。図
２は、同期信号測定部１.０２の詳細な構成を表すブロ
ック図である。図３は、同期信号測定部１.０２におい
て測定結果を格納するＦＩＦＯの内容を表わす図であ
る。図４は、同期信号測定部１.０２において測定結果
を格納するレジスタの内容を表わす図である。
期信号ｃｓ１.０１、同期信号極性信号ｃｓ１.０２を入
力し、その測定結果を制御バスｃｓ１.１９を通してシ
ステム制御部１.９１へ出力する。以下に、同期信号測
定部１.０２の詳細を図２〜図４を使って説明する。図
２は、同期信号測定部１.０２の詳細な構成を表すブロ
ック図である。図３は、同期信号測定部１.０２におい
て測定結果を格納するＦＩＦＯの内容を表わす図であ
る。図４は、同期信号測定部１.０２において測定結果
を格納するレジスタの内容を表わす図である。
【００２２】図２において、２.０１は、クロックジェ
ネレータであって、水平同期信号ｃｓ２.０１（以後
「ＨＤ」に同じ）及び垂直同期信号ｃｓ２.０２（以後
「ＶＤ」に同じ）の周期測定のために、前記周期よりも
十分高い周波数で、予め決められた周波数のクロック、
ｃｓ２.０３、及びｃｓ２.０４を発生する。
ネレータであって、水平同期信号ｃｓ２.０１（以後
「ＨＤ」に同じ）及び垂直同期信号ｃｓ２.０２（以後
「ＶＤ」に同じ）の周期測定のために、前記周期よりも
十分高い周波数で、予め決められた周波数のクロック、
ｃｓ２.０３、及びｃｓ２.０４を発生する。
【００２３】２.０２は水平同期信号ｃｓ２.０１の周期
測定用カウンタであって、水平同期信号ｃｓ２.０１の
立ち下がりから次の立ち下がりまでの一周期の間、クロ
ックジェネレータ２.０１よりのクロックｃｓ２.０３を
カウントする。そして、そのカウント結果である測定カ
ウント値ＰＨＤ１は、水平同期信号ｃｓ２.０１の立ち
下がりに同期して、ＦＩＦＯ２.０５へ書き込まれる。
測定用カウンタであって、水平同期信号ｃｓ２.０１の
立ち下がりから次の立ち下がりまでの一周期の間、クロ
ックジェネレータ２.０１よりのクロックｃｓ２.０３を
カウントする。そして、そのカウント結果である測定カ
ウント値ＰＨＤ１は、水平同期信号ｃｓ２.０１の立ち
下がりに同期して、ＦＩＦＯ２.０５へ書き込まれる。
【００２４】２.０３は、水平同期信号ｃｓ２.０１のブ
ランキング時間ＴＨＤ（負極性の信号であるので、水平
同期信号ｃｓ２.０１のレベルが「０」の期間）の測定
を行うカウンタである。即ち、カウンタ２.０３は、水
平同期信号ｃｓ２.０１の立ち下がりから次の立ち上が
りまで、クロックジェネレータ２.０１よりのクロック
ｃｓ２.０３をカウントする。そして、その結果である
測定カウント値ＴＨＤは、水平同期信号ｃｓ２.０１の
立ち下がりに同期して、後述のＦＩＦＯ２.０５へ書き
込まれる。
ランキング時間ＴＨＤ（負極性の信号であるので、水平
同期信号ｃｓ２.０１のレベルが「０」の期間）の測定
を行うカウンタである。即ち、カウンタ２.０３は、水
平同期信号ｃｓ２.０１の立ち下がりから次の立ち上が
りまで、クロックジェネレータ２.０１よりのクロック
ｃｓ２.０３をカウントする。そして、その結果である
測定カウント値ＴＨＤは、水平同期信号ｃｓ２.０１の
立ち下がりに同期して、後述のＦＩＦＯ２.０５へ書き
込まれる。
【００２５】２.０４は、水平同期信号ｃｓ２.０１の周
期測定用のカウンタであって、水平同期信号ｃｓ２.０
１の立ち上がりから次の立ち上がりまでの一周期の間、
クロックジェネレータ２.０１よりのクロックｃｓ２.０
３をカウントする。そして、その結果である測定カウン
ト値ＰＨＤ２は、水平同期信号ｃｓ２.０１の立ち上が
りに同期して、後述のＦＩＦＯ２.０６へ書き込まれ
る。
期測定用のカウンタであって、水平同期信号ｃｓ２.０
１の立ち上がりから次の立ち上がりまでの一周期の間、
クロックジェネレータ２.０１よりのクロックｃｓ２.０
３をカウントする。そして、その結果である測定カウン
ト値ＰＨＤ２は、水平同期信号ｃｓ２.０１の立ち上が
りに同期して、後述のＦＩＦＯ２.０６へ書き込まれ
る。
【００２６】２.０５は、先入れ先出し型のメモリ（Ｆ
ＩＦＯ）であって、上述のＰＨＤ１及びＴＨＤの値を格
納すると共に、ＶＤのレベル（ＬＶＶＤ「１」か「０」
か）を格納する。これらのデータは、一つのＶＤ周期以
上にわたって格納され、該データは、後述２のＲ／Ｗ制
御部２.３０、制御バスｃｓ１.１９を通して読み出すこ
とができる。また、２.０６も先入れ先出し型のメモリ
（ＦＩＦＯ）であって、上述のＰＨＤ２のデータを一つ
のＶＤ周期以上にわたって格納する。該データは、後述
のＲ／Ｗ制御部２.３０を通して信号ｃｓ１.１９として
読み出すことができる。以上の結果、ＦＩＦＯ２.０
５、２.０６によるデータの格納状態は図３に示すよう
になる。
ＩＦＯ）であって、上述のＰＨＤ１及びＴＨＤの値を格
納すると共に、ＶＤのレベル（ＬＶＶＤ「１」か「０」
か）を格納する。これらのデータは、一つのＶＤ周期以
上にわたって格納され、該データは、後述２のＲ／Ｗ制
御部２.３０、制御バスｃｓ１.１９を通して読み出すこ
とができる。また、２.０６も先入れ先出し型のメモリ
（ＦＩＦＯ）であって、上述のＰＨＤ２のデータを一つ
のＶＤ周期以上にわたって格納する。該データは、後述
のＲ／Ｗ制御部２.３０を通して信号ｃｓ１.１９として
読み出すことができる。以上の結果、ＦＩＦＯ２.０
５、２.０６によるデータの格納状態は図３に示すよう
になる。
【００２７】２.１１は、垂直同期信号ＶＤ一周期中の
水平同期信号ＨＤの数を測定するためのカウンタであっ
て、垂直同期信号ｃｓ２.０２の立ち上がりから次の立
ち上がりまでの一周期の間、水平同期信号ｃｓ２.０１
をクロックとしてカウントする。その結果である測定カ
ウント値ＮＨＤは、垂直同期信号ｃｓ２.０２の立ち上
がりに同期して、後述のレジスタ２.１４内へ書き込ま
れる。
水平同期信号ＨＤの数を測定するためのカウンタであっ
て、垂直同期信号ｃｓ２.０２の立ち上がりから次の立
ち上がりまでの一周期の間、水平同期信号ｃｓ２.０１
をクロックとしてカウントする。その結果である測定カ
ウント値ＮＨＤは、垂直同期信号ｃｓ２.０２の立ち上
がりに同期して、後述のレジスタ２.１４内へ書き込ま
れる。
【００２８】２.１２は、垂直同期信号ｃｓ２.０２の周
期測定用のカウンタであって、ｃｓ２.０２垂直同期信
号の立ち上がりから次の立ち上がりまでの一周期の間、
クロックジェネレータ２.０１よりのクロックｃｓ２.０
４をカウントする。そして、その結果である測定カウン
ト値ＰＶＤは、ＶＤの立ち上がりに同期して、後述のレ
ジスタ２.１４内へ書き込まれる。
期測定用のカウンタであって、ｃｓ２.０２垂直同期信
号の立ち上がりから次の立ち上がりまでの一周期の間、
クロックジェネレータ２.０１よりのクロックｃｓ２.０
４をカウントする。そして、その結果である測定カウン
ト値ＰＶＤは、ＶＤの立ち上がりに同期して、後述のレ
ジスタ２.１４内へ書き込まれる。
【００２９】２.１３は、垂直同期信号ＶＤのブランキ
ング時間ＴＶＤ（垂直同期信号ＶＤのレベルが「０」の
期間）の測定を行うカウンタであり、垂直同期信号ｃｓ
２.０２の立ち下がりでリセットされ、そこから次の立
ち上がりまでの間クロックジェネレータ２.０１よりの
クロックｃｓ２.０４をカウントする。そして、その結
果である測定カウント値ＴＶＤは、ＶＤの立ち上がりに
同期して、後述のレジスタ２.１４内へ書き込まれる。
ング時間ＴＶＤ（垂直同期信号ＶＤのレベルが「０」の
期間）の測定を行うカウンタであり、垂直同期信号ｃｓ
２.０２の立ち下がりでリセットされ、そこから次の立
ち上がりまでの間クロックジェネレータ２.０１よりの
クロックｃｓ２.０４をカウントする。そして、その結
果である測定カウント値ＴＶＤは、ＶＤの立ち上がりに
同期して、後述のレジスタ２.１４内へ書き込まれる。
【００３０】２.１４は、レジスタであって、上記のＮ
ＨＤ、ＰＶＤ、ＴＶＤの各値を格納すると共に、水平同
期信号ｃｓ２.０１及び垂直同期信号ｃｓ２.０２の極性
を示す同期信号極性信号ｃｓ１.０２の値を垂直同期信
号ｃｓ２.０２に同期して格納する。そして、これらの
値の書き込み終了に伴って、後述のＲ／Ｗ制御部２.３
０、制御バスｃｓ１.１９を通して制御信号を出力す
る。以上の結果、レジスタ２.１４によるデータの格納
状態は図４のようになる。
ＨＤ、ＰＶＤ、ＴＶＤの各値を格納すると共に、水平同
期信号ｃｓ２.０１及び垂直同期信号ｃｓ２.０２の極性
を示す同期信号極性信号ｃｓ１.０２の値を垂直同期信
号ｃｓ２.０２に同期して格納する。そして、これらの
値の書き込み終了に伴って、後述のＲ／Ｗ制御部２.３
０、制御バスｃｓ１.１９を通して制御信号を出力す
る。以上の結果、レジスタ２.１４によるデータの格納
状態は図４のようになる。
【００３１】２.２１は比較ＨＤ数レジスタであって、
所定のＨＤ数（即ち、比較すべき水平同期信号の数）を
格納する。なお、このＨＤ数は、ｃｓ１.１９よりＲ／
Ｗ制御部２.３０へ入力され、Ｒ／Ｗ制御部２.３０を通
して比較ＨＤ数レジスタ２.２１に設定される。また、
２.２２はコンパレータであって、比較ＨＤ数レジスタ
２.２１に格納されているＨＤ数（ｃｓ２.２１）とカウ
ンタ２.１１のカウント出力ｃｓ２.１１とを比較する。
両者が一致すると、即ち、ＮＨＤ値と比較ＨＤ数レジス
タ２.２１に格納されたＨＤ数とが一致すると、コンパ
レータ出力ｃｓ２.２２をアクティブにし、後述のＲ／
Ｗ制御部２.３０を通して該制御信号を出力する。
所定のＨＤ数（即ち、比較すべき水平同期信号の数）を
格納する。なお、このＨＤ数は、ｃｓ１.１９よりＲ／
Ｗ制御部２.３０へ入力され、Ｒ／Ｗ制御部２.３０を通
して比較ＨＤ数レジスタ２.２１に設定される。また、
２.２２はコンパレータであって、比較ＨＤ数レジスタ
２.２１に格納されているＨＤ数（ｃｓ２.２１）とカウ
ンタ２.１１のカウント出力ｃｓ２.１１とを比較する。
両者が一致すると、即ち、ＮＨＤ値と比較ＨＤ数レジス
タ２.２１に格納されたＨＤ数とが一致すると、コンパ
レータ出力ｃｓ２.２２をアクティブにし、後述のＲ／
Ｗ制御部２.３０を通して該制御信号を出力する。
【００３２】２.３０はＲ／Ｗ制御部であって、ＦＩＦ
Ｏ２.０５、ＦＩＦＯ２.０６、レジスタ２.１４、比較
ＨＤ数レジスタ２.２１、コンパレータ出力ｃｓ２.２２
のそれぞれと制御バスｃｓ１.１９との間のデータ転送
を制御する。
Ｏ２.０５、ＦＩＦＯ２.０６、レジスタ２.１４、比較
ＨＤ数レジスタ２.２１、コンパレータ出力ｃｓ２.２２
のそれぞれと制御バスｃｓ１.１９との間のデータ転送
を制御する。
【００３３】再び図１において、１.０３はＡ／Ｄ変換
部であり、同期信号分離部１.０１より入力したアナロ
グの映像信号をデジタルデータに変換する。以下に、Ａ
／Ｄ変換部１.０３について図５を用いて更に詳細に説
明する。図５は本実施形態におけるＡ／Ｄ変換部１.０
３の詳細な構成を表すブロック図である。
部であり、同期信号分離部１.０１より入力したアナロ
グの映像信号をデジタルデータに変換する。以下に、Ａ
／Ｄ変換部１.０３について図５を用いて更に詳細に説
明する。図５は本実施形態におけるＡ／Ｄ変換部１.０
３の詳細な構成を表すブロック図である。
【００３４】図５において、３.３０はＡ／Ｄ変換器で
あって、同期信号分離部１.０１より出力される同期信
号分離後のアナログＲＧＢ信号である画像信号ｓ１.０
２を、後述のクロック発生部１.０４よりのドットクロ
ックｃｓ１.０３によってサンプリングし、デジタル信
号へ変換する。３.３１〜３.３３はラッチである。ラッ
チ３.３１及び３.３２は、ドットクロックｃｓ１.０３
に同期してＡ／Ｄ変換器３.３０よりの出力信号をラッ
チする。また、ラッチ３.３３は分周クロックｃｓ１.０
４に同期してラッチ３.３１と３.３２に保持されている
データをラッチし、２画素分のデータを信号ｓ１.０３
として出力する。
あって、同期信号分離部１.０１より出力される同期信
号分離後のアナログＲＧＢ信号である画像信号ｓ１.０
２を、後述のクロック発生部１.０４よりのドットクロ
ックｃｓ１.０３によってサンプリングし、デジタル信
号へ変換する。３.３１〜３.３３はラッチである。ラッ
チ３.３１及び３.３２は、ドットクロックｃｓ１.０３
に同期してＡ／Ｄ変換器３.３０よりの出力信号をラッ
チする。また、ラッチ３.３３は分周クロックｃｓ１.０
４に同期してラッチ３.３１と３.３２に保持されている
データをラッチし、２画素分のデータを信号ｓ１.０３
として出力する。
【００３５】以上のラッチ回路により、後述のクロック
発生部１.０４よりの分周クロックｃｓ１.０４がドット
クロックｃｓ１.０３を１／２に分周したものとすれ
ば、Ａ／Ｄ変換器３.３０のＡ／Ｄ変換によって得られ
たデジタル画像データの転送レートをドットクロックｃ
ｓ１.０３の１／２の速度に低下させることができる。
発生部１.０４よりの分周クロックｃｓ１.０４がドット
クロックｃｓ１.０３を１／２に分周したものとすれ
ば、Ａ／Ｄ変換器３.３０のＡ／Ｄ変換によって得られ
たデジタル画像データの転送レートをドットクロックｃ
ｓ１.０３の１／２の速度に低下させることができる。
【００３６】再び図１において、１.０４はクロック発
生部であって、画像信号ｓ１.０２のサンプリングを制
御するためのドットクロックｃｓ１.０３や分周クロッ
クｃｓ１.０４、及び補間部１.０５を制御するための信
号ｃｓ１.０５、ｃｓ１.０６を発生する。以下に、図６
〜図８を参照して、クロック発生部１.０４について更
に詳細に説明する。
生部であって、画像信号ｓ１.０２のサンプリングを制
御するためのドットクロックｃｓ１.０３や分周クロッ
クｃｓ１.０４、及び補間部１.０５を制御するための信
号ｃｓ１.０５、ｃｓ１.０６を発生する。以下に、図６
〜図８を参照して、クロック発生部１.０４について更
に詳細に説明する。
【００３７】図６は、クロック発生部１.０４の構成を
示すブロック図である。本クロック発生部１.０４は、
位相比較器３.０５、チャージポンプ型ローパスフィル
タ３.０６〜３.０８、ＶＣＯ(Voltage-controlled Osci
llator)３.１０および分周器３.０４を基本構成とする
ＰＬＬ(Phase Locked loop)クロック発生器である。
示すブロック図である。本クロック発生部１.０４は、
位相比較器３.０５、チャージポンプ型ローパスフィル
タ３.０６〜３.０８、ＶＣＯ(Voltage-controlled Osci
llator)３.１０および分周器３.０４を基本構成とする
ＰＬＬ(Phase Locked loop)クロック発生器である。
【００３８】３.１７は、クロック発生部１.０４を制御
するために、システム制御部１.９１に接続されている
制御バスｃｓ１.１９とのインターフェース制御部であ
る。また、インターフェース制御部３.１７は、以下に
説明するクロック発生部１.０４の各構成（３.０１〜
３.１６）を制御するためのレジスタ群３.１７ａを備え
ている。
するために、システム制御部１.９１に接続されている
制御バスｃｓ１.１９とのインターフェース制御部であ
る。また、インターフェース制御部３.１７は、以下に
説明するクロック発生部１.０４の各構成（３.０１〜
３.１６）を制御するためのレジスタ群３.１７ａを備え
ている。
【００３９】同期信号分離部１.０１で得られたビデオ
の同期信号ｃｓ１.０１のうちの水平同期信号がＩ／Ｆ
レベル選択部３.０１に送られる。インターフェースレ
ベル選択部３.０１では、同期信号分離部１.０１から出
力される信号インターフェース、例えばＴＴＬやＰＥＣ
Ｌなどに対応するために信号インターフェースの切り替
えが行われる。なお、この切り替えは、インターフェー
ス制御部３.１７が出力する、レジスタ群３.１７ａによ
って定められる制御信号ｃｓ３.０１に応じて行われ
る。
の同期信号ｃｓ１.０１のうちの水平同期信号がＩ／Ｆ
レベル選択部３.０１に送られる。インターフェースレ
ベル選択部３.０１では、同期信号分離部１.０１から出
力される信号インターフェース、例えばＴＴＬやＰＥＣ
Ｌなどに対応するために信号インターフェースの切り替
えが行われる。なお、この切り替えは、インターフェー
ス制御部３.１７が出力する、レジスタ群３.１７ａによ
って定められる制御信号ｃｓ３.０１に応じて行われ
る。
【００４０】極性反転部３.０２は、位相比較を行う
際、水平同期信号の立上りまたは立下りの両方のエッジ
で位相比較を行えるようにするものであり、極性切替制
御線ｃｓ３.０２に応じて極性を切り換える。また、本
極性反転部３.０２は、極性反転時にハザード（ひげ）
が出ないような制御回路を含んでいる。
際、水平同期信号の立上りまたは立下りの両方のエッジ
で位相比較を行えるようにするものであり、極性切替制
御線ｃｓ３.０２に応じて極性を切り換える。また、本
極性反転部３.０２は、極性反転時にハザード（ひげ）
が出ないような制御回路を含んでいる。
【００４１】遅延部３.０３は、水平同期信号ｃｓ２.０
１とプログラマブルカウンタ３.１２から出力されたド
ットクロックｓ３.０３を入力し、極性反転部３.０２を
通して入力される水平同期信号（ｃｓ２.０１）に対し
てドットクロック１周期分以上の遅延調整をプログラマ
ブルに行うものであり、遅延制御線ｃｓ３.０３に応じ
て遅延時間を調整する。
１とプログラマブルカウンタ３.１２から出力されたド
ットクロックｓ３.０３を入力し、極性反転部３.０２を
通して入力される水平同期信号（ｃｓ２.０１）に対し
てドットクロック１周期分以上の遅延調整をプログラマ
ブルに行うものであり、遅延制御線ｃｓ３.０３に応じ
て遅延時間を調整する。
【００４２】ｓ１.０１として入力されたビデオ信号
は、同期信号分離部１.０１で同期信号と画像信号に分
けられる。それらは、各々異なる処理系に入力されるた
め、Ａ／Ｄ変換部１.０３に入力される画像信号ｓ１.０
２と本クロック発生部１.０４が生成するＡ／Ｄ変換用
サンプリング用のドットクロックｃｓ１.０３に位相差
が生じてしまう。そこでこの遅延部３.０３により、画
像信号ｓ１.０２とドットクロックｃｓ１.０３の位相を
調節する。遅延調整された水平同期信号は、基準水平同
期信号ｓ３.０２として出力される。
は、同期信号分離部１.０１で同期信号と画像信号に分
けられる。それらは、各々異なる処理系に入力されるた
め、Ａ／Ｄ変換部１.０３に入力される画像信号ｓ１.０
２と本クロック発生部１.０４が生成するＡ／Ｄ変換用
サンプリング用のドットクロックｃｓ１.０３に位相差
が生じてしまう。そこでこの遅延部３.０３により、画
像信号ｓ１.０２とドットクロックｃｓ１.０３の位相を
調節する。遅延調整された水平同期信号は、基準水平同
期信号ｓ３.０２として出力される。
【００４３】分周器３.０４は、プログラマブルカウン
タ３.１２から出力されたドットクロック信号ｓ３.０３
を、システム制御部１.９１がレジスタ群３.１７ａに設
定した分周値で分周するものである。なお、分周値は、
分周器制御線ｃｓ３.０４を介して分周器３.０４のカウ
ンタに設定される。
タ３.１２から出力されたドットクロック信号ｓ３.０３
を、システム制御部１.９１がレジスタ群３.１７ａに設
定した分周値で分周するものである。なお、分周値は、
分周器制御線ｃｓ３.０４を介して分周器３.０４のカウ
ンタに設定される。
【００４４】図７は分周器３.０４のカウンタ部の構成
を示す図である。分周器制御線ｃｓ３.０４は、図中に
示すようにＣＬＯＣＫ，ＤＡＴＡ，ＬＡＴＣＨ信号で構
成されており、ＣＬＯＣＫ信号同期でＤＡＴＡがシフト
レジスタ３.２０へシリアル転送される。ここで、ＤＡ
ＴＡは、分周気に設定する分周値である。ＤＡＴＡ転送
終了後、ＬＡＴＣＨ信号によってシフトレジスタ３.２
０のデータをメインデバイダのレジスタ３.２１に転送
する。
を示す図である。分周器制御線ｃｓ３.０４は、図中に
示すようにＣＬＯＣＫ，ＤＡＴＡ，ＬＡＴＣＨ信号で構
成されており、ＣＬＯＣＫ信号同期でＤＡＴＡがシフト
レジスタ３.２０へシリアル転送される。ここで、ＤＡ
ＴＡは、分周気に設定する分周値である。ＤＡＴＡ転送
終了後、ＬＡＴＣＨ信号によってシフトレジスタ３.２
０のデータをメインデバイダのレジスタ３.２１に転送
する。
【００４５】回路３.２３は、メインデバイダ３.２２
（分周器のカウンタとなるレジスタである）の値が０に
なるのを判別するものであり、０になるとＬＯＡＤ信号
ｃｓ３.２０をメインデバイダ３.２２に出力する。メイ
ンデバイダ３.２２は、ＬＯＡＤ信号ｃｓ３.２０を受け
て、レジスタ３.２１のデータ（ＤＡＴＡ）をメインデ
バイダ３.２２に転送する。
（分周器のカウンタとなるレジスタである）の値が０に
なるのを判別するものであり、０になるとＬＯＡＤ信号
ｃｓ３.２０をメインデバイダ３.２２に出力する。メイ
ンデバイダ３.２２は、ＬＯＡＤ信号ｃｓ３.２０を受け
て、レジスタ３.２１のデータ（ＤＡＴＡ）をメインデ
バイダ３.２２に転送する。
【００４６】位相比較器３.０５は遅延調整された基準
水平同期信号ｓ３.０２と分周器３.０４からの出力信号
ｓ３.０４を入力し、それらの信号の位相を比較するも
のであり、位相差に応じた電圧、あるいはパルス信号を
発生する。位相比較イネーブル制御信号ｃｓ３.０５
は、位相比較器３.０５が基準水平同期信号ｓ３.０２と
分周器３.０４からの出力信号ｓ３.０４の位相比較を行
うか否かを制御する信号である。この位相比較イネーブ
ル制御信号ｃｓ３.０５は、外部より制御バスｃｓ１.１
９を介してレジスタ群３.１７ａに位相比較を行うか否
かの情報がセットされることで、次の水平同期信号ｃｓ
２.０１に同期して位相比較を行うか否かを制御する。
また、位相Ｌｏｃｋ信号ｃｓ３.１４は、位相比較器３.
０５が位相Ｌｏｃｋ状態にあるか否かを示す信号であ
り、インターフェース制御部３.１７を通して制御バス
ｃｓ１.１９へ出力される。
水平同期信号ｓ３.０２と分周器３.０４からの出力信号
ｓ３.０４を入力し、それらの信号の位相を比較するも
のであり、位相差に応じた電圧、あるいはパルス信号を
発生する。位相比較イネーブル制御信号ｃｓ３.０５
は、位相比較器３.０５が基準水平同期信号ｓ３.０２と
分周器３.０４からの出力信号ｓ３.０４の位相比較を行
うか否かを制御する信号である。この位相比較イネーブ
ル制御信号ｃｓ３.０５は、外部より制御バスｃｓ１.１
９を介してレジスタ群３.１７ａに位相比較を行うか否
かの情報がセットされることで、次の水平同期信号ｃｓ
２.０１に同期して位相比較を行うか否かを制御する。
また、位相Ｌｏｃｋ信号ｃｓ３.１４は、位相比較器３.
０５が位相Ｌｏｃｋ状態にあるか否かを示す信号であ
り、インターフェース制御部３.１７を通して制御バス
ｃｓ１.１９へ出力される。
【００４７】チャージポンプ型ローパスフィルタは、チ
ャージポンプ３.０６およびローパスフィルタ切替制御
信号ｃｓ３.０６が定めるローパスフィルタ３.０７また
は３.０８で構成される。これは、位相比較器３.０５か
らの出力電圧から高周波成分と雑音を除去し、直流電圧
をＶＣＯ３.１０に供給するものであり、チャージポン
プ電流を以下のように可変することによりＰＬＬの位相
比較検出利得を調整することが可能なものである。
ャージポンプ３.０６およびローパスフィルタ切替制御
信号ｃｓ３.０６が定めるローパスフィルタ３.０７また
は３.０８で構成される。これは、位相比較器３.０５か
らの出力電圧から高周波成分と雑音を除去し、直流電圧
をＶＣＯ３.１０に供給するものであり、チャージポン
プ電流を以下のように可変することによりＰＬＬの位相
比較検出利得を調整することが可能なものである。
【００４８】すなわち、システム制御部１.９１が設定
したレジスタ群３.１７ａのディジタル値をゲイン制御
信号ｃｓ３.０７経由でＤ／Ａ変換器３.０９に送り、そ
の値に対応する電流に変換してチャージポンプ３.０６
に供給することによりチャージポンプ電流を制御する。
また、ＰＬＬ応答特性は、抵抗とコンデンサで構成され
るローパスフィルタ３.０７、３.０８のフィルタ定数に
より決定される。よって、本ＰＬＬのダンピングファク
タは、上記位相比較検出利得とフィルタ定数の調整によ
り可変できるようになっている。
したレジスタ群３.１７ａのディジタル値をゲイン制御
信号ｃｓ３.０７経由でＤ／Ａ変換器３.０９に送り、そ
の値に対応する電流に変換してチャージポンプ３.０６
に供給することによりチャージポンプ電流を制御する。
また、ＰＬＬ応答特性は、抵抗とコンデンサで構成され
るローパスフィルタ３.０７、３.０８のフィルタ定数に
より決定される。よって、本ＰＬＬのダンピングファク
タは、上記位相比較検出利得とフィルタ定数の調整によ
り可変できるようになっている。
【００４９】ＶＣＯ３.１０は、以下の方法でＤ／Ａ変
換器３.１１とチャージポンプ３.０６からの出力信号に
応じた、基準水平同期信号ｓ３.０２を逓倍した周波数
の信号を発生する。すなわち、システム制御部１.９１
がレジスタ群３.１７ａに設定したディジタル値を発振
周波数制御信号ｃｓ３.０８経由でＤ／Ａ変換器３.１１
に送り、Ｄ／Ａ変換器３.１１はその値に対応する電流
をＶＣＯ３.１０に供給する。
換器３.１１とチャージポンプ３.０６からの出力信号に
応じた、基準水平同期信号ｓ３.０２を逓倍した周波数
の信号を発生する。すなわち、システム制御部１.９１
がレジスタ群３.１７ａに設定したディジタル値を発振
周波数制御信号ｃｓ３.０８経由でＤ／Ａ変換器３.１１
に送り、Ｄ／Ａ変換器３.１１はその値に対応する電流
をＶＣＯ３.１０に供給する。
【００５０】ＶＣＯ３.１０は、Ｄ／Ａ変換器３.１１の
出力電流によって、フリーラン時の発振周波数が決定さ
れる。そして、ＶＣＯ３.１０は、そのフリーラン周波
数を中心としたある周波数レンジにおいて発振可能とな
る。一方、その周波数レンジにおいて、フリーラン周波
数と分周器３.０４に設定された発振周波数との差に対
応する信号がチャージポンプ３.０６から出力され、こ
の出力信号によりＶＣＯ３.１０出力信号の発振周波数
が制御される。
出力電流によって、フリーラン時の発振周波数が決定さ
れる。そして、ＶＣＯ３.１０は、そのフリーラン周波
数を中心としたある周波数レンジにおいて発振可能とな
る。一方、その周波数レンジにおいて、フリーラン周波
数と分周器３.０４に設定された発振周波数との差に対
応する信号がチャージポンプ３.０６から出力され、こ
の出力信号によりＶＣＯ３.１０出力信号の発振周波数
が制御される。
【００５１】プログラマブルカウンタ３.１２は、ＶＣ
Ｏ３.１０の出力信号を、システム制御部１.９１がレジ
スタ群３.１７ａに設定した分周値で分周するものであ
り、プログラマブルカウンタ制御線ｃｓ３.０９によっ
てカウンタに分周値が設定される。このプログラマブル
カウンタ３.１２の存在により、ＶＣＯ３.１０の可変周
波数レンジより低周波数の信号出力を得ることが可能と
なり、結果として可変周波数レンジを広げることができ
る。逆に、ＶＣＯ３.１０の可変周波数レンジを狭く出
来るので、ＶＣＯ３.１０の発振周波数のスタビリティ
ーが向上する。プログラマブルカウンタ３.１２の出力
信号は、ドットクロックｓ３.０３として上述の分周器
３.０４と遅延部３.０３に入力されるとともに、遅延部
３.１３に入力される。
Ｏ３.１０の出力信号を、システム制御部１.９１がレジ
スタ群３.１７ａに設定した分周値で分周するものであ
り、プログラマブルカウンタ制御線ｃｓ３.０９によっ
てカウンタに分周値が設定される。このプログラマブル
カウンタ３.１２の存在により、ＶＣＯ３.１０の可変周
波数レンジより低周波数の信号出力を得ることが可能と
なり、結果として可変周波数レンジを広げることができ
る。逆に、ＶＣＯ３.１０の可変周波数レンジを狭く出
来るので、ＶＣＯ３.１０の発振周波数のスタビリティ
ーが向上する。プログラマブルカウンタ３.１２の出力
信号は、ドットクロックｓ３.０３として上述の分周器
３.０４と遅延部３.０３に入力されるとともに、遅延部
３.１３に入力される。
【００５２】遅延部３.１３は、以下の理由からドット
クロックｓ３.０３と基準水平同期信号ｓ３.０２の位相
調整を行うものである。すなわち、本クロック発生部
１.０４の基本構成であるＰＬＬは、基準水平同期信号
ｓ３.０２と分周器出力信号ｓ３.０４の位相差をロック
するものであり、その位相差を調節するものではない。
よって、基準水平同期信号ｓ３.０２とドットクロック
ｓ３.０３には位相差が生じているので、遅延部３.１３
は、遅延制御信号ｃｓ３.１０に応じて遅延時間を調整
することにより、それらの信号の位相差を調整する。更
に詳細な説明は、１／２分周出力レベル切替器３.１５
の機能説明にて行う。
クロックｓ３.０３と基準水平同期信号ｓ３.０２の位相
調整を行うものである。すなわち、本クロック発生部
１.０４の基本構成であるＰＬＬは、基準水平同期信号
ｓ３.０２と分周器出力信号ｓ３.０４の位相差をロック
するものであり、その位相差を調節するものではない。
よって、基準水平同期信号ｓ３.０２とドットクロック
ｓ３.０３には位相差が生じているので、遅延部３.１３
は、遅延制御信号ｃｓ３.１０に応じて遅延時間を調整
することにより、それらの信号の位相差を調整する。更
に詳細な説明は、１／２分周出力レベル切替器３.１５
の機能説明にて行う。
【００５３】出力レベル切替器３.１４〜３.１６は、Ｔ
ＴＬやＥＣＬ、ＰＥＣＬなど、接続先の信号インターフ
ェースレベルや出力信号周波数に応じて出力レベルを変
換するものであり、それぞれ出力コントロール信号ｃｓ
３.１１〜ｃｓ３.１３に応じて出力レベルを切り換え
る。
ＴＬやＥＣＬ、ＰＥＣＬなど、接続先の信号インターフ
ェースレベルや出力信号周波数に応じて出力レベルを変
換するものであり、それぞれ出力コントロール信号ｃｓ
３.１１〜ｃｓ３.１３に応じて出力レベルを切り換え
る。
【００５４】出力レベル切替器３.１４は、遅延部３.１
３からのドットクロックｓ３.０３を入力して、ＥＣＬ
レベルに変換し、そのコンプリメンタリ信号ｃｓ１.０
３をＡ／Ｄ変換部１.０３に出力する。
３からのドットクロックｓ３.０３を入力して、ＥＣＬ
レベルに変換し、そのコンプリメンタリ信号ｃｓ１.０
３をＡ／Ｄ変換部１.０３に出力する。
【００５５】１／２分周出力レベル切替器３.１５は、
遅延部３.１３からのドットクロックｓ３.０３とリセッ
ト信号としての基準水平同期信号ｓ３.０２を入力し、
ＥＣＬとＴＴＬにレベル変換した１／２分周信号を出力
する。
遅延部３.１３からのドットクロックｓ３.０３とリセッ
ト信号としての基準水平同期信号ｓ３.０２を入力し、
ＥＣＬとＴＴＬにレベル変換した１／２分周信号を出力
する。
【００５６】図８は１／２分周出力レベル切替器３.１
５の動作タイミングを表すタイミングチャートである。
リセット信号（基準水平同期信号）ｓ３.０２のＬｏｗ
状態をドットクロックｓ３.０３の立上りエッジｂで検
出し、分周クロックｃｓ１.０４とｃｓ１.０６をドット
クロックｓ３.０３の４サイクル期間、リセット状態に
する。ここで、４サイクルという期間は、後述の機種モ
ード判定処理で判定された機種モードから水平表示開始
時間が求まり、これに基づいて設定されたものである。
この時、立上りエッジｂで確実にＬｏｗ状態をラッチす
るために、ｂに対してセットアップタイムを満足する必
要がある。例えば、ｓ３.０２が「ａ」のタイミングで
Ｌｏｗ状態になれば、ｃｓ１.０４の「ｂ’」よりリセ
ット期間がスタートする。また、ｓ３.０２が「ａ’」
のタイミングでＬｏｗ状態になれば、ｃｓ１．０４の
「ｃ’」からリセット期間がスタートする。そこで遅延
部３.１３が、リセット信号ｓ３.０２とドットクロック
ｓ３.０３の位相調整を行うことにより、セットアップ
タイムを満足するようにしている。その後、ドットクロ
ックｓ３.０３の立上りエッジで分周クロックｃｓ１.０
４とｃｓ１.０６をアクティブにする。
５の動作タイミングを表すタイミングチャートである。
リセット信号（基準水平同期信号）ｓ３.０２のＬｏｗ
状態をドットクロックｓ３.０３の立上りエッジｂで検
出し、分周クロックｃｓ１.０４とｃｓ１.０６をドット
クロックｓ３.０３の４サイクル期間、リセット状態に
する。ここで、４サイクルという期間は、後述の機種モ
ード判定処理で判定された機種モードから水平表示開始
時間が求まり、これに基づいて設定されたものである。
この時、立上りエッジｂで確実にＬｏｗ状態をラッチす
るために、ｂに対してセットアップタイムを満足する必
要がある。例えば、ｓ３.０２が「ａ」のタイミングで
Ｌｏｗ状態になれば、ｃｓ１.０４の「ｂ’」よりリセ
ット期間がスタートする。また、ｓ３.０２が「ａ’」
のタイミングでＬｏｗ状態になれば、ｃｓ１．０４の
「ｃ’」からリセット期間がスタートする。そこで遅延
部３.１３が、リセット信号ｓ３.０２とドットクロック
ｓ３.０３の位相調整を行うことにより、セットアップ
タイムを満足するようにしている。その後、ドットクロ
ックｓ３.０３の立上りエッジで分周クロックｃｓ１.０
４とｃｓ１.０６をアクティブにする。
【００５７】また、ドットクロックの１／２分周信号で
ある分周クロックｃｓ１.０４、ｃｓ１.０６のリセット
期間は、出力コントロール信号ｃｓ３.１２によってプ
ログラマブルに設定可能である。本機能は、後段のディ
ジタル回路が２段のパイプライン処理を行っている（前
述のＡ／Ｄ変換部１.０３の画素データ出力を２画素ず
つとしている）ので、ドットクロックｓ３.０３の１サ
イクル分、リセット期間を調整することが可能である。
すなわち、出力コントロール信号ｃｓ３.１２に応じて
リセット期間をドットクロックｓ３.０３の４サイクル
または５サイクル期間プログラマブルに設定可能となっ
ている。
ある分周クロックｃｓ１.０４、ｃｓ１.０６のリセット
期間は、出力コントロール信号ｃｓ３.１２によってプ
ログラマブルに設定可能である。本機能は、後段のディ
ジタル回路が２段のパイプライン処理を行っている（前
述のＡ／Ｄ変換部１.０３の画素データ出力を２画素ず
つとしている）ので、ドットクロックｓ３.０３の１サ
イクル分、リセット期間を調整することが可能である。
すなわち、出力コントロール信号ｃｓ３.１２に応じて
リセット期間をドットクロックｓ３.０３の４サイクル
または５サイクル期間プログラマブルに設定可能となっ
ている。
【００５８】ＥＣＬコンプリメンタリ信号である分周ク
ロックｃｓ１.０４は、Ａ／Ｄ変換部１.０３のデマルチ
プレクサ用信号として出力し、ＴＴＬシングルエンド信
号ｃｓ１.０６は、補間部１.０５のマスタークロックと
して出力される。
ロックｃｓ１.０４は、Ａ／Ｄ変換部１.０３のデマルチ
プレクサ用信号として出力し、ＴＴＬシングルエンド信
号ｃｓ１.０６は、補間部１.０５のマスタークロックと
して出力される。
【００５９】また、出力レベル切替器３.１６は、基準
水平同期信号ｓ３.０２を入力してＴＴＬレベルに変換
し、これをシングルエンド出力信号ｃｓ１.０５として
出力する。
水平同期信号ｓ３.０２を入力してＴＴＬレベルに変換
し、これをシングルエンド出力信号ｃｓ１.０５として
出力する。
【００６０】以上説明したように、本実施形態では、Ａ
／Ｄ変換部１.０３からは、分周クロックｃｓ１.０４に
同期して２画素分のデジタルデータが出力される。従っ
て、Ａ／Ｄ変換部１.０３以降の処理では、２画素分の
処理が並行して行われる、２段のパイプライン構成とな
る。Ａ／Ｄ変換部１.０３より出力されたデータは補間
部１.０５に入力されて、垂直方向の補間処理が施され
る。そして、補間処理が施されたデータは、デジタル画
像処理部１.４に入力され、２値化等の処理が施され
る。こうして得られた２値化データは表示装置１.５に
表示される。
／Ｄ変換部１.０３からは、分周クロックｃｓ１.０４に
同期して２画素分のデジタルデータが出力される。従っ
て、Ａ／Ｄ変換部１.０３以降の処理では、２画素分の
処理が並行して行われる、２段のパイプライン構成とな
る。Ａ／Ｄ変換部１.０３より出力されたデータは補間
部１.０５に入力されて、垂直方向の補間処理が施され
る。そして、補間処理が施されたデータは、デジタル画
像処理部１.４に入力され、２値化等の処理が施され
る。こうして得られた２値化データは表示装置１.５に
表示される。
【００６１】ここで、表示装置１.５の第１ピクセル
（水平表示ラインの左端）に表示されるデータは、常に
２段のパイプラインのいずれか一方の段に入力されたデ
ータである。例えば、図５のＡ／Ｄ変換部１.０３の出
力である信号ｓ１.０３のうち、Ａのラインに出力され
たデータは第１ピクセルに表示されるが、Ｂのラインに
出力されたデータは第１ピクセルには表示されない。
（水平表示ラインの左端）に表示されるデータは、常に
２段のパイプラインのいずれか一方の段に入力されたデ
ータである。例えば、図５のＡ／Ｄ変換部１.０３の出
力である信号ｓ１.０３のうち、Ａのラインに出力され
たデータは第１ピクセルに表示されるが、Ｂのラインに
出力されたデータは第１ピクセルには表示されない。
【００６２】図９は、ビデオ信号、ドットクロック、分
周クロックピクセルデータの論理的なタイミングを表す
図である。同図では、Ａ／Ｄ変換部１.０３より同時に
出力される画素データを、信号ｓ１.０３のＡ，Ｂいず
れのラインにのせるかを制御する様子を説明している。
周クロックピクセルデータの論理的なタイミングを表す
図である。同図では、Ａ／Ｄ変換部１.０３より同時に
出力される画素データを、信号ｓ１.０３のＡ，Ｂいず
れのラインにのせるかを制御する様子を説明している。
【００６３】図９のＣａｓｅ１について説明する。ここ
で、表示装置１.５の第１ピクセルにデータを表示する
ためには、後段の回路の処理上、信号ｓ１.０３のＡ側
（以後、ｓ１.０３−Ａと表記する。同様に信号ｓ１.０
３のＢ側はｓ１.０３−Ｂとする）にのせなければなら
ないものとする。Ｃａｓｅ１では、第１ピクセルに表示
すべき画素データＰ０がｓ１.０３−Ｂにのせられてお
り、第１ピクセルにはＢ２（黒）が表示されてしまう。
これは水平表示開始時間内にドットクロックが奇数サイ
クル（図では３サイクル）存在することによる。
で、表示装置１.５の第１ピクセルにデータを表示する
ためには、後段の回路の処理上、信号ｓ１.０３のＡ側
（以後、ｓ１.０３−Ａと表記する。同様に信号ｓ１.０
３のＢ側はｓ１.０３−Ｂとする）にのせなければなら
ないものとする。Ｃａｓｅ１では、第１ピクセルに表示
すべき画素データＰ０がｓ１.０３−Ｂにのせられてお
り、第１ピクセルにはＢ２（黒）が表示されてしまう。
これは水平表示開始時間内にドットクロックが奇数サイ
クル（図では３サイクル）存在することによる。
【００６４】一方、Ａ／Ｄ変換部１.０３の出力タイミ
ングを担う分周クロックｃｓ１.０４を調整することに
より、第１ピクセルに表示するべき画素データＰ０をｓ
１.０３−Ａに置くことが可能となる。図９のＣａｓｅ
２によれば、分周クロックｃｓ１.０４のリセット期間
を調整することで、第１ピクセルに表示すべき画素デー
タＰ０がｃｓ１０３−Ａにのせられている。すなわち、
分周クロックｃｓ１.０４のリセット期間を、ドットク
ロック１サイクル分、換言すれば分周クロックを１／２
サイクル分ずらすことで、２段のパイプラインのいずれ
にデータをのせるかを調整できることがわかる。
ングを担う分周クロックｃｓ１.０４を調整することに
より、第１ピクセルに表示するべき画素データＰ０をｓ
１.０３−Ａに置くことが可能となる。図９のＣａｓｅ
２によれば、分周クロックｃｓ１.０４のリセット期間
を調整することで、第１ピクセルに表示すべき画素デー
タＰ０がｃｓ１０３−Ａにのせられている。すなわち、
分周クロックｃｓ１.０４のリセット期間を、ドットク
ロック１サイクル分、換言すれば分周クロックを１／２
サイクル分ずらすことで、２段のパイプラインのいずれ
にデータをのせるかを調整できることがわかる。
【００６５】実際には、入力されたビデオ信号のモード
等により水平表示開始期間が異なってくるので、水平表
示開始期間に存在するドットクロックの個数は変化す
る。しかしながら、いずれにしても、奇数個のドットク
ロックが存在する場合は、リセット期間を１ドットクロ
ック分ずらすことで、第１番目の画素データを第１ピク
セル上に表示するようにできる。
等により水平表示開始期間が異なってくるので、水平表
示開始期間に存在するドットクロックの個数は変化す
る。しかしながら、いずれにしても、奇数個のドットク
ロックが存在する場合は、リセット期間を１ドットクロ
ック分ずらすことで、第１番目の画素データを第１ピク
セル上に表示するようにできる。
【００６６】次に、入力されたビデオ信号ｓ１.０１を
測定して、機種の特定、表示モードの決定を行う手順、
方法、並びに、クロック発生部１.０４、補間部１.０５
等の制御について以下に説明する。なお、前述と同様、
ＨＤ、ＶＤは負極性として説明する。
測定して、機種の特定、表示モードの決定を行う手順、
方法、並びに、クロック発生部１.０４、補間部１.０５
等の制御について以下に説明する。なお、前述と同様、
ＨＤ、ＶＤは負極性として説明する。
【００６７】図１０及び図１１は一般的なビデオ信号の
タイミング波形を示す図である。図１０には垂直同期信
号に関るタイミングが、図１１には水平同期信号に関る
タイミングがそれぞれ示されている。本実施形態で使用
されるドットマトリクスパネルにこのような画像信号を
最適に表示するためには、水平同期信号周期ＰＨＤ１，
ＰＨＤ２、垂直同期信号周期ＰＶＤ、ＶＤ値ＬＶＶＤ、
垂直同期信号周期中の水平同期信号の数ＮＨＤ、水平同
期信号パルス幅（ブランキング期間）ＴＨＤ、垂直同期
信号パルス幅（ブランキング期間）ＴＶＤといった、実
際に入力されているビデオ信号から直接測定できるパラ
メータの他に図１０、図１１に示されるようなパラメー
タが必要となる。即ち、水平、垂直表示開始時間、フロ
ントポーチ、バックポーチ、そして画像信号のドットク
ロックといったパラメータが必要となってくる。
タイミング波形を示す図である。図１０には垂直同期信
号に関るタイミングが、図１１には水平同期信号に関る
タイミングがそれぞれ示されている。本実施形態で使用
されるドットマトリクスパネルにこのような画像信号を
最適に表示するためには、水平同期信号周期ＰＨＤ１，
ＰＨＤ２、垂直同期信号周期ＰＶＤ、ＶＤ値ＬＶＶＤ、
垂直同期信号周期中の水平同期信号の数ＮＨＤ、水平同
期信号パルス幅（ブランキング期間）ＴＨＤ、垂直同期
信号パルス幅（ブランキング期間）ＴＶＤといった、実
際に入力されているビデオ信号から直接測定できるパラ
メータの他に図１０、図１１に示されるようなパラメー
タが必要となる。即ち、水平、垂直表示開始時間、フロ
ントポーチ、バックポーチ、そして画像信号のドットク
ロックといったパラメータが必要となってくる。
【００６８】本実施形態においては、後述の不揮発性メ
モリ部１.９４内に、表示装置１.５と接続が予想される
ホスト装置のビデオ信号について上述したパラメータを
予め測定しておき、これを表示モードテーブルとして記
憶している。該表示モードテーブルには、この他、後
述、表示モードを特定できない場合に使用するデフォル
トパラメータも一組有している。該デフォルトパラメー
タは、本実施形態表示装置の表示パネルの解像度と一般
的なビデオ信号から本実施形態表示装置に最も適すると
思われる値となっている。
モリ部１.９４内に、表示装置１.５と接続が予想される
ホスト装置のビデオ信号について上述したパラメータを
予め測定しておき、これを表示モードテーブルとして記
憶している。該表示モードテーブルには、この他、後
述、表示モードを特定できない場合に使用するデフォル
トパラメータも一組有している。該デフォルトパラメー
タは、本実施形態表示装置の表示パネルの解像度と一般
的なビデオ信号から本実施形態表示装置に最も適すると
思われる値となっている。
【００６９】図１２〜図１４はビデオ信号における代表
的な同期信号のタイミングについて、いくつかの例を示
している。即ち、図１２〜図１４は、ビデオ信号におけ
る同期信号のタイミングを表す図である。
的な同期信号のタイミングについて、いくつかの例を示
している。即ち、図１２〜図１４は、ビデオ信号におけ
る同期信号のタイミングを表す図である。
【００７０】図１２に示されている同期信号のタイミン
グは、最も一般的なビデオ信号における同期信号のタイ
ミングであり、垂直同期信号パルスＴＶＤに同期し水平
同期信号の極性が反転はするが、水平同期信号の周期は
一定で、エッジも立ち下がりで一定であるようなタイプ
である。
グは、最も一般的なビデオ信号における同期信号のタイ
ミングであり、垂直同期信号パルスＴＶＤに同期し水平
同期信号の極性が反転はするが、水平同期信号の周期は
一定で、エッジも立ち下がりで一定であるようなタイプ
である。
【００７１】図１３に示されている同期信号のタイミン
グは、垂直同期信号パルスＴＶＤに同期して水平同期信
号の周期が変化するようなタイプであるが、エッジは立
ち下がりで一定である。
グは、垂直同期信号パルスＴＶＤに同期して水平同期信
号の周期が変化するようなタイプであるが、エッジは立
ち下がりで一定である。
【００７２】図１４に示されている同期信号のタイミン
グは、垂直同期信号パルスＴＶＤに同期して検出エッジ
を変える（図では立ち下がりエッジから立ち上がりエッ
ジに変える）と水平同期信号の周期が一定になるような
タイプである。
グは、垂直同期信号パルスＴＶＤに同期して検出エッジ
を変える（図では立ち下がりエッジから立ち上がりエッ
ジに変える）と水平同期信号の周期が一定になるような
タイプである。
【００７３】さて、本実施形態では、アナログで入力さ
れた画像信号をディジタル信号に変換するために、先ず
水平同期信号ＨＤに同期した画像信号のサンプリングク
ロックを生成する必要がある。
れた画像信号をディジタル信号に変換するために、先ず
水平同期信号ＨＤに同期した画像信号のサンプリングク
ロックを生成する必要がある。
【００７４】システム制御部１.９１は、図１５〜図２
１のフローチャートで後述する手順によりビデオ信号の
機種、表示モードを判定し、クロック発生部１.０４の
インターフェース制御部３.１７内のレジスタ群３.１７
ａに各種パラメータをセットする。これにより、ドット
クロックｓ３.０３、およびこれより生成される各種ク
ロック信号ｃｓ１.０３〜ｃｓ１.０５の発生を制御し、
適切なサンプリングクロックを生成している。
１のフローチャートで後述する手順によりビデオ信号の
機種、表示モードを判定し、クロック発生部１.０４の
インターフェース制御部３.１７内のレジスタ群３.１７
ａに各種パラメータをセットする。これにより、ドット
クロックｓ３.０３、およびこれより生成される各種ク
ロック信号ｃｓ１.０３〜ｃｓ１.０５の発生を制御し、
適切なサンプリングクロックを生成している。
【００７５】図１５〜図２１は本実施形態におけるビデ
オ信号の機種、表示モードを特定するための手順を表す
フローチャートである。
オ信号の機種、表示モードを特定するための手順を表す
フローチャートである。
【００７６】図１５は、本実施形態において、入力され
たビデオ信号ｓ１.０１の測定、機種の特定、表示モー
ドの決定までの一連の制御を行う際の動作の大きな流れ
を示した図である。
たビデオ信号ｓ１.０１の測定、機種の特定、表示モー
ドの決定までの一連の制御を行う際の動作の大きな流れ
を示した図である。
【００７７】本制御は、システム制御部１.９１が、制
御バスｃｓ１.１９を通して、同期信号測定部１.０２、
クロック発生部１.０４、補間部１.０５、不揮発性メモ
リ部１.９４等を制御することで行われる。図１５のご
とく、本制御は、同期信号変化検出モジュール７.０１
と、表示モード判別および制御モジュール７.０２の２
つに分けることができる。なお、これら２つのモジュー
ルは、独立して動作している。
御バスｃｓ１.１９を通して、同期信号測定部１.０２、
クロック発生部１.０４、補間部１.０５、不揮発性メモ
リ部１.９４等を制御することで行われる。図１５のご
とく、本制御は、同期信号変化検出モジュール７.０１
と、表示モード判別および制御モジュール７.０２の２
つに分けることができる。なお、これら２つのモジュー
ルは、独立して動作している。
【００７８】同期信号変化検出モジュール７.０１は、
本表示制御装置に接続されるビデオ入力信号に接続して
いるホスト装置を変えた、ケーブルが抜けた、表示モー
ドが変わって同期信号の周波数が変化した、等の何らか
の変化が起こったことを検出し、表示モード判別および
制御モジュール７.０２に対して表示モード変更要求を
出すモジュールである。表示モード判別および制御モジ
ュール７.０２は、同期信号変化検出モジュール７.０１
よりの変更要求を受けて表示モードの判別と当該モード
に対する制御を行うモジュールである。
本表示制御装置に接続されるビデオ入力信号に接続して
いるホスト装置を変えた、ケーブルが抜けた、表示モー
ドが変わって同期信号の周波数が変化した、等の何らか
の変化が起こったことを検出し、表示モード判別および
制御モジュール７.０２に対して表示モード変更要求を
出すモジュールである。表示モード判別および制御モジ
ュール７.０２は、同期信号変化検出モジュール７.０１
よりの変更要求を受けて表示モードの判別と当該モード
に対する制御を行うモジュールである。
【００７９】まず、図１６を用いて、同期信号変化検出
モジュール７.０１の動作を説明する。
モジュール７.０１の動作を説明する。
【００８０】今、何らかの表示モードで動作していると
する。先ず、該モジュール７.０１において、システム
制御部１.９１は、クロック発生部１.０４内の位相Ｌｏ
ｃｋ信号ｃｓ３.１４を観測し、入力ビデオ信号に変化
が生じたか否かを判断する（ステップＳ７.０１）。こ
こで、位相ロックがはずれた場合、入力ビデオ信号ｓ
１.０１に変化が生じたと判断し、ステップＳ７.０４へ
進む。ステップＳ７.０４では、システム制御部１.９１
内に設けられた変更処理終了フラグをクリアし、表示モ
ード判別および制御モジュール７.０２へ表示モード変
更要求を出す。
する。先ず、該モジュール７.０１において、システム
制御部１.９１は、クロック発生部１.０４内の位相Ｌｏ
ｃｋ信号ｃｓ３.１４を観測し、入力ビデオ信号に変化
が生じたか否かを判断する（ステップＳ７.０１）。こ
こで、位相ロックがはずれた場合、入力ビデオ信号ｓ
１.０１に変化が生じたと判断し、ステップＳ７.０４へ
進む。ステップＳ７.０４では、システム制御部１.９１
内に設けられた変更処理終了フラグをクリアし、表示モ
ード判別および制御モジュール７.０２へ表示モード変
更要求を出す。
【００８１】一方、ステップＳ７.０２において、位相
ロックがかかっている状態であれば、ステップＳ７.０
２へ進む。ステップＳ７.０２では、同期信号測定部１.
０２より水平同期信号周期及び垂直同期信号周期を読み
出す。そして、ステップＳ７.０３において、前回読み
出したものと比較し、同じであれば、入力ビデオ信号ｓ
１.０１に変化がなかったものとみなし、ステップＳ７.
０１に戻る。
ロックがかかっている状態であれば、ステップＳ７.０
２へ進む。ステップＳ７.０２では、同期信号測定部１.
０２より水平同期信号周期及び垂直同期信号周期を読み
出す。そして、ステップＳ７.０３において、前回読み
出したものと比較し、同じであれば、入力ビデオ信号ｓ
１.０１に変化がなかったものとみなし、ステップＳ７.
０１に戻る。
【００８２】一方、ステップＳ７.０３における比較の
結果、水平及び垂直同期信号周期が前回と違った場合
は、入力ビデオ信号に変化が生じたと判断し、ステップ
Ｓ７.０４へ進む。
結果、水平及び垂直同期信号周期が前回と違った場合
は、入力ビデオ信号に変化が生じたと判断し、ステップ
Ｓ７.０４へ進む。
【００８３】その後、ステップＳ７.０５では、ステッ
プＳ７.０４で要求した表示モード変更処理が終了する
のをまつ。ここでは、リセットした変更処理フラグが再
度セットされるのを待つ。変更処理が終了すると、ステ
ップＳ７.０６へ進み、クロック発生部１.０４が位相ロ
ックに要する時間を待ってステップＳ７.０７へ進む。
プＳ７.０４で要求した表示モード変更処理が終了する
のをまつ。ここでは、リセットした変更処理フラグが再
度セットされるのを待つ。変更処理が終了すると、ステ
ップＳ７.０６へ進み、クロック発生部１.０４が位相ロ
ックに要する時間を待ってステップＳ７.０７へ進む。
【００８４】ステップＳ７.０７では位相Ｌｏｃｋ信号
ｃｓ３.１４を観測して、位相ロックがかかっていれば
ステップＳ７.０１へ戻る。そうでなければ、本表示モ
ード判別および制御モジュール７.０２では、対応でき
ないとしてステップＳ７.０８へ進み、例外処理を行
う。
ｃｓ３.１４を観測して、位相ロックがかかっていれば
ステップＳ７.０１へ戻る。そうでなければ、本表示モ
ード判別および制御モジュール７.０２では、対応でき
ないとしてステップＳ７.０８へ進み、例外処理を行
う。
【００８５】次に、図１７〜図２１のフローチャートを
参照して、表示モード判別および制御モジュール７.０
２の動作について説明する。なお、本モジュール７.０
２は、同期信号変化検出モジュール７.０１よりの変更
要求によって起動、あるいは、開始位置にジャンプす
る。
参照して、表示モード判別および制御モジュール７.０
２の動作について説明する。なお、本モジュール７.０
２は、同期信号変化検出モジュール７.０１よりの変更
要求によって起動、あるいは、開始位置にジャンプす
る。
【００８６】先ず、ステップＳ７.５１において、シス
テム制御部１.９１は、同期信号測定部１.０２のＲ／Ｗ
制御部２.３０を制御し、垂直同期信号ｃｓ２.０２の立
ち上がりに同期して、垂直同期信号の１周期分の水平、
垂直同期信号周期ＰＨＤ１、ＰＨＤ２、ＰＶＤ、ＶＤ値
ＬＶＶＤ、−ＶＤ周期中の水平同期信号の数、またこれ
ら同期信号の同期パルス幅ＴＨＤ、ＴＶＤをＦＩＦＯ
２.０５、ＦＩＦＯ２.０６、レジスタ２.１４よりシス
テム制御部１.９１へ読み出す。
テム制御部１.９１は、同期信号測定部１.０２のＲ／Ｗ
制御部２.３０を制御し、垂直同期信号ｃｓ２.０２の立
ち上がりに同期して、垂直同期信号の１周期分の水平、
垂直同期信号周期ＰＨＤ１、ＰＨＤ２、ＰＶＤ、ＶＤ値
ＬＶＶＤ、−ＶＤ周期中の水平同期信号の数、またこれ
ら同期信号の同期パルス幅ＴＨＤ、ＴＶＤをＦＩＦＯ
２.０５、ＦＩＦＯ２.０６、レジスタ２.１４よりシス
テム制御部１.９１へ読み出す。
【００８７】次にステップＳ７.５２で、読み出したデ
ータを不揮発性メモリ部１.９４内にある、各種ホスト
装置における同期信号等の各種パラメータを登録してあ
るテーブル（以後、機種テーブルと称する）の内容と比
較し、表示モードが一つに特定できるかどうかを判定す
る。ここで、比較内容がすべて一致する機種がテーブル
内より見つかれば、１モードに特定できると判断し、ス
テップＳ７.５６へ進む。
ータを不揮発性メモリ部１.９４内にある、各種ホスト
装置における同期信号等の各種パラメータを登録してあ
るテーブル（以後、機種テーブルと称する）の内容と比
較し、表示モードが一つに特定できるかどうかを判定す
る。ここで、比較内容がすべて一致する機種がテーブル
内より見つかれば、１モードに特定できると判断し、ス
テップＳ７.５６へ進む。
【００８８】一方、１モードに特定できない場合は、ス
テップＳ７.５４へ進み、複数モードなら特定できるか
どうかを判定する。ここで、複数モードなら特定できる
場合とは、測定した機種間のばらつき、ジッタ等での測
定誤差があり、その測定範囲に複数の表示モード（機
種）が存在するようなケースである。複数モードで特定
できる場合は、ステップＳ７.５５へ進み、後述のキー
入力部１.９２内の機種設定スイッチがセットされてい
るかどうかをチェックする。機種設定スイッチには、機
種（或は表示モード）そのものが設定される。上記のよ
うに機種が一つに設定できない場合、ユーザが強制的に
機種（或は表示モード）をを設定するためのものであ
る。設定の方法としては、ＯＳＤ等で特定できない複数
の機種（或は表示モード）を表示し、その中からユーザ
に選択させるという方法が考えられる。なお、ＯＳＤ
は、機種（或は表示モード）が特定できないような場合
でも、また、ビデオ信号が入力されていない場合でも表
示することができる。そして、機種設定スイッチの設定
による設定表示モードが、ステップＳ７.５４で特定し
た複数モードの一つであるかどうかを判定する。そし
て、一致した場合、機種設定スイッチの設定モードを１
つの特定モードとして、ステップＳ７.５６へ進む。
テップＳ７.５４へ進み、複数モードなら特定できるか
どうかを判定する。ここで、複数モードなら特定できる
場合とは、測定した機種間のばらつき、ジッタ等での測
定誤差があり、その測定範囲に複数の表示モード（機
種）が存在するようなケースである。複数モードで特定
できる場合は、ステップＳ７.５５へ進み、後述のキー
入力部１.９２内の機種設定スイッチがセットされてい
るかどうかをチェックする。機種設定スイッチには、機
種（或は表示モード）そのものが設定される。上記のよ
うに機種が一つに設定できない場合、ユーザが強制的に
機種（或は表示モード）をを設定するためのものであ
る。設定の方法としては、ＯＳＤ等で特定できない複数
の機種（或は表示モード）を表示し、その中からユーザ
に選択させるという方法が考えられる。なお、ＯＳＤ
は、機種（或は表示モード）が特定できないような場合
でも、また、ビデオ信号が入力されていない場合でも表
示することができる。そして、機種設定スイッチの設定
による設定表示モードが、ステップＳ７.５４で特定し
た複数モードの一つであるかどうかを判定する。そし
て、一致した場合、機種設定スイッチの設定モードを１
つの特定モードとして、ステップＳ７.５６へ進む。
【００８９】ステップＳ７.５６では、水平同期信号Ｈ
Ｄの立ち下がり周期ＰＨＤ１の種類が１種類であるかど
うかを判別し、一つであれば、ステップＳ７.５７へ進
む。ステップＳ５.５７では、不揮発性メモリ部１.９４
内の機種テーブル内より、特定された表示モードパラメ
ータを読み出し、これをクロック発生部１.０４内のレ
ジスタ群３.１７ａにセットする。このセットされたパ
ラメータによって、分周器３.０４、Ｄ／Ａ変換器３.０
９、３.１１等が制御される。その後、ステップＳ７.５
８へ進んで変更処理終了フラグをセットし、同期信号変
化検出モジュール７.０１へ変更処理の終了を知らせ
る。
Ｄの立ち下がり周期ＰＨＤ１の種類が１種類であるかど
うかを判別し、一つであれば、ステップＳ７.５７へ進
む。ステップＳ５.５７では、不揮発性メモリ部１.９４
内の機種テーブル内より、特定された表示モードパラメ
ータを読み出し、これをクロック発生部１.０４内のレ
ジスタ群３.１７ａにセットする。このセットされたパ
ラメータによって、分周器３.０４、Ｄ／Ａ変換器３.０
９、３.１１等が制御される。その後、ステップＳ７.５
８へ進んで変更処理終了フラグをセットし、同期信号変
化検出モジュール７.０１へ変更処理の終了を知らせ
る。
【００９０】一方、ＨＤ立ち下がり周期ＰＨＤ１が１種
類ではない場合はステップＳ７.５９へ進み、単純には
１種類ではないが、途中で周期検出エッジを変化させる
と１種類になるような場合、例えば図１４のように垂直
同期信号ＶＤの立上りを含むｉ個は立ち下がりＨＤ周期
ＰＨＤがｔ１、その後のＮ-i−１個は立ち上がり周期Ｐ
ＨＤ２がｔ１になるような場合は、ステップＳ７.６０
へ進む。ステップＳ７.６０では、上記ステップＳ７.５
７と同様に不揮発性メモリ部１.９４内の機種テーブル
内より特定した表示モードのパラメータのうち、分周器
３.０４、Ｄ／Ａ変換器３.０９、３.１１等を制御する
為のパラメータを、クロック発生部１.０４内のレジス
タ群３.１７ａにセットする。
類ではない場合はステップＳ７.５９へ進み、単純には
１種類ではないが、途中で周期検出エッジを変化させる
と１種類になるような場合、例えば図１４のように垂直
同期信号ＶＤの立上りを含むｉ個は立ち下がりＨＤ周期
ＰＨＤがｔ１、その後のＮ-i−１個は立ち上がり周期Ｐ
ＨＤ２がｔ１になるような場合は、ステップＳ７.６０
へ進む。ステップＳ７.６０では、上記ステップＳ７.５
７と同様に不揮発性メモリ部１.９４内の機種テーブル
内より特定した表示モードのパラメータのうち、分周器
３.０４、Ｄ／Ａ変換器３.０９、３.１１等を制御する
為のパラメータを、クロック発生部１.０４内のレジス
タ群３.１７ａにセットする。
【００９１】次いで、ステップＳ７.６１へ進み、上記
処理で特定した表示モードに対応するＨＤ周期検出エッ
ジの変化点における水平同期信号ＨＤの数（ｉ−１）と
（Ｎ−１）を機種テーブルより読み出し、同期信号測定
部１.０２内の比較ＨＤ数レジスタ２.２１に書き込む。
その後、ステップＳ７.６２へ進み、変更処理終了フラ
グをセットする。
処理で特定した表示モードに対応するＨＤ周期検出エッ
ジの変化点における水平同期信号ＨＤの数（ｉ−１）と
（Ｎ−１）を機種テーブルより読み出し、同期信号測定
部１.０２内の比較ＨＤ数レジスタ２.２１に書き込む。
その後、ステップＳ７.６２へ進み、変更処理終了フラ
グをセットする。
【００９２】続いて、ステップＳ７.６３へ進み、同期
信号測定部１.０２内の比較ＨＤ数レジスタ２.２１と入
力された水平同期信号ＨＤの数が一致し、コンパレータ
２.２２からの制御信号ｃｓ２.２２がアクティブになっ
たかどうかを検出する。該信号がアクティブになるとス
テップＳ７.６４へ進み、次のＨＤ周期の検出エッジを
立ち下がりにするのか立上りにするのかを判定する。例
えば、図１４の例では、同期信号測定部１.０２内のカ
ウンタ２.１１のカウント数が、（ｉ−１）ならば次は
立上り、（Ｎ−１）なら次は立ち下がりと判定する。そ
して、次のＨＤ周期の検出エッジを立ち下がりにするの
であれば、ステップＳ７.６５へ進み、クロック発生部
１.０４内のレジスタ群３.１７ａに極性反転部３.０２
を立ち下がりにセットするデータを書き込無。一方、検
出エッジを立ち上りにするのであれば、ステップＳ７.
６６へ進み、クロック発生部１.０４内のレジスタ群３.
１７ａに極性反転部３.０２を立ち上りにセットするデ
ータを書き込む。そして、ステップＳ７.６３へ戻りこ
れを繰り返すことで位相比較検出エッジを変化させる。
信号測定部１.０２内の比較ＨＤ数レジスタ２.２１と入
力された水平同期信号ＨＤの数が一致し、コンパレータ
２.２２からの制御信号ｃｓ２.２２がアクティブになっ
たかどうかを検出する。該信号がアクティブになるとス
テップＳ７.６４へ進み、次のＨＤ周期の検出エッジを
立ち下がりにするのか立上りにするのかを判定する。例
えば、図１４の例では、同期信号測定部１.０２内のカ
ウンタ２.１１のカウント数が、（ｉ−１）ならば次は
立上り、（Ｎ−１）なら次は立ち下がりと判定する。そ
して、次のＨＤ周期の検出エッジを立ち下がりにするの
であれば、ステップＳ７.６５へ進み、クロック発生部
１.０４内のレジスタ群３.１７ａに極性反転部３.０２
を立ち下がりにセットするデータを書き込無。一方、検
出エッジを立ち上りにするのであれば、ステップＳ７.
６６へ進み、クロック発生部１.０４内のレジスタ群３.
１７ａに極性反転部３.０２を立ち上りにセットするデ
ータを書き込む。そして、ステップＳ７.６３へ戻りこ
れを繰り返すことで位相比較検出エッジを変化させる。
【００９３】一方、ステップＳ７.５９で表示モードは
１つに特定できるが、水平同期信号ＨＤが複数存在する
ような場合、例えば、図１３のように、垂直同期信号Ｖ
Ｄの立ち上りを含むｉ個のＰＨＤ１がｔ１、その後のＮ
-i個のＰＨＤ１がｔ２になるような場合は、ステップＳ
７.６７へ進む。ステップＳ７.６７では、不揮発性メモ
リ部１.９４内の機種テーブルより、特定したモードに
対応するパラメータ、即ちＨＤ周期の変化点のＨＤの数
（ＰＨＤ（ｉ−１）とＰＨＤ（Ｎ−１））を読み出し、
これを同期信号測定部１.０２内の比較ＨＤ数レジスタ
２.２１に書き込む。
１つに特定できるが、水平同期信号ＨＤが複数存在する
ような場合、例えば、図１３のように、垂直同期信号Ｖ
Ｄの立ち上りを含むｉ個のＰＨＤ１がｔ１、その後のＮ
-i個のＰＨＤ１がｔ２になるような場合は、ステップＳ
７.６７へ進む。ステップＳ７.６７では、不揮発性メモ
リ部１.９４内の機種テーブルより、特定したモードに
対応するパラメータ、即ちＨＤ周期の変化点のＨＤの数
（ＰＨＤ（ｉ−１）とＰＨＤ（Ｎ−１））を読み出し、
これを同期信号測定部１.０２内の比較ＨＤ数レジスタ
２.２１に書き込む。
【００９４】その後、ステップＳ７.６９へ進み、変更
処理終了フラグをセットしたあと、ステップＳ７.７０
へ進む。ステップＳ７.７０では、同期信号測定部１.０
２内の比較ＨＤ数レジスタ２.２１と入力された水平同
期信号ＨＤの数が一致し、コンパレータ２.２２からの
コンパレータ出力ｃｓ２.２２がアクティブになったか
どうかを検出する。該信号がアクティブになるとステッ
プＳ７.７１へ進み、アクティブとなっているＨＤ数に
対応したＨＤ周期のパラメータを機種テーブル内より読
み出し、クロック発生部１.０４内の分周器３.０４、Ｄ
／Ａ変換器３.０９，３.１１等をレジスタ群３.１７ａ
にセットする。そして、この後、ステップＳ７.７０へ
戻り、前述ステップＳ７.７０を繰り返す。なお、アク
ティブＨＤ数対応のパラメータとは、例えば図１４にお
いてＮ−１が検出された場合には次のサイクル以降のパ
ラメータとしてＨＤ周期がｔ１に対応するものとなり、
ｉ−１が検出された場合には次のサイクルからＨＤ周期
がｔ２に対応するものとなる。
処理終了フラグをセットしたあと、ステップＳ７.７０
へ進む。ステップＳ７.７０では、同期信号測定部１.０
２内の比較ＨＤ数レジスタ２.２１と入力された水平同
期信号ＨＤの数が一致し、コンパレータ２.２２からの
コンパレータ出力ｃｓ２.２２がアクティブになったか
どうかを検出する。該信号がアクティブになるとステッ
プＳ７.７１へ進み、アクティブとなっているＨＤ数に
対応したＨＤ周期のパラメータを機種テーブル内より読
み出し、クロック発生部１.０４内の分周器３.０４、Ｄ
／Ａ変換器３.０９，３.１１等をレジスタ群３.１７ａ
にセットする。そして、この後、ステップＳ７.７０へ
戻り、前述ステップＳ７.７０を繰り返す。なお、アク
ティブＨＤ数対応のパラメータとは、例えば図１４にお
いてＮ−１が検出された場合には次のサイクル以降のパ
ラメータとしてＨＤ周期がｔ１に対応するものとなり、
ｉ−１が検出された場合には次のサイクルからＨＤ周期
がｔ２に対応するものとなる。
【００９５】このようにして、ＨＤ周期が変化してもド
ットクロックｓ３.０３、及びこれらより生成される各
種クロック信号ｃｓ１.０３〜ｃｓ１.０５が、映像信号
に含まれる同期信号に対して一定の周波数、位相となる
ように制御される。
ットクロックｓ３.０３、及びこれらより生成される各
種クロック信号ｃｓ１.０３〜ｃｓ１.０５が、映像信号
に含まれる同期信号に対して一定の周波数、位相となる
ように制御される。
【００９６】さて、ステップＳ７.５４あるいは、ステ
ップＳ７.５５で、入力されたビデオ信号の表示モード
が特定できない場合は、ステップＳ７.７２に進む。ス
テップＳ７.７２では、前述のステップＳ７.５６，ステ
ップＳ７.５９と同様に、ビデオ信号のＨＤ周期が一つ
であるか否か、あるいは、ＨＤ検出エッジを変化させれ
ばＨＤ周期が一つになるかどうかを判定する。
ップＳ７.５５で、入力されたビデオ信号の表示モード
が特定できない場合は、ステップＳ７.７２に進む。ス
テップＳ７.７２では、前述のステップＳ７.５６，ステ
ップＳ７.５９と同様に、ビデオ信号のＨＤ周期が一つ
であるか否か、あるいは、ＨＤ検出エッジを変化させれ
ばＨＤ周期が一つになるかどうかを判定する。
【００９７】ステップＳ７.７２でＨＤ周期が１種類の
場合は、ステップＳ７.７３へ進み、前述のステップＳ
７.５７からステップＳ７.５８の処理とほぼ同様な処理
を行う。先ず、不揮発性メモリ部１.９４内の機種テー
ブルより、デフォルトモードのパラメータを読み出し、
これをクロック発生部１.０４内のレジスタ群３.１７ａ
にセットし、分周器３.０４、Ｄ／Ａ変換器３.０９，
３.１１等を制御する。その後、ステップＳ７.７４へ進
み、変更処理終了フラグをセットすることにより、同期
信号変化検出モジュールへ変更処理の終了を知らせる。
場合は、ステップＳ７.７３へ進み、前述のステップＳ
７.５７からステップＳ７.５８の処理とほぼ同様な処理
を行う。先ず、不揮発性メモリ部１.９４内の機種テー
ブルより、デフォルトモードのパラメータを読み出し、
これをクロック発生部１.０４内のレジスタ群３.１７ａ
にセットし、分周器３.０４、Ｄ／Ａ変換器３.０９，
３.１１等を制御する。その後、ステップＳ７.７４へ進
み、変更処理終了フラグをセットすることにより、同期
信号変化検出モジュールへ変更処理の終了を知らせる。
【００９８】一方、ステップＳ７.７２において、ＨＤ
立ち下がり周期ＰＨＤ１が１種類でない場合はステップ
Ｓ７.７５へ進む。ここで、当該同期信号が、単純には
１種類の周期ではないが、途中で周期検出エッジを変化
させると１種類になるような場合、例えば図１４のよう
に垂直同期信号ＶＤの立ち上がりを含むｉ個は立ち下が
りＨＤ周期ＰＨＤ１がｔ１、その後Ｎ-i−１個はＰＨＤ
２がｔ１になるような場合は、ステップＳ７.７６へ進
み、前述のステップＳ７.６０からステップＳ７.６６と
同様の処理を行う。
立ち下がり周期ＰＨＤ１が１種類でない場合はステップ
Ｓ７.７５へ進む。ここで、当該同期信号が、単純には
１種類の周期ではないが、途中で周期検出エッジを変化
させると１種類になるような場合、例えば図１４のよう
に垂直同期信号ＶＤの立ち上がりを含むｉ個は立ち下が
りＨＤ周期ＰＨＤ１がｔ１、その後Ｎ-i−１個はＰＨＤ
２がｔ１になるような場合は、ステップＳ７.７６へ進
み、前述のステップＳ７.６０からステップＳ７.６６と
同様の処理を行う。
【００９９】すなわち、ステップＳ７.７６において、
不揮発性メモリ部１.９４内の機種テーブル内より、デ
フォルト表示モードのパラメータのうち、分周器３.０
４、Ｄ／Ａ変換器３.０９，３.１１等を制御する為のパ
ラメータを、クロック発生部１.０４内のレジスタ群３.
１７ａにセットする。次いで、ステップＳ７.７７へ進
み、デフォルト表示モードのＨＤ周期検出エッジの変化
点のＨＤの数（（ｉ−１）と（Ｎ−１））を機種テーブ
ルより読み出し、同期信号測定部１.０２内の比較ＨＤ
数レジスタ２.２１に書き込む。
不揮発性メモリ部１.９４内の機種テーブル内より、デ
フォルト表示モードのパラメータのうち、分周器３.０
４、Ｄ／Ａ変換器３.０９，３.１１等を制御する為のパ
ラメータを、クロック発生部１.０４内のレジスタ群３.
１７ａにセットする。次いで、ステップＳ７.７７へ進
み、デフォルト表示モードのＨＤ周期検出エッジの変化
点のＨＤの数（（ｉ−１）と（Ｎ−１））を機種テーブ
ルより読み出し、同期信号測定部１.０２内の比較ＨＤ
数レジスタ２.２１に書き込む。
【０１００】その後、ステップＳ７.７８へ進み、変更
処理終了フラグをセットし、ステップＳ７.７９へ進
む。ステップＳ７.７９では、同期信号測定部１.０２内
の比較ＨＤ数レジスタ２.２１と入力された水平同期信
号ＨＤの数が一致し、コンパレータ２.２２からのコン
パレータ出力ｃｓ２.２２がアクティブになったかどう
かを検出する。該信号がアクティブになるとステップＳ
７.８０へ進み、次のＨＤ周期の検出エッジを立ち下が
りにするのか立ち上がりにするのかを判定する。
処理終了フラグをセットし、ステップＳ７.７９へ進
む。ステップＳ７.７９では、同期信号測定部１.０２内
の比較ＨＤ数レジスタ２.２１と入力された水平同期信
号ＨＤの数が一致し、コンパレータ２.２２からのコン
パレータ出力ｃｓ２.２２がアクティブになったかどう
かを検出する。該信号がアクティブになるとステップＳ
７.８０へ進み、次のＨＤ周期の検出エッジを立ち下が
りにするのか立ち上がりにするのかを判定する。
【０１０１】例えば、図１３の例では、カウンタ２.１
１によるカウント値（ＨＤ数）が（ｉ−１）ならば次は
立ち上がり、（Ｎ−１）なら次は立ち下がりと判定す
る。そして、立ち下がりであればステップＳ７.８１へ
進み、クロック発生部１.０４内のレジスタ群３.１７ａ
に極性反転部３.０２を立ち下がりにセットするデータ
を書き込む。一方、立ち上がりであれば、ステップＳ
７.８２へ進み、クロック発生部１.０４内のレジスタ群
３.１７ａに極性反転部３.０２を立ち上がりにセットす
るデータを書き込む。この際、極性反転前後に位相比較
イネーブル制御信号ｃｓ３.０５を一時的にインハビッ
トにしている。
１によるカウント値（ＨＤ数）が（ｉ−１）ならば次は
立ち上がり、（Ｎ−１）なら次は立ち下がりと判定す
る。そして、立ち下がりであればステップＳ７.８１へ
進み、クロック発生部１.０４内のレジスタ群３.１７ａ
に極性反転部３.０２を立ち下がりにセットするデータ
を書き込む。一方、立ち上がりであれば、ステップＳ
７.８２へ進み、クロック発生部１.０４内のレジスタ群
３.１７ａに極性反転部３.０２を立ち上がりにセットす
るデータを書き込む。この際、極性反転前後に位相比較
イネーブル制御信号ｃｓ３.０５を一時的にインハビッ
トにしている。
【０１０２】そして、ステップＳ７.７９へ戻りこれを
繰り返すことで位相比較検出エッジを変化させる。
繰り返すことで位相比較検出エッジを変化させる。
【０１０３】一方、表示モードは１つに特定できるが、
垂直同期信号一周期（１ＶＤ周期）内に水平同期信号Ｈ
Ｄ周期が複数存在するような場合がある。例えば、図１
３では、垂直同期信号ＶＤの立ち上がりを含めｉ個のＰ
ＨＤがｔ１、その後Ｎ−ｉ個のＰＨＤ１がｔ２である２
種類のＨＤ周期が存在する。今ｉ＞Ｎ−ｉとすると、図
４におけるＨＤ周期の中でその数の最大のＨＤ周期はｔ
１であり、この最大ＨＤ周期から他のＨＤ周期へ変化す
る一つ前のＨＤ数はｉ−１であり、他のＨＤ周期から最
大のＨＤ周期へ変化する一つ前のＨＤ数はＮ−１とな
る。
垂直同期信号一周期（１ＶＤ周期）内に水平同期信号Ｈ
Ｄ周期が複数存在するような場合がある。例えば、図１
３では、垂直同期信号ＶＤの立ち上がりを含めｉ個のＰ
ＨＤがｔ１、その後Ｎ−ｉ個のＰＨＤ１がｔ２である２
種類のＨＤ周期が存在する。今ｉ＞Ｎ−ｉとすると、図
４におけるＨＤ周期の中でその数の最大のＨＤ周期はｔ
１であり、この最大ＨＤ周期から他のＨＤ周期へ変化す
る一つ前のＨＤ数はｉ−１であり、他のＨＤ周期から最
大のＨＤ周期へ変化する一つ前のＨＤ数はＮ−１とな
る。
【０１０４】このような場合は、ステップＳ７.７５か
らステップＳ７.８３へ進み、先ず該複数種類のＨＤ周
期の中で、発生する数が最大のＨＤ周期とそのＨＤ数を
検出する。そして、この最大個数のＨＤ周期から他のＨ
Ｄ周期へ変化する一つ前のＨＤ数ＮＨＤ１と、他のＨＤ
周期から当該最大個数のＨＤ周期へ変化する一つ前のＨ
Ｄ数のＨＤ数ＮＨＤ２を同期信号測定部１.０２内の比
較ＨＤ数レジスタ２.２１にセットする。
らステップＳ７.８３へ進み、先ず該複数種類のＨＤ周
期の中で、発生する数が最大のＨＤ周期とそのＨＤ数を
検出する。そして、この最大個数のＨＤ周期から他のＨ
Ｄ周期へ変化する一つ前のＨＤ数ＮＨＤ１と、他のＨＤ
周期から当該最大個数のＨＤ周期へ変化する一つ前のＨ
Ｄ数のＨＤ数ＮＨＤ２を同期信号測定部１.０２内の比
較ＨＤ数レジスタ２.２１にセットする。
【０１０５】次にステップＳ７.８４へ進み、不揮発性
メモリ部１.９４内の機種テーブル内より、デフォルト
の表示モードのパラメータのうち、分周器３.０４、Ｄ
／Ａ変換器３.０９，３.１１等を制御する為のパラメー
タを、クロック発生部１.０４内のレジスタ群３.１７ａ
にセットする。その後ステップＳ７.８５で変更処理終
了フラグをセットする。
メモリ部１.９４内の機種テーブル内より、デフォルト
の表示モードのパラメータのうち、分周器３.０４、Ｄ
／Ａ変換器３.０９，３.１１等を制御する為のパラメー
タを、クロック発生部１.０４内のレジスタ群３.１７ａ
にセットする。その後ステップＳ７.８５で変更処理終
了フラグをセットする。
【０１０６】続いて、ステップＳ７.８６へ進み、同期
信号測定部１.０２内の比較ＨＤ数レジスタと入力され
た水平同期信号ＨＤの数が一致し、コンパレータ２.２
２からのコンパレータ出力ｃｓ２.２２がアクティブに
なったかどうかを検出する。該信号がアクティブになる
とステップＳ７.８７へ進み、該信号が前記最大個数の
ＨＤ周期から他のＨＤ周期へ変化する一つ前のＨＤ数で
あるのか、他のＨＤ周期から最大個数のＨＤ周期へ変化
する一つ前のＨＤ数であるのかを判別する。すなわち、
次のＨＤ周期が前記最大個数のＨＤ周期であるのか、そ
れ以外のＨＤ周期であるのかを判別する。例えば図１３
のような同期信号の場合、カウンタ２.１１の値がＮ−
１の場合は次のＨＤ周期が最大個数のＨＤ周期であると
判断し、カウンタ２.１１の値がｉ−１であれば他のＨ
Ｄ周期であると判断する。
信号測定部１.０２内の比較ＨＤ数レジスタと入力され
た水平同期信号ＨＤの数が一致し、コンパレータ２.２
２からのコンパレータ出力ｃｓ２.２２がアクティブに
なったかどうかを検出する。該信号がアクティブになる
とステップＳ７.８７へ進み、該信号が前記最大個数の
ＨＤ周期から他のＨＤ周期へ変化する一つ前のＨＤ数で
あるのか、他のＨＤ周期から最大個数のＨＤ周期へ変化
する一つ前のＨＤ数であるのかを判別する。すなわち、
次のＨＤ周期が前記最大個数のＨＤ周期であるのか、そ
れ以外のＨＤ周期であるのかを判別する。例えば図１３
のような同期信号の場合、カウンタ２.１１の値がＮ−
１の場合は次のＨＤ周期が最大個数のＨＤ周期であると
判断し、カウンタ２.１１の値がｉ−１であれば他のＨ
Ｄ周期であると判断する。
【０１０７】ステップＳ７.８７による判断の結果、次
のＨＤ周期が最大個数以外のＨＤ周期（即ち他のＨＤ周
期）であれば、ステップＳ７.８８へ進み、クロック発
生部１.０４内の位相比較器３.０５の位相比較をインハ
ビット（禁止）にするようにレジスタ群３.１７ａにセ
ットする。一方、次のＨＤ周期が最大個数ＨＤ周期であ
れば、ステップＳ７.８９へ進み、位相比較器３.０５の
位相比較をイネーブル（許可）にするためにレジスタ群
３.１７ａをセットする。そして、ステップＳ７.８６へ
戻り、これを繰り返す。
のＨＤ周期が最大個数以外のＨＤ周期（即ち他のＨＤ周
期）であれば、ステップＳ７.８８へ進み、クロック発
生部１.０４内の位相比較器３.０５の位相比較をインハ
ビット（禁止）にするようにレジスタ群３.１７ａにセ
ットする。一方、次のＨＤ周期が最大個数ＨＤ周期であ
れば、ステップＳ７.８９へ進み、位相比較器３.０５の
位相比較をイネーブル（許可）にするためにレジスタ群
３.１７ａをセットする。そして、ステップＳ７.８６へ
戻り、これを繰り返す。
【０１０８】こうすることによって垂直同期信号一周期
（１ＶＤ周期）内の最大個数のＨＤ周期内でのみＰＬＬ
回路をロックさせ、かつ、ＰＬＬ回路のアンロック時間
を最小限に押さえることができる。
（１ＶＤ周期）内の最大個数のＨＤ周期内でのみＰＬＬ
回路をロックさせ、かつ、ＰＬＬ回路のアンロック時間
を最小限に押さえることができる。
【０１０９】以上のようにして、入力された映像信号の
垂直、水平同期信号に適切に対応したドットクロックを
発生することができる。この結果、各種の表示モードに
対して上記図９における水平表示開始時間とドットクロ
ック周期を特定することができ、分周クロックのリセッ
ト時間を適切に設定できる。また、分周クロックｃｓ
１.０４のリセット時間はマニュアルによって設定可能
である。これは、例えばキー入力部１.９２によって、
分周クロックｃｓ１.０４のリセット期間のドットクロ
ック数を設定するように構成することで達成される。な
お、マニュアルでセットされたリセット期間のデータ
は、レジスタ群３.１７ａに書き込まれ、制御信号ｃｓ
３.１２を介してリセット期間の調整が行われる。従っ
て、実際に映像信号を表示装置１.５に表示してみて、
各水平ラインの第１ピクセルの位置に第１番目の画素デ
ータが表示されていないようであれば、分周クロックｃ
ｓ１.０４のリセット時間をマニュアルで設定して調整
することが可能である。
垂直、水平同期信号に適切に対応したドットクロックを
発生することができる。この結果、各種の表示モードに
対して上記図９における水平表示開始時間とドットクロ
ック周期を特定することができ、分周クロックのリセッ
ト時間を適切に設定できる。また、分周クロックｃｓ
１.０４のリセット時間はマニュアルによって設定可能
である。これは、例えばキー入力部１.９２によって、
分周クロックｃｓ１.０４のリセット期間のドットクロ
ック数を設定するように構成することで達成される。な
お、マニュアルでセットされたリセット期間のデータ
は、レジスタ群３.１７ａに書き込まれ、制御信号ｃｓ
３.１２を介してリセット期間の調整が行われる。従っ
て、実際に映像信号を表示装置１.５に表示してみて、
各水平ラインの第１ピクセルの位置に第１番目の画素デ
ータが表示されていないようであれば、分周クロックｃ
ｓ１.０４のリセット時間をマニュアルで設定して調整
することが可能である。
【０１１０】１.０５は、補間部であって、Ａ／Ｄ変換
部１.０３より得られるデジタル化されたＲＧＢ画像信
号ｓ１.０３に垂直補間処理を施し、表示装置１.５の表
示解像度に合わせた解像度に変換する。以下に、補間部
１.０５で採用しているアルゴリズムについて図２２〜
図２４を参照して説明する。
部１.０３より得られるデジタル化されたＲＧＢ画像信
号ｓ１.０３に垂直補間処理を施し、表示装置１.５の表
示解像度に合わせた解像度に変換する。以下に、補間部
１.０５で採用しているアルゴリズムについて図２２〜
図２４を参照して説明する。
【０１１１】図２２、図２３、図２４は補間部１.０５
において実行される補間処理を説明する図である。この
種の補間処理方法として、一般的によく用いられている
方法としては、最近隣内挿法、線形補間法（１次内挿
法）、３次たたみ込み補間法等がある。
において実行される補間処理を説明する図である。この
種の補間処理方法として、一般的によく用いられている
方法としては、最近隣内挿法、線形補間法（１次内挿
法）、３次たたみ込み補間法等がある。
【０１１２】最近隣内挿法は、内挿したい画素に最も近
い補間前画素を補間画素とする方法である。また線形補
間法は、内挿したい画素の両脇にある画素の画素データ
を用いて、内挿する画素の画素データを求める方法であ
る。例えば図２２に示すように、距離間隔１で並んでい
る画素ａ１，ａ２からそれぞれｕ，ｖの距離のある位置
（画素ａ１とａ２の間）に画素ｂを内挿する場合、画素
ｂの画素データは式（１）で求められる。
い補間前画素を補間画素とする方法である。また線形補
間法は、内挿したい画素の両脇にある画素の画素データ
を用いて、内挿する画素の画素データを求める方法であ
る。例えば図２２に示すように、距離間隔１で並んでい
る画素ａ１，ａ２からそれぞれｕ，ｖの距離のある位置
（画素ａ１とａ２の間）に画素ｂを内挿する場合、画素
ｂの画素データは式（１）で求められる。
【０１１３】 ｂ＝ａ１＊ｕ／（ｕ＋ｖ）＋ａ２＊ｖ／（ｕ＋ｖ） （１） ここで、＊は乗算を、／は除算を表す。
【０１１４】一方、３次たたみ込み補間法は、内挿した
い画素の両脇２画素づつの画素データと、３次たたみ込
み関数を用いて内挿する画素の画素データを求める方法
である。３次たたみ込み関数ｆは、内挿する画素と、距
離間隔１で並んでいる両脇２画素づつとの距離をｔとし
て式（２）で与えられる。
い画素の両脇２画素づつの画素データと、３次たたみ込
み関数を用いて内挿する画素の画素データを求める方法
である。３次たたみ込み関数ｆは、内挿する画素と、距
離間隔１で並んでいる両脇２画素づつとの距離をｔとし
て式（２）で与えられる。
【０１１５】 ｆ（ｔ）＝ｓｉｎ（πｔ）／（πｔ） （２） 式（２）はｔの範囲により、以下の式（３），（４），
（５）のように展開される。 f(t)=1-2*|t|^2+|t|^3 (0≦|t|<1) (3) f(t)=4-8*|t|+5*|t|^2-|t|^3 (1≦|t|<2) (4) f(t)=0 (2≦|t|) (5) ここで、＾はべき乗を表す（例えば、|t|^3 は、|t|の
３乗を表す）。
（５）のように展開される。 f(t)=1-2*|t|^2+|t|^3 (0≦|t|<1) (3) f(t)=4-8*|t|+5*|t|^2-|t|^3 (1≦|t|<2) (4) f(t)=0 (2≦|t|) (5) ここで、＾はべき乗を表す（例えば、|t|^3 は、|t|の
３乗を表す）。
【０１１６】例えば図２３に示すように、距離間隔１で
並んでいる画素ａ１，ａ２，ａ３，ａ４からそれぞれｕ
１，ｕ２，ｕ３，ｕ４の距離にある位置（画素ａ２とａ
３の間）に画素ｂを内挿する場合、画素ｂの画素データ
は該３次たたみ込み関数ｆを用いて式（６）で求められ
る。
並んでいる画素ａ１，ａ２，ａ３，ａ４からそれぞれｕ
１，ｕ２，ｕ３，ｕ４の距離にある位置（画素ａ２とａ
３の間）に画素ｂを内挿する場合、画素ｂの画素データ
は該３次たたみ込み関数ｆを用いて式（６）で求められ
る。
【０１１７】即ち、 となる。なお、各ａ１〜ａ４の各画素の値、及びｕ１〜
ｕ４で示される距離は、見易くするために［］で括って
表した。
ｕ４で示される距離は、見易くするために［］で括って
表した。
【０１１８】ここで式（１），（６）を用いて、例とし
て７６８画素から９６０画素へ、線形補間法（１次内挿
法）および３次たたみ込み補間処理を行う場合につい
て、図２４を参考にしながら説明する。この例の場合、
５画素の補間前データから、８画素の補間データを作成
する。そのため、線形補間後の画素データｂｎおよび、
３次たたみ込み補間法による補間後の画素データｂｎ
は、補間前の画素データａｎを用いてそれぞれ式（７）
および式（８）で与えられる。なお、以下の式で、補間
前の各画素データ及び補間後の各画素データは［］で括
って表した。また、例えば、[a(4n+1)]は、ａの４ｎ＋
１番目の値を表す（ｎ＝２ならば、ａ９を表す）。 [b(5n+1)] = [a(4n+1)] (n=0,1,2,…) [b(5n+2)] = (4/5)*[a(4n+1)] + (1/5)*[a(4n+2)] [b(5n+3)] = (3/5)*[a(4n+2)] + (2/5)*[a(4n+3)] [b(5n+4)] = (2/5)*[a(4n+3)] + (3/5)*[a(4n(n+1))] [b(5n+5)] = (1/5)*[a(4(n+1))] + (4/5)*[a(4(n+1)+1)] … (7) [b(5n+1)] = [a(4n+1)] (n=0,1,2,…) [b(5n+2)] = (-4/125)*[a4n] + (29/125)*[a(4n+1)] + (116/125)*[a(4n+2)] + (-16/125)*[a(4n+3)] [b(5n+3)] = (-12/125)*[a(4n+1)] + (62/125)*[a(4n+2)] + (93/125)*[a(4n+3)] + (-18/125)*[a(4(n+1))] [b(5n+4)] = (-18/125)*[a(4n+2)] + (93/125)*[a(4n+3)] + (62/125)*[a(4(n+1))] + (-12/125)*[a(4(n+1)+1)] [b(5(n+1))] = (-16/125)*[a(4n+3)] + (116/125)*[a(4(n+1)] + (29/125)*a[4((n+1)+1)] + (-4/125)*[a4((n+1)+2)] … (8) となる。
て７６８画素から９６０画素へ、線形補間法（１次内挿
法）および３次たたみ込み補間処理を行う場合につい
て、図２４を参考にしながら説明する。この例の場合、
５画素の補間前データから、８画素の補間データを作成
する。そのため、線形補間後の画素データｂｎおよび、
３次たたみ込み補間法による補間後の画素データｂｎ
は、補間前の画素データａｎを用いてそれぞれ式（７）
および式（８）で与えられる。なお、以下の式で、補間
前の各画素データ及び補間後の各画素データは［］で括
って表した。また、例えば、[a(4n+1)]は、ａの４ｎ＋
１番目の値を表す（ｎ＝２ならば、ａ９を表す）。 [b(5n+1)] = [a(4n+1)] (n=0,1,2,…) [b(5n+2)] = (4/5)*[a(4n+1)] + (1/5)*[a(4n+2)] [b(5n+3)] = (3/5)*[a(4n+2)] + (2/5)*[a(4n+3)] [b(5n+4)] = (2/5)*[a(4n+3)] + (3/5)*[a(4n(n+1))] [b(5n+5)] = (1/5)*[a(4(n+1))] + (4/5)*[a(4(n+1)+1)] … (7) [b(5n+1)] = [a(4n+1)] (n=0,1,2,…) [b(5n+2)] = (-4/125)*[a4n] + (29/125)*[a(4n+1)] + (116/125)*[a(4n+2)] + (-16/125)*[a(4n+3)] [b(5n+3)] = (-12/125)*[a(4n+1)] + (62/125)*[a(4n+2)] + (93/125)*[a(4n+3)] + (-18/125)*[a(4(n+1))] [b(5n+4)] = (-18/125)*[a(4n+2)] + (93/125)*[a(4n+3)] + (62/125)*[a(4(n+1))] + (-12/125)*[a(4(n+1)+1)] [b(5(n+1))] = (-16/125)*[a(4n+3)] + (116/125)*[a(4(n+1)] + (29/125)*a[4((n+1)+1)] + (-4/125)*[a4((n+1)+2)] … (8) となる。
【０１１９】しかし、式（７）および式（８）を用い
て、線形補間法または３次たたみ込み補間法による補間
処理をハードウェア（ＡＳＩＣ）で構成しようとする
と、複雑な分数の演算が必要なため非現実的な規模にな
ってしまう。
て、線形補間法または３次たたみ込み補間法による補間
処理をハードウェア（ＡＳＩＣ）で構成しようとする
と、複雑な分数の演算が必要なため非現実的な規模にな
ってしまう。
【０１２０】本発明にかかる表示制御装置では、上記の
問題を鑑みて小規模のハードウェア（ＡＳＩＣ）で、線
形補間法または３次たたみ込み補間法による補間処理を
実現するために、式（７）および式（８）の係数を２の
指数の和で近似を行う。式（７）および式（８）の近似
結果をそれぞれ式（９）および式（１０）に示す。 [b(5n+1)] = [a(4n+1)] (n=0,1,2,…) [b(5n+2)] = (1/2+1/4)*[a(4n+1)] + (1/4)*[a(4n+2)] [b(5n+3)] = (1/2+1/8)*[a(4n+2)] + (1/4+1/8)*[a(4n+3)] [b(5n+4)] = (1/4+1/8)*[a(4n+3)] + (1/2+1/8)*[a(4(n+1))] [b(5n+5)] = (1/4)*[a(4(n+1))] + (1/2+1/4)*[a(4(n+1)+1)] … (9) [b(5n+1)] = [a(4n+1)] (n=0,1,2,…) [b(5n+2)] = (-1/16)*[a(4n)] + (1/4)*[a(4n+1)] + (1/2+1/4+1/8+1/16)*[a(4n+2)] + (-1/8)*[a(4n+3)] [b(5n+3)] = (-1/8)*a[4n+1] + (1/2)*[a(4n+2)] + (1/2+1/4)*[a(4n+3)] + (-1/8)*[a(4(n+1))] [b(5n+4)] = (-1/8)*[a(4n+2)] + (1/2+1/4)*[a(4n+3)] + (1/2)*[a(4(n+1))] + (-1/8)*[a(4(n+1)+1)] [b5(n+1)] = (-1/8)*[a(4n+3)] + (1/2+1/4+1/8+1/16)*[a(4(n+1))] + (1/4)*[a(4(n+1)+1)] + (-1/16)*[a(4(n+1)+2)] … (10) 式（７）から式（９）への近似は、なるべく係数項が少
なく、かつ最大近似誤差が１／２０に収まるように近似
を行った。また式（８）から式（１０）への近似も、な
るべく係数項が少なく、かつ最大近似誤差１／３２に収
まるように近似を行った。もし、補間処理による画質の
劣化をより少なくしたい場合には、１／６４よりもさら
に小さい項を追加することにより最大近似誤差をより小
さくする。また逆に、よりハード（ＡＳＩＣ）を小規模
にしたい場合には、１／６４や１／３２等の小さい項を
省くことにより、近似誤差は増加するがハード（ＡＳＩ
Ｃ）規模は小さくすることができる。
問題を鑑みて小規模のハードウェア（ＡＳＩＣ）で、線
形補間法または３次たたみ込み補間法による補間処理を
実現するために、式（７）および式（８）の係数を２の
指数の和で近似を行う。式（７）および式（８）の近似
結果をそれぞれ式（９）および式（１０）に示す。 [b(5n+1)] = [a(4n+1)] (n=0,1,2,…) [b(5n+2)] = (1/2+1/4)*[a(4n+1)] + (1/4)*[a(4n+2)] [b(5n+3)] = (1/2+1/8)*[a(4n+2)] + (1/4+1/8)*[a(4n+3)] [b(5n+4)] = (1/4+1/8)*[a(4n+3)] + (1/2+1/8)*[a(4(n+1))] [b(5n+5)] = (1/4)*[a(4(n+1))] + (1/2+1/4)*[a(4(n+1)+1)] … (9) [b(5n+1)] = [a(4n+1)] (n=0,1,2,…) [b(5n+2)] = (-1/16)*[a(4n)] + (1/4)*[a(4n+1)] + (1/2+1/4+1/8+1/16)*[a(4n+2)] + (-1/8)*[a(4n+3)] [b(5n+3)] = (-1/8)*a[4n+1] + (1/2)*[a(4n+2)] + (1/2+1/4)*[a(4n+3)] + (-1/8)*[a(4(n+1))] [b(5n+4)] = (-1/8)*[a(4n+2)] + (1/2+1/4)*[a(4n+3)] + (1/2)*[a(4(n+1))] + (-1/8)*[a(4(n+1)+1)] [b5(n+1)] = (-1/8)*[a(4n+3)] + (1/2+1/4+1/8+1/16)*[a(4(n+1))] + (1/4)*[a(4(n+1)+1)] + (-1/16)*[a(4(n+1)+2)] … (10) 式（７）から式（９）への近似は、なるべく係数項が少
なく、かつ最大近似誤差が１／２０に収まるように近似
を行った。また式（８）から式（１０）への近似も、な
るべく係数項が少なく、かつ最大近似誤差１／３２に収
まるように近似を行った。もし、補間処理による画質の
劣化をより少なくしたい場合には、１／６４よりもさら
に小さい項を追加することにより最大近似誤差をより小
さくする。また逆に、よりハード（ＡＳＩＣ）を小規模
にしたい場合には、１／６４や１／３２等の小さい項を
省くことにより、近似誤差は増加するがハード（ＡＳＩ
Ｃ）規模は小さくすることができる。
【０１２１】また同様にして、４８０画素から９６０画
素への補間を行う場合の近似結果を、線形補間について
は式（１１）、３次たたみ込み補間については式（１
２）に示す。 [b(2n+1)] = [a(n+1)] (n=0,1,2,…) [b(2(n+1))] = [(1/3)*[a(n+1)] + (1/2)*[a(n+2)] …(11) [b(2n+1)] = [a(n+1)] (n=0,1,2,…) [b(2(n+1))] = (-1/8)*[an] + (1/2+1/8)*[a(n+1)] + (1/2+1/8)*[a(n+2)] + (-1/8)*[a(n+3)] …(12) さらに同様にして、６００画素から９６０画素への補間
を行う場合の近似結果を、線形補間については式（１
３）、３次たたみ込み補間については式（１４）に示
す。 [b(8n+1)] = [a(5n+1)] (n=0,1,2,…) [b(8n+2)] = (1/2+1/8)*[a(5n+1)] + (1/4+1/8)*[a(5n+2)] [b(8n+3)] = (1/4)*[a(5n+2)] + (1/2+1/4)*[a(5n+3)] [b(8n+4)] = (1/2+1/4+1/8)*[a(5n+2)] + (1/8)*[a(5n+3)] [b(8n+5)] = (1/2)*[a(5n+3)] + (1/2)*[a(5n+4)] [b(8n+6)] = (1/8)*[a(5n+4)] + (1/2+1/4+1/8)*[a(5(n+1))] [b(8n+7)] = (1/2+1/4)*[a(5n+4)] + (1/4)*[a(5(n+1))] [b(8(n+1))] = (1/4+1/8)*[a(5(n+1))] + (1/2+1/8)*[a(5(n+1)+1)] …(13) [b(8n+1)] = [a(5n+1)] (n=0,1,2,…) [b(8n+2)] = (-1/16+-1/32)*[a(5n)] + (1/4+1/8+1/16+1/32)*[a(5n+1)] + (1/2+1/4)*[a(5n+2)] + (-1/8)*[a(5n+3)] [b(8n+3)] = (-1/8)*[a(5n+1)] + (1/2+1/4+1/8)*[a(5n+2)] + (1/4+1/32)*[a(5n+3)] + (-1/32)*[a(5n+4)] [b(8n+4)] = (-1/64)*[a(5n+1)] + (1/8+1/64)*[a(5n+2)] + (1/2+1/4+1/8+1/16+1/32)*[a(5n+3)] + (-1/16+-1/32)*[a(5n+4)] [b(8n+5)] = (-1/8)*[a(5n+2)] + (1/2+1/8)*[a(5n+3)] + (1/2+1/8)*[a(5n+4)] + (1/8)*[a(5(n+1))] [b(8n+6)] = (-1/16+-1/32)*[a(5n+3)] + (1/2+1/4+1/8+1/16+1/32)*[a(5n+4)] + (1/8+1/64)*[a(5(n+1))] + (-1/64)*[a(5(n+1)+1)] [b(8n+7)] = (-1/32)*[a(5n+3)] + (1/4+1/32)*[a(5n+4)] + (1/2+1/4+1/8)*[a(5(n+1))] + (-1/8)*[a(5(n+1)+1)] [b(8(n+1))] = (-1/8)*[a(5n+4)] + (1/2+1/4)*[a(5(n+1))] + (1/4+1/8+1/16+1/32)*[a(5(n+1)+1)] + (-1/16+-1/32)*[a(5(n+1)+2)] (14) 上述のアルゴリズムを実行する補間部１.０５のハード
ウェア構成について図２５を用いて詳細に説明する。図
２５は、入力された有効表示画像信号を垂直補間しドッ
トマトリクスディスプレイに拡大表示を行う補間部の構
成を示すブロック図である。
素への補間を行う場合の近似結果を、線形補間について
は式（１１）、３次たたみ込み補間については式（１
２）に示す。 [b(2n+1)] = [a(n+1)] (n=0,1,2,…) [b(2(n+1))] = [(1/3)*[a(n+1)] + (1/2)*[a(n+2)] …(11) [b(2n+1)] = [a(n+1)] (n=0,1,2,…) [b(2(n+1))] = (-1/8)*[an] + (1/2+1/8)*[a(n+1)] + (1/2+1/8)*[a(n+2)] + (-1/8)*[a(n+3)] …(12) さらに同様にして、６００画素から９６０画素への補間
を行う場合の近似結果を、線形補間については式（１
３）、３次たたみ込み補間については式（１４）に示
す。 [b(8n+1)] = [a(5n+1)] (n=0,1,2,…) [b(8n+2)] = (1/2+1/8)*[a(5n+1)] + (1/4+1/8)*[a(5n+2)] [b(8n+3)] = (1/4)*[a(5n+2)] + (1/2+1/4)*[a(5n+3)] [b(8n+4)] = (1/2+1/4+1/8)*[a(5n+2)] + (1/8)*[a(5n+3)] [b(8n+5)] = (1/2)*[a(5n+3)] + (1/2)*[a(5n+4)] [b(8n+6)] = (1/8)*[a(5n+4)] + (1/2+1/4+1/8)*[a(5(n+1))] [b(8n+7)] = (1/2+1/4)*[a(5n+4)] + (1/4)*[a(5(n+1))] [b(8(n+1))] = (1/4+1/8)*[a(5(n+1))] + (1/2+1/8)*[a(5(n+1)+1)] …(13) [b(8n+1)] = [a(5n+1)] (n=0,1,2,…) [b(8n+2)] = (-1/16+-1/32)*[a(5n)] + (1/4+1/8+1/16+1/32)*[a(5n+1)] + (1/2+1/4)*[a(5n+2)] + (-1/8)*[a(5n+3)] [b(8n+3)] = (-1/8)*[a(5n+1)] + (1/2+1/4+1/8)*[a(5n+2)] + (1/4+1/32)*[a(5n+3)] + (-1/32)*[a(5n+4)] [b(8n+4)] = (-1/64)*[a(5n+1)] + (1/8+1/64)*[a(5n+2)] + (1/2+1/4+1/8+1/16+1/32)*[a(5n+3)] + (-1/16+-1/32)*[a(5n+4)] [b(8n+5)] = (-1/8)*[a(5n+2)] + (1/2+1/8)*[a(5n+3)] + (1/2+1/8)*[a(5n+4)] + (1/8)*[a(5(n+1))] [b(8n+6)] = (-1/16+-1/32)*[a(5n+3)] + (1/2+1/4+1/8+1/16+1/32)*[a(5n+4)] + (1/8+1/64)*[a(5(n+1))] + (-1/64)*[a(5(n+1)+1)] [b(8n+7)] = (-1/32)*[a(5n+3)] + (1/4+1/32)*[a(5n+4)] + (1/2+1/4+1/8)*[a(5(n+1))] + (-1/8)*[a(5(n+1)+1)] [b(8(n+1))] = (-1/8)*[a(5n+4)] + (1/2+1/4)*[a(5(n+1))] + (1/4+1/8+1/16+1/32)*[a(5(n+1)+1)] + (-1/16+-1/32)*[a(5(n+1)+2)] (14) 上述のアルゴリズムを実行する補間部１.０５のハード
ウェア構成について図２５を用いて詳細に説明する。図
２５は、入力された有効表示画像信号を垂直補間しドッ
トマトリクスディスプレイに拡大表示を行う補間部の構
成を示すブロック図である。
【０１２２】同図において、４.０１はＡ／Ｄ変換器１.
０３からの出力であるデジタルの画像信号を入力する入
力部である。４.０２はシステム制御部１．９１から垂
直補間装置を制御する為の制御入力部である。更に、制
御入力部４.０２において、４.０２.０１はシステム制
御部１.９１より設定された設定データを保存するメモ
リ部、４.０２.０２は保存された設定データを他の処理
装置に供給する設定供給部である。４.０３はクロック
と同期信号を入力する同期入力部、４.０４はデジタル
処理部へ画像信号ｓ１.０４データと同期信号ｃｓ１.０
７を出力する出力部、４.０５は出力部が画像信号ｓ１.
０４を出力する転送レートを決定する出力クロック供給
部である。４.０６は入力された画像信号を用いデジタ
ル処理を行い水平ラインを増加させる垂直補間処理部、
４.０７は垂直補間処理部４.０６の制御を行う補間制御
部を示している。
０３からの出力であるデジタルの画像信号を入力する入
力部である。４.０２はシステム制御部１．９１から垂
直補間装置を制御する為の制御入力部である。更に、制
御入力部４.０２において、４.０２.０１はシステム制
御部１.９１より設定された設定データを保存するメモ
リ部、４.０２.０２は保存された設定データを他の処理
装置に供給する設定供給部である。４.０３はクロック
と同期信号を入力する同期入力部、４.０４はデジタル
処理部へ画像信号ｓ１.０４データと同期信号ｃｓ１.０
７を出力する出力部、４.０５は出力部が画像信号ｓ１.
０４を出力する転送レートを決定する出力クロック供給
部である。４.０６は入力された画像信号を用いデジタ
ル処理を行い水平ラインを増加させる垂直補間処理部、
４.０７は垂直補間処理部４.０６の制御を行う補間制御
部を示している。
【０１２３】上記構成において、入力部４.０１は、Ａ
／Ｄ変換部１.０３より出力され、データ信号線を介し
て入力された画像信号ｓ１.０３を、同期入力部４.０３
に入力される各信号と同期させて垂直補間処理部４.０
６に渡す。制御入力部４.０２のメモリ部４.０２.０１
に保存された設定データは、設定供給部４.０２.０２に
よって補間制御部４.０７に供給される。そして、補間
制御部４.０７は、制御入力部４.０２より供給された設
定データと同期入力部４.０３及び出力クロック供給部
４.０５より供給された信号に基づいて垂直補間処理部
４.０６を制御する。そして、出力クロック供給部４.０
５から供給されるクロックに同期して出力部４.０４よ
りＯＳＤ切換部１.０６に画像信号を送出する。また、
垂直補間処理を行わない場合には、同期入力部４.０３
より供給されるクロックを用い、出力部４.０４よりＯ
ＳＤ切替部１.０６に画像信号を送出する。
／Ｄ変換部１.０３より出力され、データ信号線を介し
て入力された画像信号ｓ１.０３を、同期入力部４.０３
に入力される各信号と同期させて垂直補間処理部４.０
６に渡す。制御入力部４.０２のメモリ部４.０２.０１
に保存された設定データは、設定供給部４.０２.０２に
よって補間制御部４.０７に供給される。そして、補間
制御部４.０７は、制御入力部４.０２より供給された設
定データと同期入力部４.０３及び出力クロック供給部
４.０５より供給された信号に基づいて垂直補間処理部
４.０６を制御する。そして、出力クロック供給部４.０
５から供給されるクロックに同期して出力部４.０４よ
りＯＳＤ切換部１.０６に画像信号を送出する。また、
垂直補間処理を行わない場合には、同期入力部４.０３
より供給されるクロックを用い、出力部４.０４よりＯ
ＳＤ切替部１.０６に画像信号を送出する。
【０１２４】図２６は図２５で示した垂直補間処理部
４.０６と補間制御部４.０７の詳細な構成を示すブロッ
ク図である。
４.０６と補間制御部４.０７の詳細な構成を示すブロッ
ク図である。
【０１２５】図２６において、４.０６.０１は画像信号
と同期信号との同期をとる為のフリップフロップ（Ｆ／
Ｆ）回路、４.０６.０２は１水平ラインを保存する入力
FastIn Fast Outメモリ（ＦＩＦＯメモリ）である。４.
０６.０３は補間係数によって入力された画像信号と演
算処理を行う演算部である。４.０６.０４は補間演算を
行った後の画像信号を保管する出力Fast In Fast Outメ
モリ（ＦＩＦＯメモリ）である。４.０６.０５は出力Ｆ
ＩＦＯメモリ４.０６.０４の出力を選択しスイッチ部
４.０６.０６に転送するスイッチ部である。４０６.０
６は補間係数が１の場合つまり補間を行わない場合のス
ルーパスか、出力ＦＩＦＯメモリ４.０６.０４よりの出
力かのいずれかを選択するスイッチ部である。
と同期信号との同期をとる為のフリップフロップ（Ｆ／
Ｆ）回路、４.０６.０２は１水平ラインを保存する入力
FastIn Fast Outメモリ（ＦＩＦＯメモリ）である。４.
０６.０３は補間係数によって入力された画像信号と演
算処理を行う演算部である。４.０６.０４は補間演算を
行った後の画像信号を保管する出力Fast In Fast Outメ
モリ（ＦＩＦＯメモリ）である。４.０６.０５は出力Ｆ
ＩＦＯメモリ４.０６.０４の出力を選択しスイッチ部
４.０６.０６に転送するスイッチ部である。４０６.０
６は補間係数が１の場合つまり補間を行わない場合のス
ルーパスか、出力ＦＩＦＯメモリ４.０６.０４よりの出
力かのいずれかを選択するスイッチ部である。
【０１２６】４.０７.０１は画像データの入力タイミン
グと、入力ＦＩＦＯメモリ４.０６.０２へのデータ書き
込みタイミング及び読み出しタイミングを制御する入力
ＦＩＦＯ制御部である。４.０７.０２は出力ＦＩＦＯ書
き込み制御部であり、演算部４.０６.０３のタイミング
と出力ＦＩＦＯメモリ４.０６.０４の書き込みタイミン
グを制御する。４.０７.０３は出力ＦＩＦＯ制御部であ
り、読み出しタイミングを制御する。４.０７.０４は表
示開始位置を検出する表示位置検出部である。４.０７.
０５は垂直補間装置から出力する画像信号と同期信号の
タイミングを調整する出力表示位置補正装置である。ま
た、４.０７.０６は各ラインごとの指数を制御する演算
制御部を示している。
グと、入力ＦＩＦＯメモリ４.０６.０２へのデータ書き
込みタイミング及び読み出しタイミングを制御する入力
ＦＩＦＯ制御部である。４.０７.０２は出力ＦＩＦＯ書
き込み制御部であり、演算部４.０６.０３のタイミング
と出力ＦＩＦＯメモリ４.０６.０４の書き込みタイミン
グを制御する。４.０７.０３は出力ＦＩＦＯ制御部であ
り、読み出しタイミングを制御する。４.０７.０４は表
示開始位置を検出する表示位置検出部である。４.０７.
０５は垂直補間装置から出力する画像信号と同期信号の
タイミングを調整する出力表示位置補正装置である。ま
た、４.０７.０６は各ラインごとの指数を制御する演算
制御部を示している。
【０１２７】上記の構成において、入力された画像信号
は、Ｆ／Ｆ回路４.０６.０１において入力ＦＩＦＯ制御
部４.０７.０１の信号によって同期化され、入力ＦＩＦ
Ｏメモリ４.０６.０２に画像信号が転送されていく。各
入力ＦＩＦＯメモリ４.０６.０２は、１水平ラインづつ
遅れた画像信号が順次転送されるように入力ＦＩＦＯ制
御部４.０７.０１によって制御されている。演算部４.
０６.０３は、演算制御部４.０７.０６からの制御信号
によって同じカラムの画像信号を演算部４.０６.０３に
各々入力する。演算部４.０６.０３は、上述のアルゴリ
ズムによって垂直補間ラインを生成し、生成されたデー
タは出力ＦＩＦＯメモリ４.０６.０４に出力ＦＩＦＯ書
き込み制御部４.０７.０２の制御によって格納される。
格納された画像信号は、出力ＦＩＦＯ制御部４.０７.０
３からの信号によって読み出され、スイッチ部４.０６.
０５とスイッチ部４.０６.０６を経由してＯＳＤ切換部
１.０６に転送される。転送するときに、画像信号と同
期した信号が出力表示位置補正装置４.０７.０５により
生成される。
は、Ｆ／Ｆ回路４.０６.０１において入力ＦＩＦＯ制御
部４.０７.０１の信号によって同期化され、入力ＦＩＦ
Ｏメモリ４.０６.０２に画像信号が転送されていく。各
入力ＦＩＦＯメモリ４.０６.０２は、１水平ラインづつ
遅れた画像信号が順次転送されるように入力ＦＩＦＯ制
御部４.０７.０１によって制御されている。演算部４.
０６.０３は、演算制御部４.０７.０６からの制御信号
によって同じカラムの画像信号を演算部４.０６.０３に
各々入力する。演算部４.０６.０３は、上述のアルゴリ
ズムによって垂直補間ラインを生成し、生成されたデー
タは出力ＦＩＦＯメモリ４.０６.０４に出力ＦＩＦＯ書
き込み制御部４.０７.０２の制御によって格納される。
格納された画像信号は、出力ＦＩＦＯ制御部４.０７.０
３からの信号によって読み出され、スイッチ部４.０６.
０５とスイッチ部４.０６.０６を経由してＯＳＤ切換部
１.０６に転送される。転送するときに、画像信号と同
期した信号が出力表示位置補正装置４.０７.０５により
生成される。
【０１２８】図２７は、入力された画像データに対して
補間処理を行う演算部４.０６.０３の内部ブロックであ
る。
補間処理を行う演算部４.０６.０３の内部ブロックであ
る。
【０１２９】同図において、指数演算部４.０６.０３.
０１は、Ｆ／Ｆ回路４.０６.０１或いは入力ＦＩＦＯメ
モリ４.０６.０２より各々のラインの画像データを受
け、個々に予め決められた指数を掛けて、４入力の加算
器４.０６.０３.０２に各々画像データを転送し加算を
行う。加算結果の画像データを符号処理装置４.０６.０
３.０３に送り、計算結果が負になっている場合は、最
小値“００”（６ｂｉｔ、１６進数）に変更し、計算結
果が最大値を超えている場合は最大値“３Ｆ”（６ｂｉ
ｔ、１６進数）に変更する。
０１は、Ｆ／Ｆ回路４.０６.０１或いは入力ＦＩＦＯメ
モリ４.０６.０２より各々のラインの画像データを受
け、個々に予め決められた指数を掛けて、４入力の加算
器４.０６.０３.０２に各々画像データを転送し加算を
行う。加算結果の画像データを符号処理装置４.０６.０
３.０３に送り、計算結果が負になっている場合は、最
小値“００”（６ｂｉｔ、１６進数）に変更し、計算結
果が最大値を超えている場合は最大値“３Ｆ”（６ｂｉ
ｔ、１６進数）に変更する。
【０１３０】図２８は、指数演算部４.０６.０３.０１
の詳細ブロック図である。同図において、入力された画
像データについて、１／３２から３２／３２までの係数
に対応する値（たたみ込み処理のための値）を生成す
る。２の補数演算器は前段の画像データを負の数に変換
する。また、選択器は２の補数演算器を通した画像デー
タと通さない画像データのいずれかを選択し、選択した
画像データを４入力の加算器４.０６.０３.０２に転送
する。
の詳細ブロック図である。同図において、入力された画
像データについて、１／３２から３２／３２までの係数
に対応する値（たたみ込み処理のための値）を生成す
る。２の補数演算器は前段の画像データを負の数に変換
する。また、選択器は２の補数演算器を通した画像デー
タと通さない画像データのいずれかを選択し、選択した
画像データを４入力の加算器４.０６.０３.０２に転送
する。
【０１３１】図２９は、ＩＢＭ社のグラフィックカード
であるＶＧＡの表示モードの内の１つである、水平６４
０ドット、垂直３５０ラインの場合の垂直補間処理を行
う為の概略動作説明である。本実施形態の表示装置１.
５は、水平１２８０ドット、垂直９８０ラインの有効表
示エリアを有するものとし、以下では、水平６４０ドッ
ト／垂直３５０ラインの映像信号を水平１２８０ドット
／垂直９８０ラインに表示させる場合を説明する。
であるＶＧＡの表示モードの内の１つである、水平６４
０ドット、垂直３５０ラインの場合の垂直補間処理を行
う為の概略動作説明である。本実施形態の表示装置１.
５は、水平１２８０ドット、垂直９８０ラインの有効表
示エリアを有するものとし、以下では、水平６４０ドッ
ト／垂直３５０ラインの映像信号を水平１２８０ドット
／垂直９８０ラインに表示させる場合を説明する。
【０１３２】この場合、入力画像信号の水平６４０ドッ
トを１ドット当たり２回サンプリングし１２８０ドット
に拡大させる。また、垂直を３５０ラインから補間部
１.０５の垂直補間処理によって４９０ラインに増加さ
せ、かつドットマトリクスディスプレイである表示装置
１.５内で更に２ライン拡大を行いアスペクト比の近似
した垂直を９８０ラインに増加させる。これにより表示
装置１.５では、水平１２８０ドット垂直９８０ライン
の有効表示エリアで表示が行われる。
トを１ドット当たり２回サンプリングし１２８０ドット
に拡大させる。また、垂直を３５０ラインから補間部
１.０５の垂直補間処理によって４９０ラインに増加さ
せ、かつドットマトリクスディスプレイである表示装置
１.５内で更に２ライン拡大を行いアスペクト比の近似
した垂直を９８０ラインに増加させる。これにより表示
装置１.５では、水平１２８０ドット垂直９８０ライン
の有効表示エリアで表示が行われる。
【０１３３】補間処理では、図中に記載のタイミングで
画像データが入力される。この例の場合、水平１ライン
の時間は３１.７７８μＳであり、その中で２５.４２２
μＳ中に有効な画像データが含まれている。また、この
垂直補間処理の場合、入力ライン５に対して出力が７ラ
イン作成されなければならない。したがって、図中の式
の様になり、出力の水平周期が２２.６９９μＳに決ま
る。また更に、有効データの期間の関係から出力の出力
サイクルが決定する。この例の場合は、３９.１６ＭＨ
ｚから２８.１９６ＭＨｚに決まる。入力のタイミング
と出力のタイミングの関係は、２ライン入力されてから
出力を始め、５ライン入力される間に出力を７ライン行
う必要がある。
画像データが入力される。この例の場合、水平１ライン
の時間は３１.７７８μＳであり、その中で２５.４２２
μＳ中に有効な画像データが含まれている。また、この
垂直補間処理の場合、入力ライン５に対して出力が７ラ
イン作成されなければならない。したがって、図中の式
の様になり、出力の水平周期が２２.６９９μＳに決ま
る。また更に、有効データの期間の関係から出力の出力
サイクルが決定する。この例の場合は、３９.１６ＭＨ
ｚから２８.１９６ＭＨｚに決まる。入力のタイミング
と出力のタイミングの関係は、２ライン入力されてから
出力を始め、５ライン入力される間に出力を７ライン行
う必要がある。
【０１３４】また、図中には、入力ラインと出力ＦＩＦ
Ｏメモリ４.０６.０４の関係を記してある。図の左側に
示した入力画像ラインのサイクル番号のラインが入力さ
れた場合に、各出力ＦＩＦＯメモリ内にそれぞれ図記載
のサイクルライン番号のラインが入力されるように制御
が行われる。
Ｏメモリ４.０６.０４の関係を記してある。図の左側に
示した入力画像ラインのサイクル番号のラインが入力さ
れた場合に、各出力ＦＩＦＯメモリ内にそれぞれ図記載
のサイクルライン番号のラインが入力されるように制御
が行われる。
【０１３５】図３０は、ＶＥＳＡ規格の水平８００ドッ
ト、垂直６００ラインの場合の垂直補間処理を行う為の
概略動作を説明する図である。この場合入力画像信号
は、水平８００ドットの有効表示期間を１２８０でサン
プリングし１２８０ドットに拡大させ、垂直を６００ラ
インから補間部１.０５の垂直補間処理によってアスペ
クト比の近似した垂直を９６０ラインに増加させる。こ
れにより表示装置１.５（ドットマトリクスディスプレ
イ）では、水平１２８０ドット、垂直９６０ラインの有
効表示エリアで表示が行われる。
ト、垂直６００ラインの場合の垂直補間処理を行う為の
概略動作を説明する図である。この場合入力画像信号
は、水平８００ドットの有効表示期間を１２８０でサン
プリングし１２８０ドットに拡大させ、垂直を６００ラ
インから補間部１.０５の垂直補間処理によってアスペ
クト比の近似した垂直を９６０ラインに増加させる。こ
れにより表示装置１.５（ドットマトリクスディスプレ
イ）では、水平１２８０ドット、垂直９６０ラインの有
効表示エリアで表示が行われる。
【０１３６】補間処理では、図中に記載のタイミングで
画像データが入力されるこの例の場合水平１ラインの時
間は２８.４４４μＳであり、その中で２２.２２２μＳ
中に有効な画像データが含まれている。また、この垂直
補間処理の場合入力ライン５に対して出力が８ライン作
成されなければならない。したがって図中の式のように
なり、水平ラインの出力の周期が１７.７７８μＳに決
まる。また更に、有効データの期間の関係から出力の出
力サイクルが決定する。この例の場合は、５５.３８５
ＭＨｚから３６.０００ＭＨｚに決まる。入力のタイミ
ングと出力のタイミングの関係は、２ライン入力されて
から出力を初め５ライン入力される間に出力を８ライン
行う必要がある。
画像データが入力されるこの例の場合水平１ラインの時
間は２８.４４４μＳであり、その中で２２.２２２μＳ
中に有効な画像データが含まれている。また、この垂直
補間処理の場合入力ライン５に対して出力が８ライン作
成されなければならない。したがって図中の式のように
なり、水平ラインの出力の周期が１７.７７８μＳに決
まる。また更に、有効データの期間の関係から出力の出
力サイクルが決定する。この例の場合は、５５.３８５
ＭＨｚから３６.０００ＭＨｚに決まる。入力のタイミ
ングと出力のタイミングの関係は、２ライン入力されて
から出力を初め５ライン入力される間に出力を８ライン
行う必要がある。
【０１３７】また、同図の下部には、入力ラインと出力
ＦＩＦＯメモリ４.０６.０４の関係を記してあり、左側
の入力画像ラインのサイクル番号のラインが入力された
場合に、各出力ＦＩＦＯメモリ内にそれぞれ図に記載の
サイクルライン番号が入力されるように制御が行われ
る。
ＦＩＦＯメモリ４.０６.０４の関係を記してあり、左側
の入力画像ラインのサイクル番号のラインが入力された
場合に、各出力ＦＩＦＯメモリ内にそれぞれ図に記載の
サイクルライン番号が入力されるように制御が行われ
る。
【０１３８】図３１は、ＶＥＳＡ規格の水平８００ドッ
ト、垂直６００ラインの場合の垂直補間処理を行う為の
概略動作説明である。この場合入力画像信号は、水平８
００ドットの有効表示期間を１２８０でサンプリングし
１２８０ドットに拡大させ、垂直を６００ラインから補
間部１.０５の垂直補間処理によってアスペクト比の近
似した垂直を９６０ラインに増加させる。これにより表
示装置１.５では、水平１２８０ドット、垂直９６０ラ
インの有効表示エリアで表示が行われる。
ト、垂直６００ラインの場合の垂直補間処理を行う為の
概略動作説明である。この場合入力画像信号は、水平８
００ドットの有効表示期間を１２８０でサンプリングし
１２８０ドットに拡大させ、垂直を６００ラインから補
間部１.０５の垂直補間処理によってアスペクト比の近
似した垂直を９６０ラインに増加させる。これにより表
示装置１.５では、水平１２８０ドット、垂直９６０ラ
インの有効表示エリアで表示が行われる。
【０１３９】補間処理では、図中に記載のタイミングで
画像データが入力されるこの例の場合水平１ラインの時
間は２６.４００μＳであり、その中で２０.０００μＳ
中に有効な画像データが含まれている。また、この垂直
補間処理の場合入力ライン５に対して出力が８ライン作
成されなければならない。したがって図中の式のように
なり水平ラインの出力の周期が１６.５００μＳに決ま
る。また更に、有効データの期間の関係から出力の出力
サイクルが決定する。この例の場合は、６３.３６６３
ＭＨｚから３８.７８７８ＭＨｚに決まる。入力のタイ
ミングと出力のタイミングの関係は、２ライン入力され
てから出力を初め５ライン入力される間に出力を８ライ
ン行う必要がある。
画像データが入力されるこの例の場合水平１ラインの時
間は２６.４００μＳであり、その中で２０.０００μＳ
中に有効な画像データが含まれている。また、この垂直
補間処理の場合入力ライン５に対して出力が８ライン作
成されなければならない。したがって図中の式のように
なり水平ラインの出力の周期が１６.５００μＳに決ま
る。また更に、有効データの期間の関係から出力の出力
サイクルが決定する。この例の場合は、６３.３６６３
ＭＨｚから３８.７８７８ＭＨｚに決まる。入力のタイ
ミングと出力のタイミングの関係は、２ライン入力され
てから出力を初め５ライン入力される間に出力を８ライ
ン行う必要がある。
【０１４０】また、同図に入力画像ラインと出力ＦＩＦ
Ｏメモリ４.０６.０４の関係が示されている。左側の入
力画像ラインのサイクル番号のラインが入力された場合
に、各出力ＦＩＦＯメモリ内にそれぞれ図に示されるよ
うにサイクルライン番号のラインが入力されるように制
御が行われる。
Ｏメモリ４.０６.０４の関係が示されている。左側の入
力画像ラインのサイクル番号のラインが入力された場合
に、各出力ＦＩＦＯメモリ内にそれぞれ図に示されるよ
うにサイクルライン番号のラインが入力されるように制
御が行われる。
【０１４１】図３２は、ＶＥＳＡ規格の水平８００ドッ
ト、垂直６００ラインの場合の垂直補間処理を行う為の
概略動作を説明する図である。この場合入力画像信号
は、水平８００ドットの有効表示期間を１２８０でサン
プリングし１２８０ドットに拡大させ、垂直を６００ラ
インから補間部１.０５の垂直補間処理によってアスペ
クト比の近似した垂直を９６０ラインに増加させる。こ
れにより表示装置１.５では、水平１２８０ドット、垂
直９６０ラインの有効表示エリアで表示が行われる。
ト、垂直６００ラインの場合の垂直補間処理を行う為の
概略動作を説明する図である。この場合入力画像信号
は、水平８００ドットの有効表示期間を１２８０でサン
プリングし１２８０ドットに拡大させ、垂直を６００ラ
インから補間部１.０５の垂直補間処理によってアスペ
クト比の近似した垂直を９６０ラインに増加させる。こ
れにより表示装置１.５では、水平１２８０ドット、垂
直９６０ラインの有効表示エリアで表示が行われる。
【０１４２】補間処理では、図中に記載のタイミングで
画像データが入力される。この例の場合水平１ラインの
時間は２０.８００μＳであり、その中で１６.０００μ
Ｓ中に有効な画像データが含まれている。また、この垂
直補間処理の場合入力ライン５に対して出力が８ライン
作成されなければならない。したがって、図中の式のよ
うになり出力の周期が１３.０００μＳに決まる。また
更に、有効データの期間の関係から水平１ラインの出力
サイクルが決定する。この例の場合は、７８.０４８Ｍ
Ｈｚから４９.２３１ＭＨｚに決まる。入力のタイミン
グと出力のタイミングの関係は、２ライン入力されてか
ら出力を初め５ライン入力される間に出力を８ライン行
う必要がある。
画像データが入力される。この例の場合水平１ラインの
時間は２０.８００μＳであり、その中で１６.０００μ
Ｓ中に有効な画像データが含まれている。また、この垂
直補間処理の場合入力ライン５に対して出力が８ライン
作成されなければならない。したがって、図中の式のよ
うになり出力の周期が１３.０００μＳに決まる。また
更に、有効データの期間の関係から水平１ラインの出力
サイクルが決定する。この例の場合は、７８.０４８Ｍ
Ｈｚから４９.２３１ＭＨｚに決まる。入力のタイミン
グと出力のタイミングの関係は、２ライン入力されてか
ら出力を初め５ライン入力される間に出力を８ライン行
う必要がある。
【０１４３】同図に入力ラインと出力ＦＩＦＯメモリ
４.０６.０４の関係を示す。左側に示した入力画像ライ
ンのサイクル番号のラインが入力された場合に、各出力
ＦＩＦＯメモリ内にそれぞれ図に示すようにサイクルラ
イン番号のラインが入力されるように制御が行われる。
４.０６.０４の関係を示す。左側に示した入力画像ライ
ンのサイクル番号のラインが入力された場合に、各出力
ＦＩＦＯメモリ内にそれぞれ図に示すようにサイクルラ
イン番号のラインが入力されるように制御が行われる。
【０１４４】図３３は、ＶＥＳＡ規格の水平１０２４ド
ット、垂直７６８ラインの場合の垂直補間処理を行う為
の概略動作を説明する図である。この場合入力画像信号
は、水平１０２４ドットの有効表示期間を１２８０でサ
ンプリングし１２８０ドットに拡大させ、垂直を７６８
ラインから補間部１.０５の垂直補間処理によってアス
ペクト比の近似した垂直を９６０ラインに増加させる。
これにより表示装置１.５では、水平１２８０ドット、
垂直９６０ラインの有効表示エリアで表示が行われる。
ット、垂直７６８ラインの場合の垂直補間処理を行う為
の概略動作を説明する図である。この場合入力画像信号
は、水平１０２４ドットの有効表示期間を１２８０でサ
ンプリングし１２８０ドットに拡大させ、垂直を７６８
ラインから補間部１.０５の垂直補間処理によってアス
ペクト比の近似した垂直を９６０ラインに増加させる。
これにより表示装置１.５では、水平１２８０ドット、
垂直９６０ラインの有効表示エリアで表示が行われる。
【０１４５】補間処理では、図中に記載のタイミングで
画像データが入力される。この例の場合水平１ラインの
時間は１７.７０７μｓであり、その中で１３.６５３μ
Ｓ中に有効な画像データが含まれている。また、この垂
直補間処理の場合入力ライン４に対して出力が５ライン
作成されなければならない。したがって、図中の式のよ
うになり出力の周期が１４.１６５６μＳに決まる。ま
た更に、有効データの期間の関係から出力の出力サイク
ルが決定する。この例の場合は、６３.２ＭＨｚから４
５.２ＭＨｚに決まる。入力のタイミングと出力のタイ
ミングの関係は、２ライン入力されてから出力を初め４
ライン入力される間に出力を５ライン行う必要がある。
画像データが入力される。この例の場合水平１ラインの
時間は１７.７０７μｓであり、その中で１３.６５３μ
Ｓ中に有効な画像データが含まれている。また、この垂
直補間処理の場合入力ライン４に対して出力が５ライン
作成されなければならない。したがって、図中の式のよ
うになり出力の周期が１４.１６５６μＳに決まる。ま
た更に、有効データの期間の関係から出力の出力サイク
ルが決定する。この例の場合は、６３.２ＭＨｚから４
５.２ＭＨｚに決まる。入力のタイミングと出力のタイ
ミングの関係は、２ライン入力されてから出力を初め４
ライン入力される間に出力を５ライン行う必要がある。
【０１４６】また、図中に入力ラインと出力ＦＩＦＯメ
モリ４.０６.０４の関係を示す。同図の左側の入力画像
ラインのサイクル番号のラインが入力された場合に、各
出力ＦＩＦＯメモリ内にそれぞれ図に記載したようにサ
イクルライン番号のラインが入力されるように制御が行
われる。
モリ４.０６.０４の関係を示す。同図の左側の入力画像
ラインのサイクル番号のラインが入力された場合に、各
出力ＦＩＦＯメモリ内にそれぞれ図に記載したようにサ
イクルライン番号のラインが入力されるように制御が行
われる。
【０１４７】図３４は、アップル社のＭａｃｉｎｔｏｓ
ｈ（商標）シリーズの１モードである、水平１０２４ド
ット、垂直７６８ラインの場合の垂直補間処理を行う為
の概略動作を説明する図である。この場合入力画像信号
は、水平１０２４ドットの有効表示期間を１２８０でサ
ンプリングして１２８０ドットに拡大させ、垂直を７６
８ラインから補間部１.０５の垂直補間処理によってア
スペクト比の近似した垂直を９６０ラインに増加させ
る。これにより表示装置１.５では、水平１２８０ドッ
ト、垂直９６０ラインの有効表示エリアで表示が行われ
る。
ｈ（商標）シリーズの１モードである、水平１０２４ド
ット、垂直７６８ラインの場合の垂直補間処理を行う為
の概略動作を説明する図である。この場合入力画像信号
は、水平１０２４ドットの有効表示期間を１２８０でサ
ンプリングして１２８０ドットに拡大させ、垂直を７６
８ラインから補間部１.０５の垂直補間処理によってア
スペクト比の近似した垂直を９６０ラインに増加させ
る。これにより表示装置１.５では、水平１２８０ドッ
ト、垂直９６０ラインの有効表示エリアで表示が行われ
る。
【０１４８】補間処理では、図中に記載のタイミングで
画像データが入力される。この例の場合水平１ラインの
時間は１６.６μＳでありその中で１２.８μＳ中に有効
な画像データが含まれている。また、この垂直補間処理
の場合入力ライン４に対して出力が５ライン作成されな
ければならない。したがって、図中の式のようになり水
平ラインの出力の周期が１３.２８μＳに決まる。また
更に、有効データの期間の関係から出力サイクルが決定
する。この例の場合は、６７.５ＭＨｚから４８.２ＭＨ
ｚに決まる。入力のタイミングと出力のタイミングの関
係は、２ライン入力されてから出力を初め４ライン入力
される間に出力を５ライン行う必要がある。
画像データが入力される。この例の場合水平１ラインの
時間は１６.６μＳでありその中で１２.８μＳ中に有効
な画像データが含まれている。また、この垂直補間処理
の場合入力ライン４に対して出力が５ライン作成されな
ければならない。したがって、図中の式のようになり水
平ラインの出力の周期が１３.２８μＳに決まる。また
更に、有効データの期間の関係から出力サイクルが決定
する。この例の場合は、６７.５ＭＨｚから４８.２ＭＨ
ｚに決まる。入力のタイミングと出力のタイミングの関
係は、２ライン入力されてから出力を初め４ライン入力
される間に出力を５ライン行う必要がある。
【０１４９】また、図中には入力ラインと出力ＦＩＦＯ
メモリ４.０６.０４の関係が示されている。図におい
て、左側に示された入力画像ラインのサイクル番号のラ
インが入力された場合に、各出力ＦＩＦＯメモリ内にそ
れぞれ図に示すようにサイクルライン番号のラインが入
力されるように制御が行われる。
メモリ４.０６.０４の関係が示されている。図におい
て、左側に示された入力画像ラインのサイクル番号のラ
インが入力された場合に、各出力ＦＩＦＯメモリ内にそ
れぞれ図に示すようにサイクルライン番号のラインが入
力されるように制御が行われる。
【０１５０】これまで、説明してきた補間処理において
図３０から図３２で説明した水平８００ドット垂直６０
０ラインの場合は、その他の場合と異なり３ライン目が
入力されると同時に補間ラインの出力を始めると、補間
するべきデータが入力される前にデータの出力を行って
しまう場合が生じる。そこで、補間後のラインデータの
出力の開始を３ライン目のデータが入力された後、規定
の時間後から補間ラインを出力するように制御する。
図３０から図３２で説明した水平８００ドット垂直６０
０ラインの場合は、その他の場合と異なり３ライン目が
入力されると同時に補間ラインの出力を始めると、補間
するべきデータが入力される前にデータの出力を行って
しまう場合が生じる。そこで、補間後のラインデータの
出力の開始を３ライン目のデータが入力された後、規定
の時間後から補間ラインを出力するように制御する。
【０１５１】以上のようにして、アナログ画像信号処理
ブロック１.１は、パーソナルコンピュータやワークス
テーションより入力される各種表示モードに対応する映
像信号を、表示装置１.５の有効表示エリアに表示する
ためのデジタル映像信号を生成する。この生成されたデ
ジタル映像信号は、デジタル画像処理部１.４に入力さ
れて、２値化等の処理を受けた後、表示装置１.５へ入
力され、表示される。また、上述したように、分周クロ
ックのリセット期間が適切に制御されるので、各水平ラ
インの第１ピクセルに、各水平ラインの映像信号の対応
するデータを表示することが保証される。
ブロック１.１は、パーソナルコンピュータやワークス
テーションより入力される各種表示モードに対応する映
像信号を、表示装置１.５の有効表示エリアに表示する
ためのデジタル映像信号を生成する。この生成されたデ
ジタル映像信号は、デジタル画像処理部１.４に入力さ
れて、２値化等の処理を受けた後、表示装置１.５へ入
力され、表示される。また、上述したように、分周クロ
ックのリセット期間が適切に制御されるので、各水平ラ
インの第１ピクセルに、各水平ラインの映像信号の対応
するデータを表示することが保証される。
【０１５２】次に、図１に記載されている上記説明以外
の部分の動作について説明する。
の部分の動作について説明する。
【０１５３】１.２は、ＴＶ（テレビジョン）信号処理
ブロックであって、該ブロックは、ＴＶチューナ部１.
２１、デコーダ部１.２２、ＯＳＤ切換部１.２３、変換
部１.２４、及び水平補間処理部１.２５からなる。な
お、本例において、ＴＶ信号はデコーダ部１.２２にお
いてディジタル変換される。
ブロックであって、該ブロックは、ＴＶチューナ部１.
２１、デコーダ部１.２２、ＯＳＤ切換部１.２３、変換
部１.２４、及び水平補間処理部１.２５からなる。な
お、本例において、ＴＶ信号はデコーダ部１.２２にお
いてディジタル変換される。
【０１５４】１.２１は、ＴＶチューナ部であって、変
調されたＴＶ電波ｓ１.０６を受信し、同調、増幅、検
波を行いＮＴＳＣ，ＰＡＬ、ＳＥＣＡＭ等のコンポジッ
トアナログ画像信号ｓ１.０９と音声信号ｓ１.１５ａを
出力するものである。
調されたＴＶ電波ｓ１.０６を受信し、同調、増幅、検
波を行いＮＴＳＣ，ＰＡＬ、ＳＥＣＡＭ等のコンポジッ
トアナログ画像信号ｓ１.０９と音声信号ｓ１.１５ａを
出力するものである。
【０１５５】１.２２は、デコーダ部であって、前記Ｔ
Ｖチューナ部１.２１よりのコンポジットアナログ画像
信号ｓ１.０９、あるいは、外部入力映像信号ｓ１.０７
に対してＡ／Ｄ変換、色差復調、ＲＧＢ信号へのマトリ
クス変換を施し、インターレースのデジタルＲＧＢ信号
ｓ１.１０と制御信号ｃｓ１.０８を出力する。
Ｖチューナ部１.２１よりのコンポジットアナログ画像
信号ｓ１.０９、あるいは、外部入力映像信号ｓ１.０７
に対してＡ／Ｄ変換、色差復調、ＲＧＢ信号へのマトリ
クス変換を施し、インターレースのデジタルＲＧＢ信号
ｓ１.１０と制御信号ｃｓ１.０８を出力する。
【０１５６】また、Ｓ端子信号ｓ１.０８（ＹＣ分離画
像信号）も入力可能である。Ｓ端子信号ｓ１.０８はデ
コーダ部１.２２によりＡ／Ｄ変換、ＲＧＢ信号へのマ
トリクス変換が施され、上記と同様、デジタルＲＧＢ画
像信号ｓ１.１０と、制御信号ｃｓ１.０８を出力する。
像信号）も入力可能である。Ｓ端子信号ｓ１.０８はデ
コーダ部１.２２によりＡ／Ｄ変換、ＲＧＢ信号へのマ
トリクス変換が施され、上記と同様、デジタルＲＧＢ画
像信号ｓ１.１０と、制御信号ｃｓ１.０８を出力する。
【０１５７】１.２３はＯＳＤ切換部であって、デコー
ダ部１.２２よりのインターレースＲＧＢ画像信号ｓ１.
１０と後述のＯＳＤ制御部１.９３からの信号ｓ１.１８
とのいずれかに切り換える機能を有する。
ダ部１.２２よりのインターレースＲＧＢ画像信号ｓ１.
１０と後述のＯＳＤ制御部１.９３からの信号ｓ１.１８
とのいずれかに切り換える機能を有する。
【０１５８】１.２４は変換部であり、ＯＳＤ切換部１.
２３よりのインターレースＲＧＢ画像信号ｓ１.１１
を、インターレース／ノンインターレース（フィールド
／フレーム）変換し、５０（６０）Ｈｚノンインターレ
ース（フィールド）信号から、５０（６０）Ｈｚノンイ
ンターレース（フレーム）信号へ変換する。そして、得
られたノンインターレース５０（６０）ＨｚのＲＧＢ画
像信号ｓ１.１２を水平補間処理部１.２５へ出力する。
２３よりのインターレースＲＧＢ画像信号ｓ１.１１
を、インターレース／ノンインターレース（フィールド
／フレーム）変換し、５０（６０）Ｈｚノンインターレ
ース（フィールド）信号から、５０（６０）Ｈｚノンイ
ンターレース（フレーム）信号へ変換する。そして、得
られたノンインターレース５０（６０）ＨｚのＲＧＢ画
像信号ｓ１.１２を水平補間処理部１.２５へ出力する。
【０１５９】１.２５は、水平補間処理部であって、ノ
ンインターレースＲＧＢ画像信号ｓ１.１２を、表示装
置１.５の水平解像度と等しい水平解像度に補間処理
し、ＲＧＢ画像信号ｓ１.１３として出力する。なお、
ここで行われる補間処理は、水平方向に２倍の解像度に
補間処理するものであるため、同じデータを２度読み出
しすることによりなされるものである。
ンインターレースＲＧＢ画像信号ｓ１.１２を、表示装
置１.５の水平解像度と等しい水平解像度に補間処理
し、ＲＧＢ画像信号ｓ１.１３として出力する。なお、
ここで行われる補間処理は、水平方向に２倍の解像度に
補間処理するものであるため、同じデータを２度読み出
しすることによりなされるものである。
【０１６０】１.３は、ＰＣ／ＷＳよりの映像信号を扱
うアナログ画像信号処理ブロック１.１と、ＴＶ信号処
理ブロック１.２の切換を行う切換スイッチ部である。
切換スイッチ部１.３は、システム制御部１.９１の制御
信号ｃｓ１.１２により、アナログ画像信号処理ブロッ
ク１.１からの画像データｓ１.０５及び同期信号ｃｓ
１.０７と、ＴＶ信号処理ブロック１.２からの画像信号
ｓ１.１３及び同期信号ｃｓ１.１０とを切換え、画像デ
ータｓ１.１４、同期信号ｃｓ１.１１を出力する。
うアナログ画像信号処理ブロック１.１と、ＴＶ信号処
理ブロック１.２の切換を行う切換スイッチ部である。
切換スイッチ部１.３は、システム制御部１.９１の制御
信号ｃｓ１.１２により、アナログ画像信号処理ブロッ
ク１.１からの画像データｓ１.０５及び同期信号ｃｓ
１.０７と、ＴＶ信号処理ブロック１.２からの画像信号
ｓ１.１３及び同期信号ｃｓ１.１０とを切換え、画像デ
ータｓ１.１４、同期信号ｃｓ１.１１を出力する。
【０１６１】１.４は、デジタル画像処理部であって、
切換スイッチ部１.３よりのデジタル画像データｓ１.１
４を表示装置１.５が表示するための各種、処理、制御
を行う。
切換スイッチ部１.３よりのデジタル画像データｓ１.１
４を表示装置１.５が表示するための各種、処理、制御
を行う。
【０１６２】続いてデジタル画像処理部１.４において
行われる処理について、図３５を用いて詳細に説明す
る。図３５は、デジタル画像処理部１.４及び表示装置
１.５の詳細な構成を表すブロック図である。なお、図
３５において、５.０７は制御インターフェースであ
り、デジタル画像処理部１.４とシステム制御部１.９１
とをバスｃｓ１.９１を介して接続する。
行われる処理について、図３５を用いて詳細に説明す
る。図３５は、デジタル画像処理部１.４及び表示装置
１.５の詳細な構成を表すブロック図である。なお、図
３５において、５.０７は制御インターフェースであ
り、デジタル画像処理部１.４とシステム制御部１.９１
とをバスｃｓ１.９１を介して接続する。
【０１６３】切換スイッチ部１.３のスイッチ１.３２に
よって、ＮＴＳＣ等の画像信号ｓ１.１３もしくはコン
ピュータ入力信号ｓ１.０５のいずれかが選択され、デ
ジタル画像処理部１.４に入力される。入力された映像
信号はコントラスト調整部５.０１においてγ補正処理
および階調調整処理される。
よって、ＮＴＳＣ等の画像信号ｓ１.１３もしくはコン
ピュータ入力信号ｓ１.０５のいずれかが選択され、デ
ジタル画像処理部１.４に入力される。入力された映像
信号はコントラスト調整部５.０１においてγ補正処理
および階調調整処理される。
【０１６４】上記のγ補正処理について図３６を参考に
して説明する。図３６は、γ＝２.２、８ビット入力、
８ビット出力の場合のγ補正を説明する図である。入力
データが、例えばａの場合、γ＝１.０では出力データ
もａであるが、γ＝２.２では出力データはｂ（＜ａ）
となり、γ＝１.０の場合よりもコントラストのある画
像が得られることになる。
して説明する。図３６は、γ＝２.２、８ビット入力、
８ビット出力の場合のγ補正を説明する図である。入力
データが、例えばａの場合、γ＝１.０では出力データ
もａであるが、γ＝２.２では出力データはｂ（＜ａ）
となり、γ＝１.０の場合よりもコントラストのある画
像が得られることになる。
【０１６５】次に図３７を参考にして階調調整処理を説
明する。図３７は、階調調整処理を説明する図である。
階調調整を行わない場合は、図３７の１００％の場合の
ように、入力値に対してリニアな出力値をとる。５０％
の階調調整を行うと、０から６４まで、および１９２か
ら２５５までの入力データに対する出力値は、それぞれ
０と２５５に貼り付けられ、その間の入力データは図３
７に示すように、入力データの２倍の変化量で変化す
る。
明する。図３７は、階調調整処理を説明する図である。
階調調整を行わない場合は、図３７の１００％の場合の
ように、入力値に対してリニアな出力値をとる。５０％
の階調調整を行うと、０から６４まで、および１９２か
ら２５５までの入力データに対する出力値は、それぞれ
０と２５５に貼り付けられ、その間の入力データは図３
７に示すように、入力データの２倍の変化量で変化す
る。
【０１６６】また、階調調整の値を小さく（％を下げ
る）するにしたがって、よりコントラストのある画像を
えることができる。なお、γ補正処理および階調調整に
おける調整値は、上述のキー入力処理により操作者によ
って選択され、システム制御部１.９１により、コント
ラスト調整部５.０１に設定される。γ補正および階調
調整されたデータｓ５.０１は、中間調処理部５.０２に
より、例えば、ＥＤ（誤差拡散）法やディザ法等の中間
調処理が施される。
る）するにしたがって、よりコントラストのある画像を
えることができる。なお、γ補正処理および階調調整に
おける調整値は、上述のキー入力処理により操作者によ
って選択され、システム制御部１.９１により、コント
ラスト調整部５.０１に設定される。γ補正および階調
調整されたデータｓ５.０１は、中間調処理部５.０２に
より、例えば、ＥＤ（誤差拡散）法やディザ法等の中間
調処理が施される。
【０１６７】動き検出部５.０４は、中間調処理される
前の表示データをスチールして、一定値以上変化のあっ
たラインを検出し、この結果をシステム制御部１.９１
に転送する。これを受けたシステム制御部１.９１は、
メモリ部５.０３に格納されているフレーム表示データ
のうち、動き検出されたラインの表示データ（変更後の
データ）のみをラインアドレスデータと共に表示制御部
５.０５に出力する。
前の表示データをスチールして、一定値以上変化のあっ
たラインを検出し、この結果をシステム制御部１.９１
に転送する。これを受けたシステム制御部１.９１は、
メモリ部５.０３に格納されているフレーム表示データ
のうち、動き検出されたラインの表示データ（変更後の
データ）のみをラインアドレスデータと共に表示制御部
５.０５に出力する。
【０１６８】１.５は、画像表示用の、液晶等を用い
た、いわゆるドットマトリクスディスプレイであって、
図３５のごとく表示制御部５.０５、表示パネル５.０６
からなり、デジタル画像処理部１.４で処理された画像
信号を表示する。すなわち、図３５の表示制御部５.０
５が、表示パネル５.０６のアドレスデータで指定され
た垂直位置にライン表示データを表示するのである。
た、いわゆるドットマトリクスディスプレイであって、
図３５のごとく表示制御部５.０５、表示パネル５.０６
からなり、デジタル画像処理部１.４で処理された画像
信号を表示する。すなわち、図３５の表示制御部５.０
５が、表示パネル５.０６のアドレスデータで指定され
た垂直位置にライン表示データを表示するのである。
【０１６９】１.７は、音声処理ブロックであって、遅
延調整部１.７１、音質調整及び増幅部１.７２、音声ス
ピーカ部１.７３から構成されている。
延調整部１.７１、音質調整及び増幅部１.７２、音声ス
ピーカ部１.７３から構成されている。
【０１７０】１.７１は、遅延調整部であって、表示装
置１.５における画像表示と、スピーカ部１.７３から音
声される音声とのずれの調整を行う。表示装置１.５に
おいては本体の使用温度によって、表示画面の左上と右
隅とではわずかながら画像表示に遅延が生じる。このた
めＴＶ信号のように動画と音声の同期が必要な場合、温
度によって影響を受ける画像と影響を受けない音声に時
間的な不一致が発生してしまう。
置１.５における画像表示と、スピーカ部１.７３から音
声される音声とのずれの調整を行う。表示装置１.５に
おいては本体の使用温度によって、表示画面の左上と右
隅とではわずかながら画像表示に遅延が生じる。このた
めＴＶ信号のように動画と音声の同期が必要な場合、温
度によって影響を受ける画像と影響を受けない音声に時
間的な不一致が発生してしまう。
【０１７１】この現象を解消するために表示装置１.５
の温度情報を表示装置制御信号ｃｓ５.０５、後述の制
御バスｃｓ１.１９を通してシステム制御部１.９１にフ
ィードバックする。システム制御部１.９１は、その情
報をもとに制御信号ｃｓ１.２０によって遅延調整部１.
７１をコントロールし、画像と音声が同期するように音
声入力信号ｓ１.１５、あるいは、音声信号ｓ１.１５ａ
を遅延させ、遅延音声信号ｓ１.１６を発生させる。つ
まり、画像表示の遅延がない場合には音声のディレイを
発生させず、画像表示の遅延がある場合には音声のディ
レイを発生させるようにする。
の温度情報を表示装置制御信号ｃｓ５.０５、後述の制
御バスｃｓ１.１９を通してシステム制御部１.９１にフ
ィードバックする。システム制御部１.９１は、その情
報をもとに制御信号ｃｓ１.２０によって遅延調整部１.
７１をコントロールし、画像と音声が同期するように音
声入力信号ｓ１.１５、あるいは、音声信号ｓ１.１５ａ
を遅延させ、遅延音声信号ｓ１.１６を発生させる。つ
まり、画像表示の遅延がない場合には音声のディレイを
発生させず、画像表示の遅延がある場合には音声のディ
レイを発生させるようにする。
【０１７２】ただし、発生させる音声遅延時間は、予め
不揮発性メモリ部１.９４内に格納、用意されている表
示装置１.５の温度と画像表示遅延時間の相関テーブル
から参照され引き出される。この遅延調整を行うことに
より、表示装置１.５の温度に依存せず画像と音声の同
期がとれるようになる。
不揮発性メモリ部１.９４内に格納、用意されている表
示装置１.５の温度と画像表示遅延時間の相関テーブル
から参照され引き出される。この遅延調整を行うことに
より、表示装置１.５の温度に依存せず画像と音声の同
期がとれるようになる。
【０１７３】１.７２は、音質調整及び増幅部であっ
て、遅延調整された前記音声信号ｓ１.１６は、該音質
調整及び増幅部１.７２に送られる。音質調整部は、音
量調整、ステレオ／モノ切換、左右スピーカバランス調
整、トーンコントロール、サラウンド処理等の機能を持
ち、制御信号ｃｓ１.２０によって、システム制御部１.
９１からのコントロールにより入力された音声信号をユ
ーザの好みの音質に調整する。その後、増幅部によっ
て、後述の音声スピーカ部１.７３をドライブできるよ
うに増幅する。
て、遅延調整された前記音声信号ｓ１.１６は、該音質
調整及び増幅部１.７２に送られる。音質調整部は、音
量調整、ステレオ／モノ切換、左右スピーカバランス調
整、トーンコントロール、サラウンド処理等の機能を持
ち、制御信号ｃｓ１.２０によって、システム制御部１.
９１からのコントロールにより入力された音声信号をユ
ーザの好みの音質に調整する。その後、増幅部によっ
て、後述の音声スピーカ部１.７３をドライブできるよ
うに増幅する。
【０１７４】１.７３は、音声スピーカ部であって、前
記増幅された音声電気信号ｓ１.１７を空気振動音声に
変換する。
記増幅された音声電気信号ｓ１.１７を空気振動音声に
変換する。
【０１７５】１.８は、電源部であって、電源出力ｃｓ
１.８１は、ＴＶ信号処理ブロック１.２に対し、ｃｓ
１.８２は、アナログ映像信号処理ブロック１.１に対
し、ｃｓ１.８３は、デジタル画像処理部１.４に対し、
ｃｓ１.８４はその他各部に対して電源を供給する。こ
の電源部１.８は制御信号ｃｓ１.２１を通して、システ
ム制御部１.９１により制御され、前記ＴＶ信号処理ブ
ロック１.２、およびアナログ映像信号処理ブロック１.
１、およびデジタル画像処理部１.４の電源のオン、オ
フ等を制御している。
１.８１は、ＴＶ信号処理ブロック１.２に対し、ｃｓ
１.８２は、アナログ映像信号処理ブロック１.１に対
し、ｃｓ１.８３は、デジタル画像処理部１.４に対し、
ｃｓ１.８４はその他各部に対して電源を供給する。こ
の電源部１.８は制御信号ｃｓ１.２１を通して、システ
ム制御部１.９１により制御され、前記ＴＶ信号処理ブ
ロック１.２、およびアナログ映像信号処理ブロック１.
１、およびデジタル画像処理部１.４の電源のオン、オ
フ等を制御している。
【０１７６】１.９１は、システム制御部であって、い
わゆるマイクロコンピュータ等で構成され、制御バスｃ
ｓ１.２１，ｃｓ１.１５，ｃｓ１.１６，ｃｓ１.１９，
ｃｓ１.２０，ｃｓ１.２１を通して、図１の各部を全般
にわたって統括的に制御している。
わゆるマイクロコンピュータ等で構成され、制御バスｃ
ｓ１.２１，ｃｓ１.１５，ｃｓ１.１６，ｃｓ１.１９，
ｃｓ１.２０，ｃｓ１.２１を通して、図１の各部を全般
にわたって統括的に制御している。
【０１７７】１.９２は、キー入力部であって、後述す
るように、ＯＳＤで行われる各部調整機能を操作する操
作キー、ＴＶ／ＰＣ切換スイッチ、など、特定機種切換
スイッチを有している。
るように、ＯＳＤで行われる各部調整機能を操作する操
作キー、ＴＶ／ＰＣ切換スイッチ、など、特定機種切換
スイッチを有している。
【０１７８】１.９３は、ＯＳＤ(on csreen display)制
御部であって、画面上にＯＳＤ文字を出力する際の表示
位置などを制御している。
御部であって、画面上にＯＳＤ文字を出力する際の表示
位置などを制御している。
【０１７９】１.９４は、不揮発性メモリ部であって、
制御バスｃｓ１.１９を通しシステム制御部１.９１によ
って制御され、ホスト装置の機種ごとの同期信号や各種
パラメータを登録した機種テーブル、音声信号遅延時間
テーブル、後述ＯＳＤ操作で行われる各種機能のイニシ
ャルデータ、及びユーザプリセットデータ等を格納して
いる。
制御バスｃｓ１.１９を通しシステム制御部１.９１によ
って制御され、ホスト装置の機種ごとの同期信号や各種
パラメータを登録した機種テーブル、音声信号遅延時間
テーブル、後述ＯＳＤ操作で行われる各種機能のイニシ
ャルデータ、及びユーザプリセットデータ等を格納して
いる。
【０１８０】続いて、表示装置１.５の画面上に必要な
情報を表示して、操作者による各種調整処理を容易にす
るＯＳＤ（オンスクリーンディスプレイ）表示について
図３８，図３９，図４０、図４１および、本実施形態の
表示制御装置による文字サイズの拡大について示した図
４２を参照して説明する。
情報を表示して、操作者による各種調整処理を容易にす
るＯＳＤ（オンスクリーンディスプレイ）表示について
図３８，図３９，図４０、図４１および、本実施形態の
表示制御装置による文字サイズの拡大について示した図
４２を参照して説明する。
【０１８１】システム制御部１.９１は、操作者による
キー入力処理等からＯＳＤ表示要求を検出すると、この
要求に基づいてＯＳＤ制御部１.９３に対して、ＯＳＤ
表示開始位置（水平，垂直），表示パターン，フォント
サイズ，表示色，ブリンキング有無，フォント間スペー
ス等の情報を転送することにより、図３８〜図４１に示
す様なＯＳＤ表示を行う。図３８〜図４１は本実施形態
のＯＳＤ表示例を示す図である。
キー入力処理等からＯＳＤ表示要求を検出すると、この
要求に基づいてＯＳＤ制御部１.９３に対して、ＯＳＤ
表示開始位置（水平，垂直），表示パターン，フォント
サイズ，表示色，ブリンキング有無，フォント間スペー
ス等の情報を転送することにより、図３８〜図４１に示
す様なＯＳＤ表示を行う。図３８〜図４１は本実施形態
のＯＳＤ表示例を示す図である。
【０１８２】まず、図３８、図３９では、後述のキー入
力処理における、調整項目選択処理によるメニュー画面
のＯＳＤ表示例が示されている。図３８、３９では例と
して言語選択が設定項目として選択されている場合を示
している。図３８では、文字の背景が透かしではない場
合の表示例を示しており、選択されている言語（ＬＡＮ
ＧＵＡＧＥ）の項目分を他の項目の背景と異なる色とす
るか、もしくはブリンクさせることにより他の項目と区
別される。また図３９では、文字の背景が透かしになっ
ている表示例を示している。この場合、選択項目の背景
のみ透かしではなく色がついている。
力処理における、調整項目選択処理によるメニュー画面
のＯＳＤ表示例が示されている。図３８、３９では例と
して言語選択が設定項目として選択されている場合を示
している。図３８では、文字の背景が透かしではない場
合の表示例を示しており、選択されている言語（ＬＡＮ
ＧＵＡＧＥ）の項目分を他の項目の背景と異なる色とす
るか、もしくはブリンクさせることにより他の項目と区
別される。また図３９では、文字の背景が透かしになっ
ている表示例を示している。この場合、選択項目の背景
のみ透かしではなく色がついている。
【０１８３】図４０では、図３８に示したメニュー画面
において、後述の調整項目選択処理によって言語選択
（ＬＡＮＧＵＡＧＥ）を選択した場合のＯＳＤ表示例が
示されている。この場合は２者選択型であるため、前述
のようにＵＰ，ＤＯＷＮキーを押すごとに英語（ＥＮＧ
ＬＩＳＨ）と日本語（ＪＡＰＡＮＥＳＥ）が交互に選択
される。
において、後述の調整項目選択処理によって言語選択
（ＬＡＮＧＵＡＧＥ）を選択した場合のＯＳＤ表示例が
示されている。この場合は２者選択型であるため、前述
のようにＵＰ，ＤＯＷＮキーを押すごとに英語（ＥＮＧ
ＬＩＳＨ）と日本語（ＪＡＰＡＮＥＳＥ）が交互に選択
される。
【０１８４】図４１では、上記メニュー選択において明
るさ調整を選択した場合のＯＳＤ表示例が示されてい
る。この場合はＵＰ，ＤＯＷＮキーにより段階的に調整
値が変更され、例えば２５５段階の設定値があり、ＯＳ
Ｄ表示のレベルが１０段階である場合には、設定値が約
２５増減するごとにＯＳＤ表示レベルも１つ増減する。
るさ調整を選択した場合のＯＳＤ表示例が示されてい
る。この場合はＵＰ，ＤＯＷＮキーにより段階的に調整
値が変更され、例えば２５５段階の設定値があり、ＯＳ
Ｄ表示のレベルが１０段階である場合には、設定値が約
２５増減するごとにＯＳＤ表示レベルも１つ増減する。
【０１８５】図４２はＯＳＤ表示におけるフォントサイ
ズの制御を説明する図である。ＮＴＳＣ／ＰＡＬ等のＴ
Ｖ電波信号ｓ１.０６およびＹＣ分離画像信号ｓ１.０８
の表示時においては、ＯＳＤ表示信号ｓ１.１８は、フ
ィールド単位のデータからフレーム単位のデータへの変
換を行う変換部１.２４において、垂直方向に２倍サイ
ズに拡大される。さらに水平補間処理部１.２５により
水平方向に２倍のサイズに拡大される。そして最後に表
示装置１.５に表示される際、垂直方向に２ライン同じ
データが表示されることから、垂直方向にさらに２倍サ
イズに拡大されたことになり、トータルで、水平方向に
２倍，垂直方向に４倍サイズに拡大される。そのためＯ
ＳＤ表示に用いるフォントサイズとして、水平方向は２
倍，垂直方向は１倍サイズのフォントを用いることによ
り、表示装置１.５上では水平方向，垂直方向に４倍サ
イズのフォントを表示することができる。
ズの制御を説明する図である。ＮＴＳＣ／ＰＡＬ等のＴ
Ｖ電波信号ｓ１.０６およびＹＣ分離画像信号ｓ１.０８
の表示時においては、ＯＳＤ表示信号ｓ１.１８は、フ
ィールド単位のデータからフレーム単位のデータへの変
換を行う変換部１.２４において、垂直方向に２倍サイ
ズに拡大される。さらに水平補間処理部１.２５により
水平方向に２倍のサイズに拡大される。そして最後に表
示装置１.５に表示される際、垂直方向に２ライン同じ
データが表示されることから、垂直方向にさらに２倍サ
イズに拡大されたことになり、トータルで、水平方向に
２倍，垂直方向に４倍サイズに拡大される。そのためＯ
ＳＤ表示に用いるフォントサイズとして、水平方向は２
倍，垂直方向は１倍サイズのフォントを用いることによ
り、表示装置１.５上では水平方向，垂直方向に４倍サ
イズのフォントを表示することができる。
【０１８６】一方、コンピュータ入力信号ｓ１.０１表
示時においては、ＯＳＤ表示信号ｓ１.１８は、ＯＳＤ
切換部１.０６において、コンピュータ入力信号ｓ１.０
１と切り換えて出力される。この際、コンピュータ入力
信号ｓ１.０１と同じクロックスピードで読み出しを行
うために、４回同じデータが読み出される。そのため、
水平方向に４倍サイズに拡大されることになる。そのた
め、ＯＳＤ表示に用いるフォントサイズとして、水平方
向は１倍，垂直方向は４倍サイズのフォントを用いるこ
とにより、表示装置１.５上では水平方向，垂直方向共
に、上記の場合と同じ４倍サイズのフォントを表示する
ことができる。
示時においては、ＯＳＤ表示信号ｓ１.１８は、ＯＳＤ
切換部１.０６において、コンピュータ入力信号ｓ１.０
１と切り換えて出力される。この際、コンピュータ入力
信号ｓ１.０１と同じクロックスピードで読み出しを行
うために、４回同じデータが読み出される。そのため、
水平方向に４倍サイズに拡大されることになる。そのた
め、ＯＳＤ表示に用いるフォントサイズとして、水平方
向は１倍，垂直方向は４倍サイズのフォントを用いるこ
とにより、表示装置１.５上では水平方向，垂直方向共
に、上記の場合と同じ４倍サイズのフォントを表示する
ことができる。
【０１８７】なお、ユーザがキー入力調整により、垂直
方向２倍駆動と１倍駆動を選択でき、この変更をシステ
ム制御部１.９１が検知してＯＳＤ制御部１.９３を制御
するようにしても良い。ここで、垂直方向２倍駆動が選
択された場合は、垂直方向に２倍サイズのフォントを用
いることになる。
方向２倍駆動と１倍駆動を選択でき、この変更をシステ
ム制御部１.９１が検知してＯＳＤ制御部１.９３を制御
するようにしても良い。ここで、垂直方向２倍駆動が選
択された場合は、垂直方向に２倍サイズのフォントを用
いることになる。
【０１８８】また、コンピュータ画像信号は水平方向に
は全て１２８０画素にサンプリング（Ａ／Ｄ変換時）さ
れるため、全表示モードとも水平方向サイズは同一とな
る。そのため、ＯＳＤデータのみ４回読み出しして、Ｏ
ＳＤ切換部１.０６で切り換えると丁度よいサイズで合
体できる。また、デジタル画像処理部１.４へは常に同
じサイズ、同じタイミングで入力される。
は全て１２８０画素にサンプリング（Ａ／Ｄ変換時）さ
れるため、全表示モードとも水平方向サイズは同一とな
る。そのため、ＯＳＤデータのみ４回読み出しして、Ｏ
ＳＤ切換部１.０６で切り換えると丁度よいサイズで合
体できる。また、デジタル画像処理部１.４へは常に同
じサイズ、同じタイミングで入力される。
【０１８９】また、図４３は、ビデオ信号表示時および
コンピュータ信号表示時におけるＯＳＤ表示項目の一覧
を示す図である。本実施形態における示制御装置におい
ては、それぞれの表示時において図４３の様に異なる内
容のＯＳＤ表示を行う。これらの表示内容はシステム制
御部１.９１に保持されている。尚、フォントデータは
ＯＳＤ制御部１.９３が保持する。
コンピュータ信号表示時におけるＯＳＤ表示項目の一覧
を示す図である。本実施形態における示制御装置におい
ては、それぞれの表示時において図４３の様に異なる内
容のＯＳＤ表示を行う。これらの表示内容はシステム制
御部１.９１に保持されている。尚、フォントデータは
ＯＳＤ制御部１.９３が保持する。
【０１９０】したがって、本実施形態における表示制御
装置においては、ビデオ信号表示時および、コンピュー
タ信号表示時では、異なるフォントサイズ，異なる読み
出しクロックスピード，異なる表示内容のＯＳＤ表示を
行う。
装置においては、ビデオ信号表示時および、コンピュー
タ信号表示時では、異なるフォントサイズ，異なる読み
出しクロックスピード，異なる表示内容のＯＳＤ表示を
行う。
【０１９１】ＯＳＤ制御部１.９３は、ＮＴＳＣ等のビ
デオ入力信号の場合には、ＯＳＤ切換部１.２３、ま
た、コンピュータ入力信号の場合には、ＯＳＤ切換部
１.０６を切り換えることにより、ＲＧＢ画像信号ｓ１.
１０もしくはｓ１.０４をＯＳＤ信号ｓ１.１８と切り換
えて出力する。
デオ入力信号の場合には、ＯＳＤ切換部１.２３、ま
た、コンピュータ入力信号の場合には、ＯＳＤ切換部
１.０６を切り換えることにより、ＲＧＢ画像信号ｓ１.
１０もしくはｓ１.０４をＯＳＤ信号ｓ１.１８と切り換
えて出力する。
【０１９２】スイッチ１.３２は、後述のキー入力処理
による操作者選択に基づいて、システム制御部１.９１
により切り替えられ、ＮＴＳＣ等の画像信号ｓ１.１３
とコンピュータ入力信号ｓ１.０５を切り換えて、デジ
タル画像処理部１.４に転送する。
による操作者選択に基づいて、システム制御部１.９１
により切り替えられ、ＮＴＳＣ等の画像信号ｓ１.１３
とコンピュータ入力信号ｓ１.０５を切り換えて、デジ
タル画像処理部１.４に転送する。
【０１９３】ここで操作者からのキー入力処理につい
て、図４４〜図４７のフローチャート及びユーザからの
キー入力を受け付けるキーの例を示した図４８を参照し
て詳細に説明する。図４４〜図４７は本実施形態におけ
るキー入力処理を説明するフローチャートである。ま
た、図４８は、本実施形態におけるキー操作パネルの概
観を表す図である。
て、図４４〜図４７のフローチャート及びユーザからの
キー入力を受け付けるキーの例を示した図４８を参照し
て詳細に説明する。図４４〜図４７は本実施形態におけ
るキー入力処理を説明するフローチャートである。ま
た、図４８は、本実施形態におけるキー操作パネルの概
観を表す図である。
【０１９４】システム制御部１.９１はステップＳ１１
０１において、キー入力部１.９２に対してキースキャ
ンを行う。ステップＳ１１０２で、該キースキャンの結
果、キー入力があったかの判定を行い、キー入力がなか
った場合には直ちにキー入力処理を終了する。そうでな
くキー入力があった場合には、ステップＳ１１０３に進
む。
０１において、キー入力部１.９２に対してキースキャ
ンを行う。ステップＳ１１０２で、該キースキャンの結
果、キー入力があったかの判定を行い、キー入力がなか
った場合には直ちにキー入力処理を終了する。そうでな
くキー入力があった場合には、ステップＳ１１０３に進
む。
【０１９５】ステップＳ１１０３では、検出されたキー
入力が図４８のＴＶ／ＰＣ切り替えキー（ＫＥＹ１）で
あるかどうかを判定し、もしＴＶ／ＰＣ切り替えキーで
あった場合には、ステップＳ１１０４のＴＶ／ＰＣモー
ド切り替え処理を行う。このＴＶ／ＰＣ切り替え処理
は、 １、切換スイッチ部１.３の切り換え制御 ２、補間処理部１.０５へのＴＶ／ＰＣ切り替え情報の
設定 ３、ＴＶ／ＰＣ切り替え情報のＯＳＤ表示 によりなる。このＴＶ／ＰＣモード切り替え処理の終了
後、キー入力処理は終了する。ステップＳ１１０５で
は、検出されたキー入力が図４８の音量ＵＰキー（ＫＥ
Ｙ２）であるかどうかを判定し、音量ＵＰキーであった
場合には、ステップＳ１１０６の音量ＵＰ処理を行う。
この音量ＵＰ処理は、 １、音声調整及び増幅部１.７２への音量ＵＰ設定 ２、更新音量のＯＳＤ表示 によりなる。該音声ＵＰ処理終了後、キー入力処理は終
了する。
入力が図４８のＴＶ／ＰＣ切り替えキー（ＫＥＹ１）で
あるかどうかを判定し、もしＴＶ／ＰＣ切り替えキーで
あった場合には、ステップＳ１１０４のＴＶ／ＰＣモー
ド切り替え処理を行う。このＴＶ／ＰＣ切り替え処理
は、 １、切換スイッチ部１.３の切り換え制御 ２、補間処理部１.０５へのＴＶ／ＰＣ切り替え情報の
設定 ３、ＴＶ／ＰＣ切り替え情報のＯＳＤ表示 によりなる。このＴＶ／ＰＣモード切り替え処理の終了
後、キー入力処理は終了する。ステップＳ１１０５で
は、検出されたキー入力が図４８の音量ＵＰキー（ＫＥ
Ｙ２）であるかどうかを判定し、音量ＵＰキーであった
場合には、ステップＳ１１０６の音量ＵＰ処理を行う。
この音量ＵＰ処理は、 １、音声調整及び増幅部１.７２への音量ＵＰ設定 ２、更新音量のＯＳＤ表示 によりなる。該音声ＵＰ処理終了後、キー入力処理は終
了する。
【０１９６】ステップＳ１１０７では、検出されたキー
入力が図４８の音量ＤＯＷＮキー（ＫＥＹ３）であるか
どうかを判定し、音量ＤＯＷＮキーであった場合には、
ステップＳ１１０８の音量ＤＯＷＮ処理を行う。該音量
ＤＯＷＮ処理は、 １、音声調整及び増幅部１.７２への音量ＤＯＷＮ設定 ２、更新音量のＯＳＤ表示 によりなる。該音声ＤＯＷＮ処理終了後、キー入力処理
は終了する。
入力が図４８の音量ＤＯＷＮキー（ＫＥＹ３）であるか
どうかを判定し、音量ＤＯＷＮキーであった場合には、
ステップＳ１１０８の音量ＤＯＷＮ処理を行う。該音量
ＤＯＷＮ処理は、 １、音声調整及び増幅部１.７２への音量ＤＯＷＮ設定 ２、更新音量のＯＳＤ表示 によりなる。該音声ＤＯＷＮ処理終了後、キー入力処理
は終了する。
【０１９７】ステップＳ１１０９では、図３２に示すク
リアーキー（ＫＥＹ８）およびセットキー（ＫＥＹ５）
が同時に一定期間以上続けて押されたかどうかを判定
し、そうであった場合にはリセットキーが検出されたと
してステップＳ１１１０のリセット処理を行う。該リセ
ット処理は、 １、不揮発性メモリ部１.９４から工場出荷時の初期設
定値を読み出し、デコーダ部１.２２に設定 ２、不揮発性メモリ部１.９４から工場出荷時の初期設
定値を読み出し、音声調整及び増幅部１.７２に設定 ３、不揮発性メモリ部１.９４から工場出荷時の初期設
定値を読み出し、クロック発生部１.０４に設定 ４、不揮発性メモリ部１.９４から工場出荷時の初期設
定値を読み出し、補間部１.０５に設定 という処理を行う。該リセット処理終了後、キー入力処
理は終了する。
リアーキー（ＫＥＹ８）およびセットキー（ＫＥＹ５）
が同時に一定期間以上続けて押されたかどうかを判定
し、そうであった場合にはリセットキーが検出されたと
してステップＳ１１１０のリセット処理を行う。該リセ
ット処理は、 １、不揮発性メモリ部１.９４から工場出荷時の初期設
定値を読み出し、デコーダ部１.２２に設定 ２、不揮発性メモリ部１.９４から工場出荷時の初期設
定値を読み出し、音声調整及び増幅部１.７２に設定 ３、不揮発性メモリ部１.９４から工場出荷時の初期設
定値を読み出し、クロック発生部１.０４に設定 ４、不揮発性メモリ部１.９４から工場出荷時の初期設
定値を読み出し、補間部１.０５に設定 という処理を行う。該リセット処理終了後、キー入力処
理は終了する。
【０１９８】ステップＳ１１１１では、検出されたキー
入力がメニューキー（ＫＥＹ４）であるかどうかを判定
し、もしメニューキーであった場合にはステップＳ１１
１２に進む。そうでなく、上記以外のキー、すなわちセ
ットキー，ＵＰキー，ＤＯＷＮキー，クリアーキーのい
ずれかのキーが検出された場合には、何もせず直ちにキ
ー入力処理を終了する。ステップＳ１１１２では、現在
ＴＶモードか、ＰＣモードかの判定を行い、ＴＶモード
の時はステップＳ１１１３に進み、ＰＣモードの時はス
テップＳ１１２８に夫々進む。
入力がメニューキー（ＫＥＹ４）であるかどうかを判定
し、もしメニューキーであった場合にはステップＳ１１
１２に進む。そうでなく、上記以外のキー、すなわちセ
ットキー，ＵＰキー，ＤＯＷＮキー，クリアーキーのい
ずれかのキーが検出された場合には、何もせず直ちにキ
ー入力処理を終了する。ステップＳ１１１２では、現在
ＴＶモードか、ＰＣモードかの判定を行い、ＴＶモード
の時はステップＳ１１１３に進み、ＰＣモードの時はス
テップＳ１１２８に夫々進む。
【０１９９】ステップＳ１１１３及びステップＳ１１２
８では、メニュー画面を見ながら操作者が設定項目を選
択する処理を行う。図４６のフローチャートを参照して
該ステップＳ１１１３または１１２８の処理について説
明する。
８では、メニュー画面を見ながら操作者が設定項目を選
択する処理を行う。図４６のフローチャートを参照して
該ステップＳ１１１３または１１２８の処理について説
明する。
【０２００】ステップＳ１５０１では、前回選択された
項目を選択した状態でＯＳＤ表示を行う。ステップＳ１
５０２では、操作者からのキー入力があるまでウエイト
を行う。ステップＳ１５０３では、操作者が入力したキ
ーがＴＶ／ＰＣ切り替えキー，音量ＵＰキー，音量ＤＯ
ＷＮキーのいずれか（即ち，ＫＥＹ１〜ＫＥＹ３のいず
れか）であるか否かを判定し、そうである場合には、何
もせずに再度ステップＳ１５０２にもどる。
項目を選択した状態でＯＳＤ表示を行う。ステップＳ１
５０２では、操作者からのキー入力があるまでウエイト
を行う。ステップＳ１５０３では、操作者が入力したキ
ーがＴＶ／ＰＣ切り替えキー，音量ＵＰキー，音量ＤＯ
ＷＮキーのいずれか（即ち，ＫＥＹ１〜ＫＥＹ３のいず
れか）であるか否かを判定し、そうである場合には、何
もせずに再度ステップＳ１５０２にもどる。
【０２０１】ＫＥＹ１〜ＫＥＹ３のいずれでもない場合
は、ステップＳ１５０３からステップＳ１５０４へ進
む。ステップＳ１５０４では、操作者が入力したキーが
メニューキー（ＫＥＹ４）であるか否かを判定し、そう
である場合には該処理を終了する。そうでない場合に
は、ステップＳ１５０５に進む。
は、ステップＳ１５０３からステップＳ１５０４へ進
む。ステップＳ１５０４では、操作者が入力したキーが
メニューキー（ＫＥＹ４）であるか否かを判定し、そう
である場合には該処理を終了する。そうでない場合に
は、ステップＳ１５０５に進む。
【０２０２】ステップＳ１５０５では、操作者が入力し
たキーがセットキー（ＫＥＹ５）であるか否かを判定
し、そうである場合にはステップＳ１５１４において設
定項目確定とし、ステップＳ１１１４もしくはステップ
Ｓ１１２９に進む。
たキーがセットキー（ＫＥＹ５）であるか否かを判定
し、そうである場合にはステップＳ１５１４において設
定項目確定とし、ステップＳ１１１４もしくはステップ
Ｓ１１２９に進む。
【０２０３】操作者が入力したキーがセットキー（ＫＥ
Ｙ５）でない場合は、ステップＳ１５０６へ進む。ステ
ップＳ１５０６では、操作者が入力したキーがクリアー
キー（ＫＥＹ８）であるか否かを判定し、そうである場
合にはステップＳ１５０７において選択項目を初期値に
し、ステップＳ１５０１にもどる。入力されたキーがク
リアーキーでない場合には、ステップＳ１５０８に進
む。
Ｙ５）でない場合は、ステップＳ１５０６へ進む。ステ
ップＳ１５０６では、操作者が入力したキーがクリアー
キー（ＫＥＹ８）であるか否かを判定し、そうである場
合にはステップＳ１５０７において選択項目を初期値に
し、ステップＳ１５０１にもどる。入力されたキーがク
リアーキーでない場合には、ステップＳ１５０８に進
む。
【０２０４】ステップＳ１５０８では、操作者がクリア
ーキーとセットキーを同時に一定時間以上押し続けたか
否かの判定を行い、そうである場合にはリセット要求で
あるとして、ステップＳ１５０９のリセット処理を行い
該処理を終了する。もしそうでない場合にはステップＳ
１５１０に進む。
ーキーとセットキーを同時に一定時間以上押し続けたか
否かの判定を行い、そうである場合にはリセット要求で
あるとして、ステップＳ１５０９のリセット処理を行い
該処理を終了する。もしそうでない場合にはステップＳ
１５１０に進む。
【０２０５】ステップＳ１５１０では、操作者が入力し
たキーがＵＰキー（ＫＥＹ６）であるか否かの判定を行
う。もしそうである場合には、ステップＳ１５１１にお
いて選択項目を前項目にした後ステップＳ１５０１にも
どる。そうでない場合にはステップＳ１５１２に進む。
ステップＳ１５１２では操作者が入力したキーがＤＯＷ
Ｎキー（ＫＥＹ７）であるか否かの判定を行う。もしそ
うである場合には、ステップＳ１５１３において選択項
目を次項目にした後ステップＳ１５０１に戻る。
たキーがＵＰキー（ＫＥＹ６）であるか否かの判定を行
う。もしそうである場合には、ステップＳ１５１１にお
いて選択項目を前項目にした後ステップＳ１５０１にも
どる。そうでない場合にはステップＳ１５１２に進む。
ステップＳ１５１２では操作者が入力したキーがＤＯＷ
Ｎキー（ＫＥＹ７）であるか否かの判定を行う。もしそ
うである場合には、ステップＳ１５１３において選択項
目を次項目にした後ステップＳ１５０１に戻る。
【０２０６】上記すべてのキーでなかった場合には、何
もせずステップＳ１５０１に戻る。従って、ステップＳ
１５０４においてメニューキーが入力されているか、ま
たはステップＳ１５０８においてリセット要求である場
合のみキー入力処理は終了し、ステップＳ１５０５にお
いて操作者が入力したキーがセットキーであった場合の
み、図４５におけるステップＳ１１１３またはステップ
Ｓ１１２８の処理が終了する。
もせずステップＳ１５０１に戻る。従って、ステップＳ
１５０４においてメニューキーが入力されているか、ま
たはステップＳ１５０８においてリセット要求である場
合のみキー入力処理は終了し、ステップＳ１５０５にお
いて操作者が入力したキーがセットキーであった場合の
み、図４５におけるステップＳ１１１３またはステップ
Ｓ１１２８の処理が終了する。
【０２０７】図４５に戻り、ステップＳ１１１４では、
上記ステップＳ１１１３において選択された調整項目
が、言語選択であるか否かの判定を行う。もし言語選択
であった場合には、ステップＳ１１１５の言語選択処理
を行う。ステップＳ１１１６では、選択された処理が入
力選択であるか否かの判定を行い、もし入力選択であっ
た場合には、ステップＳ１１１７の入力選択（コンポジ
ット信号入力／ＹＣ分離信号入力）処理を行う。ステッ
プＳ１１１８では、選択された処理が音質選択であるか
否かの判定を行い、もし音質選択であった場合には、ス
テップＳ１１１９の音質選択処理を行う。ステップＳ１
１２０では、選択された処理がコントラスト調整である
か否かの判定を行い、もし明るさ調整であった場合に
は、ステップＳ１１２３の明るさ調整処理を行う。ステ
ップＳ１１２４では、選択された処理が彩度調整処理を
行う。ステップＳ１１２６では、選択された処理が色相
調整処理を行う。そうでなくもし、上記以外の処理が選
択された場合には直ちに処理を終了する。
上記ステップＳ１１１３において選択された調整項目
が、言語選択であるか否かの判定を行う。もし言語選択
であった場合には、ステップＳ１１１５の言語選択処理
を行う。ステップＳ１１１６では、選択された処理が入
力選択であるか否かの判定を行い、もし入力選択であっ
た場合には、ステップＳ１１１７の入力選択（コンポジ
ット信号入力／ＹＣ分離信号入力）処理を行う。ステッ
プＳ１１１８では、選択された処理が音質選択であるか
否かの判定を行い、もし音質選択であった場合には、ス
テップＳ１１１９の音質選択処理を行う。ステップＳ１
１２０では、選択された処理がコントラスト調整である
か否かの判定を行い、もし明るさ調整であった場合に
は、ステップＳ１１２３の明るさ調整処理を行う。ステ
ップＳ１１２４では、選択された処理が彩度調整処理を
行う。ステップＳ１１２６では、選択された処理が色相
調整処理を行う。そうでなくもし、上記以外の処理が選
択された場合には直ちに処理を終了する。
【０２０８】ここで上記ステップＳ１１１５の言語選択
処理について図４７を用いて説明する。ステップＳ１６
０１では、言語選択画面をＯＳＤ表示し、ステップＳ１
６０２では操作者からキー入力があるまでウエイトす
る。ステップＳ１６０３では、操作者からのキー入力が
ＴＶ／ＰＣ切り替えキーもしくは音量ＵＰキーもしくは
音量ＤＯＷＮキー（即ち、ＫＥＹ１〜ＫＥＹ３のいずれ
か）であるか否かの判定を行い、もしそうであった場合
にはステップＳ１６０２にもどる。もしそうでない場合
にはステップＳ１６０４に進む。ステップＳ１６０４で
は、操作者からのキー入力がメニューキー（ＫＥＹ４）
もしくはセットキー（ＫＥＹ５）であるかの判定を行
い、もしそうであった場合には、メニュー選択処理１１
１３に戻る。もしそうでない場合にはステップＳ１６０
６に進む。
処理について図４７を用いて説明する。ステップＳ１６
０１では、言語選択画面をＯＳＤ表示し、ステップＳ１
６０２では操作者からキー入力があるまでウエイトす
る。ステップＳ１６０３では、操作者からのキー入力が
ＴＶ／ＰＣ切り替えキーもしくは音量ＵＰキーもしくは
音量ＤＯＷＮキー（即ち、ＫＥＹ１〜ＫＥＹ３のいずれ
か）であるか否かの判定を行い、もしそうであった場合
にはステップＳ１６０２にもどる。もしそうでない場合
にはステップＳ１６０４に進む。ステップＳ１６０４で
は、操作者からのキー入力がメニューキー（ＫＥＹ４）
もしくはセットキー（ＫＥＹ５）であるかの判定を行
い、もしそうであった場合には、メニュー選択処理１１
１３に戻る。もしそうでない場合にはステップＳ１６０
６に進む。
【０２０９】ステップＳ１６０６では、操作者からのキ
ー入力がクリアーキー（ＫＥＹ８）であるか否かの判定
を行い、もしそうであった場合には、ステップＳ１６０
７において、設定値を該処理を始めたときの設定値に戻
し、ステップＳ１６０１に戻る。もしそうでない場合に
はステップＳ１６０８に進む。ステップＳ１６０８で
は、操作者がクリアーキーとセットキーを同時に一定時
間以上押しているか否かの判定を行い、もしそうであっ
た場合にはリセット要求であるとし、ステップＳ１６０
９のリセット処理を行い、該言語調整処理ならびにキー
入力処理を終了する。もしそうでなかった場合にはステ
ップＳ１６１０に進む。
ー入力がクリアーキー（ＫＥＹ８）であるか否かの判定
を行い、もしそうであった場合には、ステップＳ１６０
７において、設定値を該処理を始めたときの設定値に戻
し、ステップＳ１６０１に戻る。もしそうでない場合に
はステップＳ１６０８に進む。ステップＳ１６０８で
は、操作者がクリアーキーとセットキーを同時に一定時
間以上押しているか否かの判定を行い、もしそうであっ
た場合にはリセット要求であるとし、ステップＳ１６０
９のリセット処理を行い、該言語調整処理ならびにキー
入力処理を終了する。もしそうでなかった場合にはステ
ップＳ１６１０に進む。
【０２１０】ステップＳ１６１０では操作者からのキー
入力がＵＰキーであるか否かの判定を行い、もしそうで
あった場合には、ステップＳ１６１１において設定値を
前項目にするか、もしくは設定値をＵＰする。そして、
ステップＳ１６０１に戻る。ステップＳ１６１２におい
てＵＰキーでない場合は、ステップＳ１６１２に進む。
ステップＳ１６１２では、操作者からのキー入力がＤＯ
ＷＮキーであるか否かの判定を行い、もしそうであった
場合には、ステップＳ１６１３において設定値を次項目
にするか、もしくは設定値をＤＯＷＮする。
入力がＵＰキーであるか否かの判定を行い、もしそうで
あった場合には、ステップＳ１６１１において設定値を
前項目にするか、もしくは設定値をＵＰする。そして、
ステップＳ１６０１に戻る。ステップＳ１６１２におい
てＵＰキーでない場合は、ステップＳ１６１２に進む。
ステップＳ１６１２では、操作者からのキー入力がＤＯ
ＷＮキーであるか否かの判定を行い、もしそうであった
場合には、ステップＳ１６１３において設定値を次項目
にするか、もしくは設定値をＤＯＷＮする。
【０２１１】ステップＳ１６１２において、ＤＯＷＮキ
ーでない場合は、操作者からのキー入力が上記のいずれ
のキーでもない場合となり、何もせずステップＳ１６０
１に戻る。
ーでない場合は、操作者からのキー入力が上記のいずれ
のキーでもない場合となり、何もせずステップＳ１６０
１に戻る。
【０２１２】ステップＳ１１１７の入力タイプ選択処
理，ステップＳ１１１９の音質選択処理，ステップＳ１
１２１のコントラスト調整処理，ステップＳ１１２３の
明るさ調整処理，ステップＳ１１２５の彩度調整処理，
ステップＳ１１２７の色相調整処理についても同様の処
理を行う。
理，ステップＳ１１１９の音質選択処理，ステップＳ１
１２１のコントラスト調整処理，ステップＳ１１２３の
明るさ調整処理，ステップＳ１１２５の彩度調整処理，
ステップＳ１１２７の色相調整処理についても同様の処
理を行う。
【０２１３】一方ステップＳ１１２８では、ステップＳ
１１１３で行なったのと同様にして、ＰＣモードの時
の、メニュー画面を通して設定項目を選択する処理の選
択を行う。ステップＳ１１２９では、選択された処理が
言語選択であるか否かの判定を行い、もし言語選択であ
った場合には、ステップＳ１１３０の言語選択処理を行
う。そうでない場合にはステップＳ１１３１に進む。ス
テップＳ１１３１では、選択された処理が音質選択であ
るか否かの判定を行い、もし音質選択であった場合に
は、ステップＳ１１３２の音質選択処理を行う。もし、
そうでない場合にはステップＳ１１３３に進む。
１１１３で行なったのと同様にして、ＰＣモードの時
の、メニュー画面を通して設定項目を選択する処理の選
択を行う。ステップＳ１１２９では、選択された処理が
言語選択であるか否かの判定を行い、もし言語選択であ
った場合には、ステップＳ１１３０の言語選択処理を行
う。そうでない場合にはステップＳ１１３１に進む。ス
テップＳ１１３１では、選択された処理が音質選択であ
るか否かの判定を行い、もし音質選択であった場合に
は、ステップＳ１１３２の音質選択処理を行う。もし、
そうでない場合にはステップＳ１１３３に進む。
【０２１４】ステップＳ１１３３では、選択された処理
がγ選択であるか否かの判定を行い、もしγ選択であっ
た場合には、ステップＳ１１３４のγ選択処理を行う。
もしそうでない場合にはステップＳ１１３５に進む。ス
テップＳ１１３５では、選択された処理が階調選択であ
るか否かの判定を行い、もし、階調選択であった場合に
は、ステップＳ１１３６の階調選択処理を行う。もしそ
うでない場合にはステップＳ１１３７に進む。ステップ
Ｓ１１３７では、選択された処理が位相調整であるか否
かの判定を行い、もし位相調整であった場合には、ステ
ップＳ１１３８の位相調整処理を行う。もしそうでない
場合にはステップＳ１１３９に進む。ステップＳ１１３
９では、選択された処理が位置調整であるか否かの判定
を行い、もし位相調整であった場合には、ステップＳ１
１４０の表示位置調整処理を行う。もしそうでない場合
にはステップＳ１１４１に進む。
がγ選択であるか否かの判定を行い、もしγ選択であっ
た場合には、ステップＳ１１３４のγ選択処理を行う。
もしそうでない場合にはステップＳ１１３５に進む。ス
テップＳ１１３５では、選択された処理が階調選択であ
るか否かの判定を行い、もし、階調選択であった場合に
は、ステップＳ１１３６の階調選択処理を行う。もしそ
うでない場合にはステップＳ１１３７に進む。ステップ
Ｓ１１３７では、選択された処理が位相調整であるか否
かの判定を行い、もし位相調整であった場合には、ステ
ップＳ１１３８の位相調整処理を行う。もしそうでない
場合にはステップＳ１１３９に進む。ステップＳ１１３
９では、選択された処理が位置調整であるか否かの判定
を行い、もし位相調整であった場合には、ステップＳ１
１４０の表示位置調整処理を行う。もしそうでない場合
にはステップＳ１１４１に進む。
【０２１５】ステップＳ１１４１では選択された処理が
ＤＰＭＳ調整であるか否かの判定を行い、もしＤＰＭＳ
調整であった場合には、ステップＳ１１４２のＤＰＭＳ
調整処理を行う。もしそうでない場合にはステップＳ１
１４３に進む。ステップＳ１１４３では、選択された処
理が機種設定であるか否かの判定を行い、もし機種設定
であった場合には、ステップＳ１１４４の機種設定処理
を行う。そうでなく上記以外の処理が選択された場合に
は、直ちに該キー入力処理を終了する。尚、上記判定処
理，ＯＳＤ表示制御，各種調整選択処理制御等はシステ
ム制御部１.９１において行われる。
ＤＰＭＳ調整であるか否かの判定を行い、もしＤＰＭＳ
調整であった場合には、ステップＳ１１４２のＤＰＭＳ
調整処理を行う。もしそうでない場合にはステップＳ１
１４３に進む。ステップＳ１１４３では、選択された処
理が機種設定であるか否かの判定を行い、もし機種設定
であった場合には、ステップＳ１１４４の機種設定処理
を行う。そうでなく上記以外の処理が選択された場合に
は、直ちに該キー入力処理を終了する。尚、上記判定処
理，ＯＳＤ表示制御，各種調整選択処理制御等はシステ
ム制御部１.９１において行われる。
【０２１６】以上説明したように上記実施形態によれ
ば、量子化されたビデオ信号がパイプライン処理に入力
されるタイミングを、分周クロックのリセット時間を調
整することにより行うことが可能となり、各水平ライン
毎に第１番目の画像信号を第１ピクセルに表示させるこ
とが可能となる。
ば、量子化されたビデオ信号がパイプライン処理に入力
されるタイミングを、分周クロックのリセット時間を調
整することにより行うことが可能となり、各水平ライン
毎に第１番目の画像信号を第１ピクセルに表示させるこ
とが可能となる。
【０２１７】また、リセット時間をプログラマブルに調
整できるので、様々なパイプライン処理の段数に対応で
きる。
整できるので、様々なパイプライン処理の段数に対応で
きる。
【０２１８】更に、リセット時間をプログラマブルに調
整できるので、様々な表示モードに対応できる。
整できるので、様々な表示モードに対応できる。
【０２１９】更に、量子化された画像データのタイミン
グをリセット時間で調整することにより、後段のパイプ
ライン制御部でのデータスワップ処理などを行う必要が
なくなり、後段の回路規模を増やすことなく、かつ回路
を複雑にすることなく、各水平ライン毎に第１番目の画
像信号を第１ピクセルに表示させることが可能となる。
グをリセット時間で調整することにより、後段のパイプ
ライン制御部でのデータスワップ処理などを行う必要が
なくなり、後段の回路規模を増やすことなく、かつ回路
を複雑にすることなく、各水平ライン毎に第１番目の画
像信号を第１ピクセルに表示させることが可能となる。
【０２２０】更に、後段のパイプライン処理をＬＳＩな
どの集積回路で実現している場合、回路規模の増大と回
路の複雑化を防止でき、発熱の問題も生じなくなる。
どの集積回路で実現している場合、回路規模の増大と回
路の複雑化を防止でき、発熱の問題も生じなくなる。
【０２２１】更に、シンプルなリセット時間の調整によ
り本目的が達成できるので、コストアップを最小限に抑
えることができる。なお、上記実施形態では、２画素を
パイプライン処理する場合を説明したので、リセット期
間の調整幅は１ドットクロック分となっている。３画
素、４画素をパイプライン処理（並列的に処理）する場
合は、リセット期間の調整幅が２ドットクロック、３ド
ットクロックと言う具合に増加することになる。
り本目的が達成できるので、コストアップを最小限に抑
えることができる。なお、上記実施形態では、２画素を
パイプライン処理する場合を説明したので、リセット期
間の調整幅は１ドットクロック分となっている。３画
素、４画素をパイプライン処理（並列的に処理）する場
合は、リセット期間の調整幅が２ドットクロック、３ド
ットクロックと言う具合に増加することになる。
【０２２２】また、本発明は、複数の機器から構成され
るシステムに適用しても、１つの機器からなる装置に適
用してもよい。また、本発明はシステム或は装置にプロ
グラムを供給することによって達成される場合にも適用
できることは言うまでもない。この場合、本発明に係る
プログラムを格納した記憶媒体が、本発明を構成するこ
とになる。そして、該記憶媒体からそのプログラムをシ
ステム或は装置に読み出すことによって、そのシステム
或は装置が、予め定められた仕方で動作する。
るシステムに適用しても、１つの機器からなる装置に適
用してもよい。また、本発明はシステム或は装置にプロ
グラムを供給することによって達成される場合にも適用
できることは言うまでもない。この場合、本発明に係る
プログラムを格納した記憶媒体が、本発明を構成するこ
とになる。そして、該記憶媒体からそのプログラムをシ
ステム或は装置に読み出すことによって、そのシステム
或は装置が、予め定められた仕方で動作する。
【０２２３】
【発明の効果】以上説明したように、本発明によれば、
回路規模の増大と回路構成の複雑化を伴うことなしに、
所定番目の画素データを表示装置上の所定位置に表示す
ることが可能となる。
回路規模の増大と回路構成の複雑化を伴うことなしに、
所定番目の画素データを表示装置上の所定位置に表示す
ることが可能となる。
【０２２４】
【図１】本実施形態に係る表示制御装置の構成を表すブ
ロック図である。
ロック図である。
【図２】同期信号測定部１.０２の詳細な構成を表すブ
ロック図である。
ロック図である。
【図３】同期信号測定部１.０２において測定結果を格
納するＦＩＦＯの内容を表わす図である。
納するＦＩＦＯの内容を表わす図である。
【図４】同期信号測定部１.０２において測定結果を格
納するレジスタの内容を表わす図である。
納するレジスタの内容を表わす図である。
【図５】本実施形態におけるＡ／Ｄ変換部１.０３の詳
細な構成を表すブロック図である。
細な構成を表すブロック図である。
【図６】クロック発生部１.０４の構成を示すブロック
図である。
図である。
【図７】分周器３.０４のカウンタ部の構成を示す図で
ある。
ある。
【図８】１／２分周出力レベル切替器３.１５の動作タ
イミングを表すタイミングチャートである。
イミングを表すタイミングチャートである。
【図９】ビデオ信号、ドットクロック、分周クロックピ
クセルデータの論理的なタイミングを表す図である。
クセルデータの論理的なタイミングを表す図である。
【図１０】一般的なビデオ信号のタイミング波形を示す
図である。
図である。
【図１１】一般的なビデオ信号のタイミング波形を示す
図である。
図である。
【図１２】ビデオ信号における同期信号のタイミングを
表す図である。
表す図である。
【図１３】ビデオ信号における同期信号のタイミングを
表す図である。
表す図である。
【図１４】ビデオ信号における同期信号のタイミングを
表す図である。
表す図である。
【図１５】本実施形態におけるビデオ信号の機種、表示
モードを特定するための制御モジュールを示す図であ
る。
モードを特定するための制御モジュールを示す図であ
る。
【図１６】本実施形態におけるビデオ信号の機種、表示
モードを特定するための手順を表すフローチャートであ
る。
モードを特定するための手順を表すフローチャートであ
る。
【図１７】本実施形態におけるビデオ信号の機種、表示
モードを特定するための手順を表すフローチャートであ
る。
モードを特定するための手順を表すフローチャートであ
る。
【図１８】本実施形態におけるビデオ信号の機種、表示
モードを特定するための手順を表すフローチャートであ
る。
モードを特定するための手順を表すフローチャートであ
る。
【図１９】本実施形態におけるビデオ信号の機種、表示
モードを特定するための手順を表すフローチャートであ
る。
モードを特定するための手順を表すフローチャートであ
る。
【図２０】本実施形態におけるビデオ信号の機種、表示
モードを特定するための手順を表すフローチャートであ
る。
モードを特定するための手順を表すフローチャートであ
る。
【図２１】本実施形態におけるビデオ信号の機種、表示
モードを特定するための手順を表すフローチャートであ
る。
モードを特定するための手順を表すフローチャートであ
る。
【図２２】補間部１.０５において実行される補間処理
を説明する図である。
を説明する図である。
【図２３】補間部１.０５において実行される補間処理
を説明する図である。
を説明する図である。
【図２４】補間部１.０５において実行される補間処理
を説明する図である。
を説明する図である。
【図２５】入力された有効表示画像データを垂直補間し
ドットマトリクスディスプレイに拡大表示を行う補間部
の構成を示すブロック図である。
ドットマトリクスディスプレイに拡大表示を行う補間部
の構成を示すブロック図である。
【図２６】図２５で示した垂直補間処理部４.０６と補
間制御部４.０７の詳細な構成を示すブロック図であ
る。
間制御部４.０７の詳細な構成を示すブロック図であ
る。
【図２７】入力された画像データに対して補間処理を行
う演算部４.０６.０３の内部ブロックである。
う演算部４.０６.０３の内部ブロックである。
【図２８】指数演算部４.０６.０３.０１の詳細ブロッ
ク図である。
ク図である。
【図２９】ＶＧＡの表示モードの内の１つである、水平
６４０ドット、垂直３５０ラインの場合の垂直補間処理
を行う為の概略動作説明である。
６４０ドット、垂直３５０ラインの場合の垂直補間処理
を行う為の概略動作説明である。
【図３０】ＶＥＳＡ規格の水平８００ドット、垂直６０
０ラインの場合の垂直補間処理を行う為の概略動作を説
明する図である。
０ラインの場合の垂直補間処理を行う為の概略動作を説
明する図である。
【図３１】ＶＥＳＡ規格の水平８００ドット、垂直６０
０ラインの場合の垂直補間処理を行う為の概略動作を説
明する図である。
０ラインの場合の垂直補間処理を行う為の概略動作を説
明する図である。
【図３２】ＶＥＳＡ規格の水平８００ドット、垂直６０
０ラインの場合の垂直補間処理を行う為の概略動作を説
明する図である。
０ラインの場合の垂直補間処理を行う為の概略動作を説
明する図である。
【図３３】ＶＥＳＡ規格の水平１０２４ドット、垂直７
６８ラインの場合の垂直補間処理を行う為の概略動作を
説明する図である。
６８ラインの場合の垂直補間処理を行う為の概略動作を
説明する図である。
【図３４】Ｍａｃｉｎｔｏｓｈ（商標）シリーズの１モ
ードである、水平１０２４ドット、垂直７６８ラインの
場合の垂直補間処理を行う為の概略動作を説明する図で
ある。
ードである、水平１０２４ドット、垂直７６８ラインの
場合の垂直補間処理を行う為の概略動作を説明する図で
ある。
【図３５】デジタル画像処理部１.４の詳細な構成を表
すブロック図である。
すブロック図である。
【図３６】γ＝２.２、８ビット入力、８ビット出力の
場合のγ補正を説明する図である。
場合のγ補正を説明する図である。
【図３７】階調調整処理を説明する図である。
【図３８】本実施形態のＯＳＤ表示例を示す図である。
【図３９】本実施形態のＯＳＤ表示例を示す図である。
【図４０】本実施形態のＯＳＤ表示例を示す図である。
【図４１】本実施形態のＯＳＤ表示例を示す図である。
【図４２】ＯＳＤ表示におけるフォントサイズの制御を
説明する図である。
説明する図である。
【図４３】ビデオ信号表示時およびコンピュータ信号表
示時におけるＯＳＤ表示項目の一覧を示す図である。
示時におけるＯＳＤ表示項目の一覧を示す図である。
【図４４】本実施形態におけるキー入力処理を説明する
フローチャートである。
フローチャートである。
【図４５】本実施形態におけるキー入力処理を説明する
フローチャートである。
フローチャートである。
【図４６】本実施形態におけるキー入力処理を説明する
フローチャートである。
フローチャートである。
【図４７】本実施形態におけるキー入力処理を説明する
フローチャートである。
フローチャートである。
【図４８】本実施形態におけるキー操作パネルの概観を
表す図である。
表す図である。
Claims (10)
- 【請求項１】 画像信号と同期信号を含む映像信号に基
づいて複数画素を並行して処理して表示を行う表示制御
装置であって、 前記同期信号と表示装置の表示解像度に基づいて前記画
像信号をサンプリングするためのドットクロックを生成
する生成手段と、 前記ドットクロックに同期して画像信号をサンプリング
し、画素データを獲得するサンプリング手段と、 前記ドットクロックを分周して分周クロックを得る分周
手段と、 前記分周クロックに同期して、該分周クロックの１周期
内に前記サンプリング手段でサンプリングされた複数の
画素データを複数の信号線群に出力する出力手段と、 前記出力手段において、所定番目の画素データを所定の
信号線群に出力する制御手段とを備えることを特徴とす
る表示制御装置。 - 【請求項２】 前記制御手段は、 前記分周クロックを前記同期信号に同期して所定期間リ
セット状態に保つリセット手段と、 所定番目の画素データを前記出力手段の所定の信号線群
に出力すべく、前記所定期間を設定する設定手段とを備
えることを特徴とする請求項１に記載の表示制御装置。 - 【請求項３】 前記所定期間は水平同期信号の検出から
の所定期間であることを特徴とする請求項１に記載の表
示制御装置。 - 【請求項４】 前記所定期間は、各水平ラインの第１番
目の画素データを表示装置の各水平ラインの第１番目の
画素位置に対応する信号線群に出力すべく、前記所定期
間を設定することを特徴とする請求項３に記載の表示制
御装置。 - 【請求項５】 前記同期信号に基づいて、入力された映
像信号の種別を判定する判定手段を更に備え、 前記設定手段は、前記判定手段によって判定された種別
に基づいて前記分周クロックをリセット状態に保つべき
所定期間を設定することを特徴とする請求項２に記載の
表示制御装置。 - 【請求項６】 画像信号と同期信号を含む映像信号に基
づいて複数画素を並行して処理して表示を行う表示制御
方法であって、 前記同期信号と表示装置の表示解像度に基づいて前記画
像信号をサンプリングするためのドットクロックを生成
する生成工程と、 前記ドットクロックを分周して分周クロックを得る分周
工程と、 前記ドットクロックに同期して画像信号をサンプリング
し、画素データを獲得するサンプリング工程と、 前記分周クロックに同期して、該分周クロックの１周期
内に前記サンプリング工程でサンプリングされた複数の
画素データを複数の信号線群に出力する出力工程と、 前記出力工程において、所定番目の画素データを所定の
信号線群に出力する制御工程とを備えることを特徴とす
る表示制御方法。 - 【請求項７】 前記制御工程は、 前記分周クロックを前記同期信号に同期して所定期間リ
セット状態に保つリセット工程と、 所定番目の画素データを前記出力工程の所定の信号線群
に出力すべく、前記所定期間を設定する設定工程とを備
えることを特徴とする請求項６に記載の表示制御方法 - 【請求項８】 前記所定期間は水平同期信号の検出から
の所定期間であることを特徴とする請求項６に記載の表
示制御方法。 - 【請求項９】 前記所定期間は、各水平ラインの第１番
目の画素データを表示装置の各水平ラインの第１番目の
画素位置に対応する信号線群に出力すべく、前記所定期
間を設定することを特徴とする請求項８に記載の表示制
御方法。 - 【請求項１０】 前記同期信号に基づいて、入力された
映像信号の種別を判定する判定工程を更に備え、 前記設定工程は、前記判定工程によって判定された種別
に基づいて前記分周クロックをリセット状態に保つべき
所定期間を設定することを特徴とする請求項７に記載の
表示制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1760896A JPH09212123A (ja) | 1996-02-02 | 1996-02-02 | 表示制御方法及び装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1760896A JPH09212123A (ja) | 1996-02-02 | 1996-02-02 | 表示制御方法及び装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09212123A true JPH09212123A (ja) | 1997-08-15 |
Family
ID=11948606
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1760896A Withdrawn JPH09212123A (ja) | 1996-02-02 | 1996-02-02 | 表示制御方法及び装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09212123A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN118259862A (zh) * | 2024-05-29 | 2024-06-28 | 山东云海国创云计算装备产业创新中心有限公司 | 一种显示画面的切换方法、设备、介质及计算机程序产品 |
-
1996
- 1996-02-02 JP JP1760896A patent/JPH09212123A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN118259862A (zh) * | 2024-05-29 | 2024-06-28 | 山东云海国创云计算装备产业创新中心有限公司 | 一种显示画面的切换方法、设备、介质及计算机程序产品 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6215467B1 (en) | Display control apparatus and method and display apparatus | |
| US5926174A (en) | Display apparatus capable of image display for video signals of plural kinds | |
| KR100742460B1 (ko) | 영상 신호 변환 방법 | |
| US5986635A (en) | Processor for converting pixel number of video signal and display apparatus using the same | |
| EP0707305A2 (en) | Display mode detector, pixel clock synchroniser and interpolator for ferroelectric liquid crystal display | |
| JP3419046B2 (ja) | 映像表示装置 | |
| JP3142705B2 (ja) | ドットマトリクス型表示装置 | |
| JP3315557B2 (ja) | 表示制御装置及び方法及び表示装置 | |
| JPH09212123A (ja) | 表示制御方法及び装置 | |
| JPH08297477A (ja) | 表示制御装置及び方法及び表示装置 | |
| US6011538A (en) | Method and apparatus for displaying images when an analog-to-digital converter in a digital display unit is unable to sample an analog display signal at a desired high sampling frequency | |
| JPH08328529A (ja) | 表示装置 | |
| JPH09200660A (ja) | 表示装置、データ処理装置及びその方法 | |
| JPH11185031A (ja) | 解像度変換方法、解像度変換装置、その装置を含むシステム、及び記憶媒体 | |
| JP3484763B2 (ja) | 映像データ転送装置およびコンピュータシステム | |
| JPH09200659A (ja) | 表示装置、画像処理装置及びその方法 | |
| JPH09230849A (ja) | 表示制御装置 | |
| JPH08328533A (ja) | 表示装置 | |
| JPH11175052A (ja) | 補間処理方法、補間処理装置、表示装置、その装置を含むシステム、及び記憶媒体 | |
| JPH08328530A (ja) | 表示装置 | |
| KR100233900B1 (ko) | 화상표시시스템 | |
| US20070065800A1 (en) | Display apparatus and video wall having the same | |
| JPH114406A (ja) | 画像処理装置、画像メモリの読み出し方法及びコンピュータ読み取り可能な記録媒体 | |
| JP2944284B2 (ja) | 多画面表示装置 | |
| JPH0962239A (ja) | 表示制御装置及び方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20030506 |