JPH09230849A - 表示制御装置 - Google Patents

Abstract

(57)【要約】 【課題】 種々の解像度の画像データを表示器の表示可
能な最大ドット数で表示しながら常に一定の大きさのＯ
ＳＤ表示を行えるようにする。 【解決手段】 システム制御部１．９１はコンピュータ
入力画像信号から分離した同期信号の周波数により表示
モードを設定し、それに応じてクロック発生部１．０４
を制御すると共に、補間処理部１．０５に補間率等の補
間制御データを与える。Ａ／Ｄ変換器１．０３はクロッ
クに従って画像信号をサンプリングして必要なドット数
の走査データを生成する。走査データはライン補間処理
された後、デジタル処理部１．４で中間調処理等が施さ
れて表示装置１．５で表示される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、画像データをドッ
トマトリクスディスプレイ上で拡大表示する場合等に用
いて好適な表示制御装置に関するものである。

【０００２】

【従来の技術】従来、ホストコンピュータからのＣＲＴ
ビデオ出力信号としては、画像データとその垂直及び水
平同期信号が転送される。パーソナルコンピュータは解
像度がいくつかある場合があり、例えばＩＢＭ社のＰＣ
互換機などは、３２０^* ２００、６４０^* ４００、７２
０^* ４００、６４０^* ３５０、６４０^* ４８０、８００
^* ６００、１０２４^* ７６８、１２８０^* １０２４など
の各表示が可能な機器がある。

【０００３】

【発明が解決しようとする課題】しかしながら現在、Ｃ
ＲＴビデオ出力信号を入力してドットマトリクスディス
プレイ例えば、液晶やプラズマディスプレイに表示する
機器はあるが、これらの機器はサンプルした画像データ
と表示データの解像が同一であるか、ある一定周期で画
像データを間引きドットマトリクスディスプレイに表示
する機能しか有しないため、ＯＳＤ（オンスクリーンデ
ィスプレイ）表示は常に一定の大きさの表示が行えた
が、入力信号にＯＳＤを行ったのでは、一定の表示が得
られないという問題があった。

【０００４】本発明は、拡大表示を行った後にＯＳＤを
行うことにより、入力の表示解像度に影響することなく
一定の大きさのＯＳＤ表示を可能にした表示制御装置を
得ることを目的とする。

【０００５】

【課題を解決するための手段】本発明においては、画像
データの水平方向の画素数を表示器で表示可能な画素数
まで拡大する拡大手段と、上記拡大手段で処理された画
像データの垂直方向のライン数を上記表示器で表示可能
なライン数に補間する補間手段と、上記補間手段で処理
された画像データに所定の表示データを付加して上記表
示器に供給する処理を行う表示処理手段とを設けてい
る。

【０００６】

【作用】本発明によれば、各種の解像度に対してドット
マトリクスディスプレイに最大限に拡大表示が可能とな
ると共に、常に一定の大きさのＯＳＤ表示を行うことが
できる。

【０００７】

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態について説明する。図１は本発明にかかる表示
制御装置１０のブロック図である。本表示制御装置１０
は、ＮＴＳＣ、ＰＡＬ、ＳＥＣＡＭ等のコンポジットビ
デオ信号入力及び、ＹＶ（輝度、色差）分離信号入力、
そして、ＰＣ（パソコン）、ＷＳ（ワークステーショ
ン）等のアナログコンピュータ入力信号を受信し、表示
装置１．５に表示することができる。

【０００８】まず、コンポジットビデオ信号処理部１．
２について説明する。チューナー１．２１を通して、ま
たは直接に入力されたＮＴＳＣ、ＰＡＬ、ＳＥＣＡＭ等
のコンポジットアナログ画像信号は、カラーデコーダ
１．２２によりＡ／Ｄ変換、色差復調、ＲＧＢ信号への
マトリクス変換を施される。またＹＣ分離画像信号は、
カラーデコーダ１．２２によりＡ／Ｄ変換され、ＲＧＢ
信号へのマトリクス変化が施され、ＲＧＢフィールドデ
ータが得られる。このＲＢＧフィールドデータはフィー
ルド／フレーム変換部１．２４において、６０Ｈｚフィ
ールドデータから６０Ｈｚフレームデータに変換され
る。このフレームデータは水平補間処理部１．２５によ
り、表示装置１．５の水平解像度と等しい水平解像度に
補間処理するものであるため、同じデータを２度読み出
しをすることにより得られるものである。

【０００９】次に、音声処理部１．７について説明す
る。遅延処理部１．７１はシステム制御部１．９１によ
り制御され、表示装置１．５における画像表示と、スピ
ーカ１．７３から出力される音声とのずれの調整を行
う。表示装置１．５においては本体の使用温度によっ
て、表示画像の左上と右隅とではわずかながら画像表示
に遅延が生じる。このためＴＶ信号のように動画と音声
との同期が必要な場合、温度によって影響を受ける画像
と影響を受けない音声とに時間的な不一致が発生してし
まう。この現像を解消するために表示装置１．５の温度
情報をシステム制御部１．９１にフィードバックする。
このフィードバックされた情報をもとにシステム制御部
１．９１は遅延調整部１．７１をコントロールして画像
と音声とが同期するような音声遅延時間を発生させる。
つまり、画像表示の遅延がある場合には音声のディレイ
を発生させるように制御する。ただし、発生させる音声
遅延時間は予め用意されている表示装置１．５の温度と
画像と画像表示遅延時間との相関テーブルが参照され、
対応する遅延時間が引き出される。この遅延調整を行う
ことにより表示装置１．５の温度変化に係わらず、画像
と音声との同期がとれるようになる。

【００１０】遅延調整された音声信号は音声信号処理部
１．７２に送られる。音声信号処理部１．７２はサラン
ウドプロセッサ、オーディオアンプ等を持つ。サラウン
ドプセッサは、システム制御部１．９１からのコントロ
ールにより、音声入力の音量調整、ステレオ／モノラル
切替、左右スピーカーバランス調整、トーンコントロー
ル、サラウンド処理等を行う。サラウンドプセッサ１．
７２から出力された音声信号はオーディオアンプに送ら
れ、スピーカ１．７３用に増幅処理が行われる。増幅さ
れた音声信号はスピーカ１．７３に送られ音声として出
力される。

【００１１】次に、コンピュータ画像信号処理部１．１
について説明する。ＰＣ、ＷＳ等のアナログコンピュー
タ画像信号は、同期信号分離部１．０１において、水平
垂直同期信号とアナログＲＧＢ信号とに分離される。こ
の同期信号分離部１．０１について詳細に説明する。同
期信号分離部１．０１は、コンピュータなどからのＲＧ
Ｂ画像信号とコンポジットシンク、セパレートシンクま
たはシンクオングリーンなどの同期信号とから成るビデ
オ信号ｓ１．０１を入力し、画像信号ｓ１．０２はＡ／
Ｄ変換部１．０３へ出力される。同期信号ｃｓ１．０１
は、入力されたビデオ信号より分離された同期信号を負
極性の同期信号に変換したものであり、同期信号測定部
１．０２、クロック発生部１．０４、補間処理部１．０
５及びシステム制御１．９１へ出力される。同期信号極
性判別信号ｃｓ１．０２は、入力された同期信号ｓ１．
０１の極性を示すものでありシステム制御部１．９１へ
出力される。

【００１２】同期信号分離部１．０１において分離され
た水平、垂直同期信号は、同期信号測定部１．０２へ入
力され、水平、垂直周波数、および水平、垂直同期信号
極性等が測定される。

【００１３】ここで、上記同期信号測定部１．０２にお
いてなされる処理について、図２を用いて詳細に説明す
る。図２は、同期信号測定部１．０２の詳細の構成を示
すブロック図である。２．０１はクロックジェネレータ
であって、水平同期信号（ＨＤ）ｃｓ２．０１および垂
直同期信号（ＶＤ）ｃｓ２．０２の周期測定のために、
これらの信号の周期よりも十分に高い周波数であらかじ
め決められた周波数のクロック、ｃｓ２．０３、および
ｃｓ２．０４を発生する。２．０２は、水平同期信号Ｈ
Ｄ（ｃｓ２．０１）の周期測定用のカウンタであって、
水平同期信号ＨＤ（ｃｓ２．０１）の立ち下がりでリセ
ットされ、そこから次の立ち下がまでの期間、クロック
ジェネレータ２．０１からの所定周波数のクロックｃｓ
２．０３をカウントする。このカウントの結果である測
定カウント値ＴＨＤ１（ｃｓ２．０５）は、水平同期信
号ＨＤの立ち上がりに同期して、ＦＩＦＯメモリ２．０
５へ書き込まれる。２．０３は、ｃｓ２．０水平同期信
号ＨＤの周波数測定用カウンタであって、水平同期信号
ＨＤ（ｃｓ２．０１）の立ち上がりでリセットされ、そ
こから次の立ち上がりまでの期間、水平同期信号ＨＤの
立ち上がりに同期して、そのカウント値ＴＨＤ２（ｃｓ
２．０６）がＦＩＦＯメモリ２．０５へ書き込まれる。

【００１４】２．０４は、水平同期信号ＨＤ（ｃｓ２．
０１）の帰線期間ＴＨＢｌａｎｋ（水平同期信号ＨＤの
レベルが「０」の期間）の測定を行うカウンタである。
カウンタ２．０４は、水平同期信号ＨＤ（ｃｓ２．０
１）の立ち下がりでリセットされ、そこから次の立ち上
がりまでの間、クロックジェネレータ２．０１よりの所
定の周波数のクロック２．０３をカウントする。そし
て、その結果である測定カウンタ値ＴＨＢｌａｎｋ（ｃ
ｓ２．０６）は、水平同期信号ＨＤの立ち上がりに同期
して、ＦＩＦＯメモリ２．０５へ書き込まれる。２．０
５は、ＦＩＦＯメモリであって、上述のＴＨＤ１（ｃｓ
２．０５）、ＴＨＤ２（ｃｓ２．０６）、ＴＨＢｌａｎ
ｋ（ｃｓ２．０７）のデータを垂直同期信号ＶＤの１周
期にわたって格納する。図３は同期信号測定部１．０２
内のＦＩＯＦメモリ２．０５におけるデータの格納状態
を表す図である。これらのデータは、Ｒ／Ｗ制御部２．
３０を通して、先に格納されたデータから順に信号ｃｓ
１．１９として読み出すことができる。

【００１５】２．１１は、垂直同期信号ＶＤ一周期中の
水平同期信号ＨＤの数を測定するためのカウンタであっ
て、垂直同期信号ＶＤ（ｃ２．０２）の立ち上がりでリ
セットされ、そこから次の立ち上がりまでｍｐ−期間、
水平同期信号ＨＤ（ｃｓ２．０１）をクロックとしてカ
ウントする。そして、その結果である測定カウンタ値Ｎ
ＨＤ（ｃｓ２．０７）を、垂直同期信号ＶＤの立ち上が
りに同期して、レジスタ２．１４内へ書き込む。２．１
２は、垂直同期信号ＶＤ（ｃｓ２．０２）の周期測定用
カウンタであって、垂直同期信号ＶＤ（信号２．０２）
の立ち上がりでリセットされ、そこから次の立ち上がり
までの一周期間、クロックジェネレータ２．０１より所
定の周波数のクロックｃｓ２．０４をカウントする。そ
して、その結果である測定カウンタ値ＴＶＤ（ｃｓ２．
１２）を、垂直同期信号ＶＤの立ち上がりに同期して、
レジスタ２．１４内に書き込む。

【００１６】２．１３は、垂直同期信号ＶＤの帰線期間
時間ＶＢｌａｎｋ（垂直同期信号ＶＤのレベルが「０」
の期間）の測定を行うカウンタであって、垂直同期信号
ＶＤ（ｃｓ２．０２）の立ち下がりでリセットされ、そ
こから次の立ち上がりまで、クロックジェネレータ２．
０１よりの所定の周波数のクロックｃｓ２．０４をカウ
ントする。そして、その結果である測定カウント値ＴＶ
Ｂｌａｎｋ（ｃｓ２．１３）ＶＤの立ち上がりに同期し
て、レジスタ２．１４内へ書き込む。２．１４はレジス
タであって、上記したＮＨＤ（ｃｓ２．１１）、ＴＶＤ
（ｃｓ２．１２）、ＴＶＢｌａｎｋ（ｃｓ２．１３）、
及びＶＤ・ＨＤの極性（ｃｓ１．０２）を垂直同期信号
ＶＤ（ｃｓ２．０２）に同期して図４に示すように格納
する。図４は同期信号測定部１．０２のレジスタ２．１
４のデータ格納状態を表す図である。以上の各データの
書き込み終了に伴って、Ｒ／Ｗ制御部２．３０を通し
て、バスへ制御信号ｃｓ１．１９を出力する。

【００１７】２．２１は比較レジスタであって、比較す
べき水平同期信号ＨＤの数がｃｓ１．１９を介して格納
される。２．２２はコンパレータであって、カウンタ
２．１１からのＨＤ数カウンタ出力ｃｓ２．１１と、比
較レジスタ２．２１よりの比較レジスタ出力ｃｓ２．２
１とを比較する。比較の結果、両者が一致するとコンパ
レータ出力ｃｓ２．２２をアクティブにし、Ｒ／Ｗ制御
部２．３０を通してそのコンパレータ出力ｃｓ２．２２
を出力する。２．３０は、Ｒ／Ｗ制御部であって、ＦＩ
ＦＯメモリ２．０５、レジスタ２．１４、ＨＤ比較レジ
スタ２．２１、コンパレータ出力ｃｓ２．２２とを信号
ｃｓ．１９として制御バス上へ転送するデータ転送制御
を行う。

【００１８】以上のような同期信号測定部１．０２にお
いて測定された測定値は、図１のシステム制御部１．９
１に取り込まれる。システム制御１．９１はこの測定値
から入力信号の表示モードの判定を行う。システム制御
部１．９１は、この特定された表示モードに基づき、ク
ロック発生部、１．０４、補間処理部１．０５、ＯＳＤ
（オンスクリーンディスプレイ）制御部１．９３に必要
な設定を行う。

【００１９】ここで表示モード判定について、図５のフ
ローを参照しながら詳細に説明する。図５は、本実施の
形態における表示モードの判定手順を表すフローチャー
トである。システム制御部１．９１は、ステップＳ１０
０１において、クロック発生部１．０４からアンロック
信号を受け取った場合、入力信号の表示モード変更、ま
たはホストコンピュータ自身が別の信号仕様のものと変
更されたことを検出し、ステップＳ１００２に進む。そ
うでなくクロック発生部１．０４がクロック信号を出力
している場合には、何もせずに処理を終了する。

【００２０】ステップＳ１００２では、新たに同期信号
測定部１．０２から水平同期信号ＨＤと垂直同期信号Ｖ
Ｄの周波数（夫々Ｈｓｖｎｃ、Ｖｓｖｎｃとする）を受
け取る。そしてステップＳ１００３において、水平同期
信号Ｈｓｖｎｃが、最低対応周波数（Ｈ ｂｏｔｏｍ）
からＢＨｚの間であるかを判定する。もしそうであるな
ら、ステップＳ１００４に進み、システム制御部１．９
２はクロック発生部１．０４にＭＯＤＥ０の場合の設定
を行う。そしてステップＳ１００５において、システム
制御部１．９２はクロック発生部１．０４からロックま
たはアンロック信号を受け取る。もしロック信号を受け
取らなかったならば、ステップＳ１００６において現在
の入力信号の表示モードはＭＯＤＥ０であると判定す
る。

【００２１】そうでなく、もしアンロック信号を受け取
ったならば、現在の入力信号の表示モードはＭＯＤＥ０
ではないと判定し、引き続き判定処理にいく（ステップ
Ｓ１００７へ進む）。同様に処理をＭＯＤＥ Ｍまで行
う。ＭＯＤＥ Ｍまでに入力信号の特定がなされなかっ
た場合、現在の入力信号は対応不可能な信号であるとし
て、ステップＳ１０１５において対応不可信号を入力処
理を行う。そして、同期信号分離後のアナログＲＧＢ信
号ｓ１．０２はＡ／Ｄ変換部１．０３により、ドットマ
トリクスディスプレイの水平解像度と等しい水平解像度
になるようなサンプリングクロックでサンプリングされ
る。このサンプリングロックはクロック生成部１．０４
により得られる。

【００２２】次に、クロック発生部１．０４の機能を図
６を用いて詳細に説明する。図６は、クロック発生部
１．０４の構成を示すブロック図である。同図に示され
る様に、本クロック発生部は１．０４は、位相比較器
３．０５、チャージポンプ型ローパスフィルタ３．０６
〜３．０８、ＶＣＯ（Voltage-contorolled Oscillato
r）３．１０および分周器３．０４を基本構成とするＰ
ＬＬ（Phase Locked Loop ）クロック発生器である。
３．１７は制御レジスタであり、クロック発生部１．０
４を制御するために、設定を行うレジスタ群として機能
する。

【００２３】ビデオの水平同期信号Ｈは、信号線ｃｓ
１．０１よりｉ／Ｆレベル選択部３．０１に送られる。
ｉ／Ｆレベル選択部３．０１では、同期信号分離部１．
０１から出力される信号インターフェース、例えばＴＴ
ＬやＰＥＣＬなどに対応するためにｉ／Ｆ信号用のイン
ターフェースを切り換える。このｉ／Ｆ信号用インター
フェースの切り換えは、制御レジスタ３．１７に格納さ
れたデータに基づく制御信号ｃｓ３．０１に応じてなさ
れる。極性反転部３．０２は、位相比較を行う際に水平
同期信号Ｈの立ち上がりまたは立ち下がりの両エッジで
位相比較を行えるようにするものであり、極性切替制御
線ｃｓ３．０２に応じて極性を切り換える。

【００２４】遅延部３．０３は、水平同期信号ｃｓ３．
０１とドットクロック信号３．０３（プログラマブルカ
ウンタ３．１２より出力される）とを入力し、水平同期
信号ｃｓ３．０１に対してドットクロック１周期分以上
の遅延調整をプログラマブルに行うものである。遅延時
間は、遅延制御線ｃｓ３．０３によって調整される。ｓ
１．０１に入力されたビデオ信号は、同期信号分離部
１．０１で同期信号と画像信号に分けられる。それら
は、各々異なる処理系に入力されるため、Ａ／Ｄ変換器
１．０３に入力される画像データｓ１．０２とクロック
発生部１．０４が生成するＡ／Ｄ変換用サンプリングク
ロックｃｓ１．０３に位相差が生じてしまう。そこでこ
の遅延部３．０３は画像データｓ１．０２とサンプリン
グクロックｃｓ１．０３の位相を調整するものである。
遅延調整された水平同期信号は、基準水平同期信号とし
て信号線ｓ３．０２に出力される。

【００２５】分周器３．０４は、プログラマブルカウン
タ３．１２から出力されたドットクロック信号ｓ３．０
３を、システム制御部１．９１が制御レジスタ３．１７
に設定した分周値で分周するものであり、分周器制御線
ｃｓ３．０４によって分周器３．０４内のカウンタに分
周値が設定されている。

【００２６】図７は分周器のカウンタの構成を示すブロ
ック図である。分周器制御線ｃｓ３．０４は、図中に示
すようにＣＬＯＣＫ、ＤＡＴＡ、ＬＡＴＣＨ信号で構成
されており、ＣＬＯＣＫ信号同期でＤＡＴＡがシフトレ
ジスタ３．２０へシリアル転送される。ＤＡＴＡ転送終
了後、ＬＡＴＣＨ信号によってシフトレジスタ３．２０
のデータをメインデバイスダ３．２２に出力する。メイ
ンデバイダ３．２２は、ＬＯＡＤ信号ｃｓ３．２０を受
けて、レジスタ３．２１のデータをメインデバイダ３．
２２に転送する。

【００２７】図６の位相比較器３．０５は遅延調整され
た基準水平同期信号ｓ３．０２と分周器からの出力信号
ｓ３．０４を入力し、それらの信号の位相を比較するも
のであり、位相差に応じた電圧、あるいはパルス信号を
発生する。位相比較イネーブル制御信号ｃｓ３．０５
は、位相比較器３．０５が基準水平同期信号信号ｓ３．
０２と分周器からの出力信号ｓ３．０４の位相比較を行
うか否かを制御する信号である。

【００２８】チャージポンプ型ローパスフィルタは、チ
ャージポンプ３．０６およびローパスフィルタ切替制御
信号ｃｓ３．０６で指定されるローパスフィルタ（３．
０７または３．０８）で構成される。これは、位相比較
器３．０５からの出力電圧から高い周波数成分と雑音を
除去し、直流電圧をＶＣＯ３．１０に供給するものであ
る。ここで、チャージポンプ電流を以下のように可変す
ることにより、ＰＬＬの位相比較検出利得を調整するこ
とが可能となる。すなわち、システム制御部１．９１が
制御レジスタ３．１７に設定したディジタル値をゲイン
制御信号ｃｓ３．０７経由でＤ／Ａコンバータ３．０９
に送る。そして、Ｄ／Ａコンバータ３．０９においてそ
の値に対応する電流に変換し、得られた電流をチャージ
ポンプ３．０６に供給することによりチャージポンプ電
流を制御する。また、ＰＬＬの応答特性は、抵抗とコン
デンサで構成されるローパスフィルタ３．０７または
３．０８のフィルタ定数により決定される。よって、本
ＰＬＬのダビングファクタは、上記位相比較検出利得と
フィルタ定数の調整により可変するようになっている。

【００２９】ＶＣＯ３．１０は以下の方法でＤ／Ａコン
バータ３．１１とチャージポンプ３．０６からの出力信
号に応じた、基準水平同期信号ｓ３．０２を逓倍した周
波数の信号を発生する。すなわち、システム制御部１．
９１が制御レジスタ３．１７に設定したディジタル値が
発振周波数制御信号ｃｓ３．０８経由でＤ／Ａコンバー
タ３．１１に送られる。Ｄ／Ａコンバータ３．１１の出
力電流によって、フリーラン時の発信周波数を決定す
る。ここで、ＶＣＯ３．１０は、そのフリーラン周波数
を中心としたある周波数レンジにおいて発振可能とな
る。一方、その周波数レンジにおいて、フリーラン周波
数と分周器３．０４に設定された発振周波数との差に対
応する信号がチャージポンプ３．０６から出力され、こ
の出力信号によりＶＣＯ３．１０の出力信号の発振周波
数が制御される。

【００３０】プログラマブルカウンタ３．１２は、ＶＣ
Ｏ３．１０の出力信号を、システム制御部１．９１が制
御レジスタ３．１７に設定した分周値で分周するもので
ある。制御レジスタ３．１７に設定した分周値は、プロ
グラマブルカウンタ制御線ｃｓ３．０９を介してプログ
ラマブルカウンタ３．１７に設定される。このプログラ
マブルカウンタ３．１２の存在により、ＶＣＯ３．１０
の可変周波数レンジより低周波信号出力を得ることが可
能となり、結果として可変周波数レンジを広げることが
できる。逆にＶＣＯ３．１０の可変周波数レンジを狭く
できるので、ＶＣＯ３．１０の発振周波数のスタピリテ
ィが向上する。プログラマブルカウンタ３．１２の出力
信号は、ドットクロックｓ３．０３として分周器３．０
４と遅延部３．１３に入力される。

【００３１】遅延部３．１３は、以下の理由からドット
クロックｓ３．０３と基準水平同期信号ｓ３．０２の位
相調整を行うものである。すなわち、本クロック発生部
１．０４の基本構成であるＰＬＬは、基準水平周期信号
ｓ３．０３と分周器出力信号ｓ３．０４との位相差をロ
ックするものであり、その位相差を調整するものではな
い。よって、基準水平周期信号ｓ３．０２とドットクロ
ックｓ３．０３には位相差が生じている。遅延部３．１
３は遅延制御線ｃｓ３．１０に応じて遅延時間を調整す
ることにより、それらの信号の位相差を調整する。更に
詳細な説明は１／２分周出力レベル切替（出力レベル切
替器３．１５）の機能説明にて行う。

【００３２】出力レベル切替器３．１４は、〜３．１６
はＴＴＬやＥＣＬ、ＰＥＣＬなど接続先の信号インター
フェースレベルや出力信号周波数に応じて出力レベルを
変更するものであり、出力コントロールｃｓ３．１１〜
ｃｓ３．１３に応じて出力レベルを切り替える。出力レ
ベル切替器３．１４は、遅延部３．１３からのドットク
ロックｓ３．０３を入力してＥＣＬレベルに変換し、そ
のコンプリメンタリ信号ｃｓ１．０３をＡ／Ｄ変換器
１．０３に出力する。１／２分周出力レベル切替３．１
５は、遅延部３．１３からのドットクロックｓ３．０
３′とリセット信号としての基準水平周期信号ｓ３．０
２とを入力し、ＥＣＬとＴＴＬにレベル変換した１／２
分周信号を出力する。

【００３３】図８に１／２分周信号レベル切替器３．１
５の動作タイミングチャートを示す。リセット信号ｓ
３．０２のＬｏｗ状態をドットクロックｓ３．０３′立
ち上がりエッジｂで検出し、信号ｃｓ１．０４とｃｓ
１．０６をドットクロックｓ３．０３′の４サイクル期
間、リセット状態にする。この時、立ち上がりエッジｂ
で確実にＬｏｗ状態をラッチするために、ｂに対してセ
ットアップタイムを満足する必要がある。そこで遅延部
３．１３が、リセット信号ｓ３．０２とドットクロクｓ
３．０３との位相調整を行うことにより、セットアップ
タイムを満足するようにしている。その後、ドットクロ
ックｓ３．０３′の立ち上がりエッジｄで信号ｃｓ１．
０４とｃｓ１．０６をアクティブにする。ＥＣＬコンブ
リメンタリ信号ｃｓ１．０４は、Ａ／Ｄ変換器１．０３
のデマルチプレクサ用信号として出力し、ＴＴＬシング
ルエンド信号ｃｓ１．０６は、補間回路１．０５のマス
タークロックとして出力される。

【００３４】出力レベル切替器３．１６は、基準水平周
期信号ｓ３．０２を入力して、ＴＴＬレベルに変換し、
そのシングルエンド出力信号ｃｓ１．０５を図１の補間
処理部１．０５に出力する。続いてＡ／Ｄ変換後のＲＧ
Ｂｓ１．０３は、補間処理部１．０５により、表示装置
１．５の垂直解像度に合わせた解像度に補間処理され
る。

【００３５】ここで補間処理部１．０５においてなされ
る補間処理について、図９、図１０、図１１を参照して
詳細に説明する。補間処理方法として、一般的によく用
いられる方法としては、最近隣内挿法を、線形補間法
（１次内挿法）、３次たたみ込み補間法等がある。最近
隣内挿法は、内挿したい画素に最も近い補間前の画素を
補間画素とする方法である。また線形補間法は、内挿し
たい画素の両脇にある画素の画像データを用いて、内挿
する画像データを求める方法である。例えば図９に示す
ように、距離間隔１で並んでいる画素ａ１、ａ２からそ
れぞれｕ、ｖの距離にある位置（画素ａ１、ａ２の間）
に画素ｂを内挿する場合、画素ｂの画像データは以下の
式（１）、 ｂ＝ａ１＊ｖ／（ｕ＋ｖ）＋ａ２／ｕ（ｕ／ｖ） ………（１） で求められる。

【００３６】一方、３次たたみ込み補間法は、内挿した
い画素の両脇２画素づつの画像データと、３次たたみ込
み関数を用いて内挿する画素の画像データを求める方法
である。３次たたみ込み関数ｆは、内装する画素と、距
離間隔１で並んでいる両脇２画素づつとの距離ｆとして
次の式（２）、 ｆ（ｔ）＝ｓｉｎ（πｔ）／（πｔ） ………（２） を与えられる。式（２）はｔの範囲により、式（３）、
（４）、（５）のように展開される。即ち、 ｆ（ｔ）＝１−２＊｜ｔ｜＾２＋｜ｔ｜＾３ （０≦｜ｔ｜＜１） ………（３） ｆ（ｔ）＝４−８＊｜ｔ｜＋５＊｜ｔ｜＾２−｜ｔ｜＾３ （１≦｜ｔ｜＜２） ………（４） ｆ（ｔ）＝０ （２≦｜ｔ｜） ………（５）

【００３７】例えば図１０に示すように、距離間隔１で
並んでいる画素ａ１、ａ２、ａ３、ａ４からそれぞれｕ
１、ｕ２、ｕ３、ｕ４の距離にある位置（画素ａ２とａ
３の間）に画素ｂを内挿する場合、画素ｂの画像データ
は該３次たたみ込み関数ｆを用いて式（６）で求められ
る。 ｂ＝ａ１＊（４−８＊ｕ１＋５＊ｕ１＾２−ｕ１＾３） ＋ａ２＊（１−２＊ｕ２＾２＋ｕ２＾３） ＋ａ３＊（１−２＊ｕ３＾２＋ｕ３＾３） ＋ａ４＊（４−８＊ｕ４＋５＊ｕ４＾２−ｕ４＾３） ………（６）

【００３８】ここで式（１）、（６）を用いて、例とし
て７６８画素から９６０画素へ、線形補間法（１次内挿
法）及び３次にたたみ込み補間法による補間処理を行う
場合について、図１１を参考にしながら説明する。この
例の場合、５画素の補間前データから、８画素の補間デ
ータを作成する。その為、線形補間の画像データｂｎ及
び、３次たたみ込み補間法による補間後の画像データｂ
ｎは、補間前の画像データａｎを用いてそれぞれ式
（７）および式（８）で与えられる。

【００３９】 ｂ５ｎ＋１＝ ａ４ｎ＋１ （ｎ＝０、１、２、…） ｂ５ｎ＋２＝ （４／５）＊ａ４ｎ＋１ ＋ （１／５）＊ａ４ｎ＋２ ｂ５ｎ＋３＝ （３／５）＊ａ４ｎ＋２ ＋ （２／５）＊ａ４ｎ＋３ ｂ５ｎ＋４＝ （２／５）＊ａ４ｎ＋３ ＋ （３／５）＊ａ４（ｎ＋１） ｂ５ｎ＋５＝ （１／５）＊ａ４（ｎ＋１） ＋ （４／５）＊ａ４（ｎ＋１）＋１ ………（７）

【００４０】 ｂ５ｎ＋１＝ ａ４ｎ＋１ （ｎ＝０、１、２、…） ｂ５ｎ＋２＝ （−４／１２５）＊ａ４ｎ ＋ （２９／１２５）＊ａ４ｎ＋１ ＋ （１１６／１２５）＊ａ４ｎ＋２ ＋ （−１６／１２５）＊ａ４ｎ＋３ ｂ５ｎ＋３＝ （−１２／１２５）＊ａ４ｎ＋１ ＋ （６２／１２５）＊ａ４ｎ＋２ ＋ （９３／１２５）＊ａ４ｎ＋３ ＋ （−１８／１２５）＊ａ４（ｎ＋１） ｂ５ｎ＋４＝ （−１８／１２５）＊ａ４ｎ＋２ ＋ （９３／１２５）＊ａ４ｎ＋３ ＋ （６２／１２５）＊ａ４（ｎ＋１） ＋ （−１２／１２５）＊ａ４（ｎ＋１）＋１ ｂ５（ｎ＋１）＝ （−１６／１２５）＊ａ４ｎ＋３ ＋ （１１６／１２５）＊ａ４（ｎ＋１） ＋ （２９／１２５）＊ａ４（ｎ＋１）＋１ ＋ （−４／１２５）＊ａ４（ｎ＋１）＋２ ………（８）

【００４１】しかし、式（７）および式（８）を用い
て、線形補間法または３次たたみ込み補間法による補間
処理をハードウエア（ＡＳＩＣ）で構成しようとする
と、複雑な分数の演算が必要なため非現実的な規模にな
ってしまう。そこで、本実施の形態による表示制御装置
では、上記の問題に鑑みて小規模のハードウェア（ＡＳ
ＩＣ）で、線形補間法または３次たたみ込み補間法によ
る補間処理を実現するために、式（７）および式（８）
の係数を２の指数の和で近似を行う。式（７）および式
（８）の近似結果をそれぞれ式（９）および式（１０）
に示す。

【００４２】 ｂ５ｎ＋１＝ ａ４ｎ＋１ （ｎ＝０、１、２、…） ｂ５ｎ＋２＝ （１／２＋１／４）＊ａ４ｎ＋１ ＋ （１／４）＊ａ４ｎ＋２ ｂ５ｎ＋３＝ （１／２＋１／８）＊ａ４ｎ＋２ ＋ （１／４＋１／８）＊ａ４ｎ＋３ ｂ５ｎ＋４＝ （１／４＋１／８）＊ａ４ｎ＋３ ＋ （１／２＋１／８）＊ａ４（ｎ＋１） ｂ５ｎ＋５＝ （１／４）＊ａ４（ｎ＋１） ＋ （１／２＋１／４）＊ａ４（ｎ＋１）＋１ ………（９）

【００４３】 ｂ５ｎ＋１＝ ａ４ｎ＋１ （ｎ＝０、１、２、…） ｂ５ｎ＋２＝ （−１／１６）＊ａ４ｎ ＋ （１／４）＊ａ４ｎ＋１ ＋ （１／２＋１／４＋１／８＋１／１６）＊ａ４ｎ＋２ ＋ （−１／８）＊ａ４ｎ＋３ ｂ５ｎ＋３＝ （−１／８）＊ａ４ｎ＋１ ＋ （１／２）＊ａ４ｎ＋２ ＋ （１／２＋１／４）＊ａ４ｎ＋３ ＋ （−１／８）＊ａ４（ｎ＋１） ｂ５ｎ＋４＝ （−１／８）＊ａ４ｎ＋２ ＋ （１／２＋１／４）＊ａ４ｎ＋３ ＋ （１／２）＊ａ４（ｎ＋１） ＋ （−１／８）＊ａ４（ｎ＋１）＋１ ｂ５（ｎ＋１）＝ （−１／８）＊ａ４ｎ＋３ ＋ （１／２＋１／４＋１／８＋１／１６）＊ａ４（ｎ＋１） ＋ （１／４）＊ａ４（ｎ＋１）＋１ ＋ （−１／１６）＊ａ４（ｎ＋１）＋２ ………（１０）

【００４４】式（７）から式（９）への近似は、なるべ
く係数項が少なく、かつ最大近似誤差が１／２０に収ま
るように近似を行った。また式（８）から式（１０）へ
の近似も、なるべく係数項が少なく、かつ最大近似誤差
１／３２に収まるように近似を行った。もし、補間処理
による画質の劣化をより少なくしたい場合には、１／６
４よりもさらに小さい項を追加することにより最大近似
誤差をより小さくする。また逆に、よりハード（ＡＳＩ
Ｃ）を小規模にしたい場合には、１／６４や１／３２等
の小さい項を省くことにより、近似誤差は増加するがハ
ード（ＡＳＩＣ）規模は小さくすることができる。

【００４５】また同様にして、４８０画素から９６０画
素への補間を行う場合の近似結果を、線形補間について
は式（１１）、３次たたみ込み補間については式（１
２）に示す。 ｂ２ｎ＋１＝ ａｎ＋１ （ｎ＝０、１、２、…） ｂ２（ｎ＋１）＝ （１／２）＊ａｎ＋１ ＋ （１／２）＊ａｎ＋２ ………（１１） ｂ２ｎ＋１＝ ａｎ＋１ （ｎ＝０、１、２、…） ｂ２（ｎ＋１）＝ （−１／８）＊ａｎ ＋ （１／２＋１／８）＊ａｎ＋１ ＋ （１／２＋１／８）＊ａｎ＋２ ＋ （−１／８）＊ａｎ＋３ ………（１２）

【００４６】さらに同様にして、６００画素から９６０
画素への補間を行う場合の近似結果を、線形補間につい
ては式（１３）、３次たたみ込み補間については式（１
４）に示す。 ｂ８ｎ＋１＝ ａ５ｎ＋１ （ｎ＝０、１、２、…） ｂ８ｎ＋２＝ （１／２＋１／８）＊ａ５ｎ＋１ ＋ （１／４＋１／８）＊ａ５ｎ＋２ ｂ８ｎ＋３＝ （１／４）＊ａ５ｎ＋２ ＋ （１／２＋１／４）＊ａ５ｎ＋３ ｂ８ｎ＋４＝ （１／２＋１／４＋１／８）＊ａ５ｎ＋２ ＋ （１／８）＊ａ５ｎ＋３ ｂ８ｎ＋５＝ （１／２）＊ａ５ｎ＋３ ＋ （１／２）＊ａ５ｎ＋４ ｂ８ｎ＋６＝ （１／８）＊ａ５ｎ＋４ ＋ （１／２＋１／４＋１／８）＊ａ５（ｎ＋１） ｂ８ｎ＋７＝ （１／２＋１／４）＊ａ５ｎ＋４ ＋ （１／４）＊ａ５（ｎ＋１） ｂ８（ｎ＋１）＝ （１／４＋１／８）＊ａ５（ｎ＋１） ＋ （１／２＋１／８）＊ａ５（ｎ＋１）＋１ ………（１３）

【００４７】 ｂ８ｎ＋１＝ ａ５ｎ＋１ （ｎ＝０、１、２、…） ｂ８ｎ＋２＝ （−１／１６＋−１／３２）＊ａ５ｎ ＋ （１／４＋１／８＋１／１６＋１／３２）＊ａ５ｎ＋１ ＋ （１／２＋１／４）＊ａ５ｎ＋２ ＋ （−１／８）＊ａ５ｎ＋３ ｂ８ｎ＋３＝ （−１／８）＊ａ５ｎ＋１ ＋ （１／２＋１／４＋１／８）＊ａ５ｎ＋２ ＋ （１／４＋１／３２）＊ａ５ｎ＋３ ＋ （−１／３２）＊ａ５ｎ＋４ ｂ８ｎ＋４＝ （−１／６４）＊ａ５ｎ＋１ ＋ （１／８＋１／６４）＊ａ５ｎ＋２ ＋ （１／２＋１／４＋１／８＋１／１６＋１／３２）＊ａ５ｎ＋ ３ ＋ （−１／１６＋−１／３２）＊ａ５ｎ＋４ ｂ８ｎ＋５＝ （−１／８）＊ａ５ｎ＋２ ＋ （１／２＋１／８）＊ａ５ｎ＋３ ＋ （１／２＋１／８）＊ａ５ｎ＋４ ＋ （−１／８）＊ａ５（ｎ＋１） ｂ８ｎ＋６＝（−１／１６＋−１／３２）＊ａ５ｎ＋３ ＋ （１／２＋１／４＋１／８＋１／１６＋１／３２）＊ａ５ｎ＋ ４ ＋ （１／８＋１／６４）＊ａ５（ｎ＋１） ＋ （−１／６４）＊ａ５（ｎ＋１）＋１ ｂ８ｎ＋７＝ （−１／３２）＊ａ５ｎ＋３ ＋ （１／４＋１／３２）＊ａ５ｎ＋４ ＋ （１／２＋１／４＋１／８）＊ａ５（ｎ＋１） ＋ （−１／８）＊ａ５（ｎ＋１）＋１ ｂ８（ｎ＋１）＝ （−１／８）＊ａ５ｎ＋４ ＋ （１／２＋１／４）＊ａ５（ｎ＋１） ＋ （１／４＋１／８＋１／１６＋１／３２）＊ａ５（ｎ＋１ ）＋１ ＋ （−１／１６＋−１／３２）ａ５（ｎ＋１）＋２ ………（１４）

【００４８】以上のような近似式（９）から（１４）の
係数を求めるためには、シフト画像データの０から有効
ビット数（本実施の形態の場合６ビット）の各々のシフ
トを加算することによって画像データを求める演算をシ
フト演算と称する。

【００４９】続いて補間処理部１．０５のハードウェア
例について図１２を用いて詳細に説明する。図１２は、
入力された有効表示画像データを垂直補間しドットマト
リクスディスプレイに拡大表示を行う垂直補間部１．０
５の構成を示すブロック図である。同図において、４．
０１は入力部であり、Ａ／Ｄ変換部１．０３からの出力
であるデジタルの画像データを入力される。４．０２は
制御入力部であり、システム制御部１．９１から補間処
理部１．０５を制御する為の制御信号が入力される。
４．０２．０４は、システム制御部１．９１に設定され
た設定データを保存するメモリ部である。また、４．０
２．０２は、保存された設定データを他の処理装置に供
給する設定供給部である。

【００５０】４．０３は同期入力部であり、クロックと
同期信号を入力される。４．０４は出力部であり、デジ
タル処理部１．４へ画像データｓ１．０４と同期信号ｃ
ｓ１．０７を出力する。４．０５は出力クロック供給部
であり、出力部４．０４が画像データを出力する転送レ
ートを決定する。４．０６は垂直補間処理部であり、入
力された画像データについてデジタル処理を行い水平ラ
インを増加させる。４．０７補間制御部であり、垂直補
間処理部４．０６の制御を行う。

【００５１】上記構成において、入力部４．０１はＡ／
Ｄ変換部１．０３より出力されたデータ信号線ｓ１．０
３を介して入力された画像データを、同期入力部４．０
３に入力される各信号と同期させ、垂直補間処理部４．
０６に供給する。制御入力部４．０２のメモリ部４．０
２．０１に保存された設定データは、設定供給部４．０
２．０２によって補間制御部４．０７に供給される。そ
して、供給された設定データに基づいて処理が行われ、
出力クロック供給部４．０５によって供給されるクロッ
クに同期して出力部４．０４より図１のスイッチ手段
１．０６に画像データを送出する。また、垂直補間処理
部を行わない場合には、同期入力部４．０３より供給さ
れるクロックを用い、出力部４．０４よりスイッチ手段
１．０６に画像データを送出する。

【００５２】図１３は、図１２で示した垂直補間処理部
４．０６と補間制御部４．０７の詳細を説明するブロッ
ク図である。同図において、４．０６．０１は、画像デ
ータと同期信号との同期をとる為のフリップフロップ
（Ｆ／Ｆ）回路、４．０６．０１は、水平ラインを保存
する入力ＦＩＦＯメモリ、４．０６．０３は補間係数を
用いて入力された画像データと演算部である。４．０
６．０４は補間演算を行った後の画像データを保管する
出力ＦＩＦＯメモリである。４．０６．０５はスイッチ
部であり、前記出力ＦＩＦＯメモリ４．０６．０４の出
力を選択しスイッチ部４．０６．０６に転送する。スイ
ッチ部４．０６．０６は、補間係数が１の場合つまり補
間を行わない場合のスルーパスしたデータか、スイッチ
部４．０６．０５より入力されたデータの何れか一方を
選択する。

【００５３】４．０７．０１は入力ＦＩＦＯ制御部であ
り、画像データの入力タイミングとＦＩＦＯメモリ４．
０６．０２へのデータを書き込むタイミングおよび読み
出しタイミングを制御する。４．０７．０２は出力ＦＩ
ＦＯ書き込み制御部であり、演算部４．０６．０３のタ
イミングとＦＩＦＯメモリ４．０６．０４の書き込みタ
イミングを制御する。４．０７．０４は出力ＦＩＦＯ書
き込み制御部であり、出力ＦＩＦＯ４．０６．０４の読
み出しタイミングを制御する。４．０７．０４は表示位
置検出部であり、表示開始位置を検出する。４．０７．
０５は出力表示位置補正部であり、補間処理部１．０５
から出力する画像データと同期信号のタイミングを調整
する。４．０７．０６は各ラインごとの指数を制御する
演算制御部である。

【００５４】上記構成において、入力された画像データ
は、Ｆ／Ｆ回路４．０６．０１において入力ＦＩＦＯ制
御部４．０７．０１の信号において同期化され、ＦＩＦ
Ｏメモリ４．０６．０２に画像データが転送されてい
く。各ＦＩＦＯメモリ４．０６．０２は、１水平ライン
づつ遅れた画像データが順次転送されるように入力ＦＩ
ＦＯ制御部４．０７．０１によって制御されている。各
々の演算部４．０６．０３は、演算制御部４．０６．０
４からの制御信号によって水平の同じカラムの画像デー
タを入力し、垂直補間ラインを生成する。生成された垂
直補間ラインは、ＦＩＦＯメモリ４．０６．０４に出力
ＦＩＦＯ制御部４．０７．０３からの信号に基づいて格
納される。格納された画像データは、出力ＦＩＦＯ制御
部４．０７．０３からの信号によって読み出され、スイ
ッチ部４．０６．０５とスイッチ部４．０６．０６とを
経由してスイッチ部１．０６に画像データを転送する。
画像データを転送する際には、画像データと同期した信
号が出力表示位置補正部４．０７．０５より生成され、
出力される。

【００５５】尚、システム制御部１．９１は、同期信号
測定部１．０２による測定の結果、入力された信号のラ
イン数が表示装置１．５のライン数と一致すると判定し
た場合、スイッチ部４．０６．０６を切替えて、補間処
理部１．０５による補間処理を行わずにそのまま出力さ
せる。また、本実施の形態によれば、補間処理部４．０
６はＦＩＦＯ４．０６．０２及び４．０６．０４、演算
部４．０６．０３が図１３の如く構成されているので垂
直方向の補間処理により最大２倍のライン数まで補間す
る事ができる。尚、このような補間処理部４．０６を複
数個設けることで、補間可能なライン数を増加させるこ
とができる。

【００５６】図１４は、入力された画像データの演算部
４．０６．０３の構成を表すブロック図である。同図に
おいて、指数演算部４．０６．０３．０１は、Ｆ／Ｆ回
路４．０６．０１或いは入力Ｆ／Ｆメモリ４．０６．０
２より各々のラインの画像データを受け、個々に予め決
められた指数を掛けて、４入力の加算器４．０６．０
３．０２に各々画像データを転送し加算を行う。加算結
果の画像データを符号処理４．０６．０３．０３に送
り、計算結果が負になっている場合は、最小値、“０
０”（６ｂｉｔ、１６進数）に変更し、最大値を越えて
いる場合最大値“３Ｆ”（６ｂｉｔ、１６進数）に変更
する。

【００５７】図１５は、指数演算部４．０６．０３．０
１の詳細ブロック図である。同図において、入力された
画像データを１／３２から３２／３２までの値を作り、
２の補数演算器４．０６．０３ｂは、２の補数演算器
４．０６．０３ａを通した画像データと通さない画像デ
ータとを選択し、４入力の加算器４．０６．０３．０２
に画像データを転送する。

【００５８】図１６は、ＩＢＭ社のグラフィックスカー
ドであるＶＧＡの表示モードの内の一つである、水平６
４０ドット、垂直３５０ラインの場合の垂直補間処理を
行う為の概略動作を説明する図である。この場合入力画
像信号は、水平方向の有効画像が６４０ドットとなって
いる。この水平方向の有効画素期間を１２８０回のサン
プリングを行い、１２８０ドットに拡大する。結果的に
は、６４０ドットの画像データを１ドット当たり２回サ
ンプリングするものとなる。一方、垂直方向のライン数
を３５０ラインから補間処理部１．０５の垂直補間処理
によって２９０ラインに増加させる。更に、表示装置
１．５内で２ライン拡大を行い、アスペクト比の近似し
た垂直を９８０ラインに増加させる。これにより表示装
置１．５では、水平１２８０ドット、垂直９８０ライン
の有効表示エリアで表示が行われる。

【００５９】補間処理では、図中に記載のタイミングで
画像データが入力される場合、水平１ラインの時間は３
１．７７８μＳであり、その中で２５．４２２μＳ中に
有効な画像データが含まれている。また、この垂直補間
処理の場合、５入力ラインに対して出力７ライン作成さ
れなければならない。従って、図中の式の様になり、出
力の周期が２２．６９９μＳに決まる。また更に、有効
データの期間の関係から出力のサイクルが決定する。こ
の例の場合、３９．１６ＭＨｚから２８．１９６ＭＨｚ
に決まる。入力のタイミング出力のタイミングの関係
は、２ライン入力されてから出力を開始し、５ライン入
力される間に出力を７ライン行う必要がある。図１６で
は、入力ラインとＦＩＦＯメモリ４．０６．０４との関
係が記されており、左記の入力ラインのサイクル番号の
ラインが入力された場合に、各ＦＩＦＯメモリ４．０
６．０４内にそれぞれ図記載のサイクルライン番号のラ
インが入力されるように制御を行う。

【００６０】尚、図１６において、出力ピクセルレート
の値は、１ラインの期間を１２８０ではなく６４０で割
った値になっいる。これは以下の理由による。１２８０
×１０２４程度の解像度の場合、画像データの転送スピ
ードは１３５ＭＨｚ程度となり、現在の半導体ロジック
で構成する場合非常に困難かつ高価となる。そこで、Ａ
Ｄ変換器１．０．３においてデータを１／２の転送速度
に落とし、ＲＧＢ信号ｓ１．２３には２画素分のデータ
を同時に転送することにより、補間処理部１．０５やデ
ジタル処理部１．４の処理速度の低速化を可能にしてい
る。また、ＩＣの分割も可能になり、発熱や消費電力の
低減と、個々のＩＣの小型化を実現し、コストを軽減で
きる。

【００６１】図１７は、ＶＥＳＡ規格の水平８００ドッ
ト、垂直６００ラインの場合の垂直補間処理を行う為の
概略動作説明である。この場合、入力画像信号における
水平８００ドットの有効な表示期間を１２８０回サンプ
リングし１２８０ドットに拡大する。また、垂直を６０
０ラインから補間装置１．０５の垂直補間処理によって
アスペクト比の近似した垂直を９６０ラインに増加させ
る。これにより表示装置１．５では、水平１２８０ドッ
ト、垂直９６０ラインの有効表示エリアで表示が行われ
る。

【００６２】補間処理では、図中に記載のタイミングで
画像データが入力される場合、水平１ラインの時間は２
８．４４４μＳでありその中で２２．２２２μＳ中に有
効な画像データが含まれている。また、この垂直補間処
理の場合入力５ラインに対し出力が８ライン作成されな
ければならない。従って図中の式の様になり、出力の周
期が１７．７７８μＳに決まる。また更に、有効なデー
タの期間の関係から出力の出力サイクルが決定する。こ
の例の場合は、５５．３８５ＭＨｚから３６．０００Ｍ
Ｈｚに決まる。入力のタイミングと出力のタイミングの
関係は、２ライン入力されてから出力を初め５ライン入
力される間に出力を８ラインを行う必要がある。また、
図１７には、入力ラインとＦＩＦＯメモリ４．０６．０
４との関係を記しており、上記の入力ラインのサイクル
番号のラインが入力された場合に、各ＦＩＦＯメモリ
４．０６．０４内にそれぞれ図記載のサイクルライン番
号のラインが入力されるように制御が行われている。

【００６３】図１８は、ＶＥＳＡ規格の水平８００ドッ
ト、垂直６００ラインの場合の垂直補間処理を行う為の
概略動作説明である。この場合、入力画像信号における
水平８００ドットの有効な表示期間を１２８０回サンプ
リングし、１２８０ドットに拡大する。また、垂直を６
００ラインから補間装置１．０５の垂直補間処理によっ
てアスペクト比の近似した垂直を９６０ラインに増加さ
せる。これにより表示装置１．５では、水平１２８０ド
ット、垂直９６０ラインの有効表示エリアで表示が行わ
れる。

【００６４】補間処理では、図中に記載のタイミングで
画像データが入力される場合、水平１ラインの時間は２
６．４００μＳであり、その中で２０．０００μＳ中に
有効な画像データが含まれている。また、この垂直補間
処理の場合入力５ラインに対して出力が８ライン作成さ
れなければならない。従って図中の式の様になり、出力
の周期が１６．５００μＳに決まる。また、更に、有効
なデータの期間の関係から出力の出力サイクルが決定す
る。この例の場合は、６３．３６６３ＭＨｚから３８．
７８７８ＭＨｚに決まる。入力のタイミングと出力のタ
イミングの関係は、２ライン入力されてから出力を始め
５ライン入力される間に出力を８ラインを行う必要があ
る。また、図１８には、入力ラインとＦＩＦＯメモリ
４．０６．０４との関係を記しており、上記の入力ライ
ンのサイクル番号のラインが入力された場合に、各ＦＩ
ＦＯメモリ４．０６．０４内にそれぞれ図記載のサイク
ルライン番号のラインが入力されるように制御が行われ
る。

【００６５】図１９は、ＶＥＳＡ規格の水平８００ドッ
ト、垂直６００ラインの場合の垂直補間処理を行う為の
概略動作説明である。この場合入力画像信号における水
平８００ドットの有効な表示期間を１２８０回サンプリ
ングし１２８０ドットに拡大する。また、垂直を６００
ラインから補間装置１．０５の垂直補間処理によってア
スペクト比の近似した垂直を９６０ラインに増加させ
る。これにより表示装置１．５では、水平１２８０ドッ
ト、垂直９６０ラインの有効表示エリアで表示が行われ
る。

【００６６】補間処理では、図中に記載のタイミングで
画像データが入力される場合、水平１ラインの時間は２
０．８００μＳであり、その中で１６．０００μＳ中に
有効な画像データが含まれている。また、この垂直補間
処理の場合入力５ラインに対して出力が８ライン作成さ
れなければならない。従って図中の式の様になり、出力
の周期が１３．０００μＳに決まる。また更に、有効な
データの期間の関係から出力の出力サイクルが決定す
る。この例の場合は、７８．０４８ＭＨｚから４９．２
３１ＭＨｚに決まる。入力のタイミングと出力のタイミ
ングの関係は、２ライン入力されてから出力を初め５ラ
イン入力される間に出力を８ラインを行う必要がある。
また、図１９には、入力ラインとＦＩＦＯメモリ４．０
６．０４の関係を記しており、上記の入力ラインのサイ
クル番号のラインが入力された場合に、各ＦＩＦＯメモ
リ４．０６．０４内にそれぞれ図記載のサイクルライン
番号のラインが入力されるように制御が行われる。

【００６７】図２０は、ＶＥＳＡ規格の水平１０２４ド
ット、垂直７６８ラインの場合の垂直補間処理を行う為
の概略動作説明である。この場合、入力画像信号におけ
る水平１０２４ドットの有効な表示期間をを１２８０回
サンプリングし１２８０ドットに拡大する。また、垂直
を７６８ラインから補間装置１．０５の垂直補間処理に
よってアスペクト比の近似した垂直を９６０ラインに増
加させる。これにより表示装置１．５では、水平１２８
０ドット、垂直９６０ラインの有効表示エリアで表示が
行われる。

【００６８】補間処理では、図中に記載のタイミングで
画像データが入力される場合、水平１ラインの時間は１
７．７０７μＳであり、その中で１３．６５３μＳ中に
有効な画像データが含まれている。また、この垂直補間
処理の場合入力４ラインに対して出力が５ライン作成さ
れなければならない。従って図中の式の様になり、出力
の周期が１４．１６５６μＳに決まる。また更に、有効
なデータの期間の関係から出力の出力サイクルが決定す
る。この例の場合は、６３．２ＭＨｚから４５．２ＭＨ
ｚに決まる。入力のタイミングと出力のタイミングの関
係は、２ライン入力されてから出力を初め４ライン入力
される間に出力を５ラインを行う必要がある。また、図
２０には、入力ラインとＦＩＦＯメモリ４．０６．０４
の関係を記しており、上記の入力ラインのサイクル番号
のラインが入力された場合に、各ＦＩＦＯメモリ４．０
６．０４内にそれぞれ図記載のサイクルライン番号のラ
インが入力されるように制御が行われる。

【００６９】図２１は、アップル社のＭａｃｉｎｔｏｓ
ｈ（商標）シリーズの１モードの水平１０２４ドット、
垂直７６８ラインの場合の垂直補間処理を行う為の概略
動作説明である。この場合、入力画像信号における水平
１０２４ドットの有効な表示期間を１２８０回サンプリ
ングし１２８０ドットに拡大する。また、垂直を７６８
ラインから補間装置１．０５の垂直補間処理によってア
スペクト比の近似した垂直を９６０ラインに増加させ
る。これにより表示装置１．５では、水平１２８０ドッ
ト、垂直９６０ラインの有効表示エリアで表示が行われ
る。

【００７０】補間処理では、図中に記載のタイミングで
画像データが入力される場合、水平１ラインの時間は１
６．６μＳでありその中で１２．８μＳ中に有効な画像
データが含まれている。また、この垂直補間処理の場合
入力４ラインに対して出力が５ライン作成されなければ
ならない。したがって図中の式の様になり、出力の周期
が１３．２８μＳに決まる。また更に、有効なデータの
期間の関係から出力の出力サイクルが決定する。この例
の場合は、６７．５ＭＨｚから４５．２ＭＨｚに決ま
る。入力のタイミングと出力のタイミングの関係は、２
ライン入力されてから出力を初め４ライン入力される間
に出力を５ラインを行う必要がある。また、図２１に
は、入力ラインとＦＩＦＯメモリ４．０６．０４の関係
を記しており上記の入力ラインのサイクル番号のライン
が入力された場合に、各ＦＩＦＯメモリ４．０６．０４
内にそれぞれ図記載のサイクルライン番号のラインが入
力されるように制御が行われる。

【００７１】次に、表示装置１．５の画面上に必要な情
報を表示して、操作者による各種調整処理を容易にする
ＯＳＤ（オンスクリーンディスプレイ）表示について図
２２、図２３、図２４、図２５および本実施の形態によ
る表示制御装置による文字サイズの拡大について示した
図２６を参照して説明する。システム制御部１．９１
は、操作者によるキー入力処理等からのＯＳＤ表示要求
を検出すると、この要求に基づいてＯＳＤ制御部１．９
３に対して、ＯＳＤ表示開始位置（水平、垂直）、表示
パターン、フォントサイズ、表示色、ブリンキング有
無、フォント間スペース等の情報を転送することによ
り、図２２〜図２５に示すようなＯＳＤ表示を行う。

【００７２】まず、図２２、図２３では、後述のキー入
力処理における、調整項目選択処理によるメニュー画面
のＯＳＤ表示例が示されている。図２２、２３では例と
して言語選択が設定項目として選択されている場合を示
している。図２２では、文字の背景が透かしではない場
合の表示例を示しており、選択されている言語（ＬＡＮ
ＧＵＡＧＥ）の項目分を他の項目の背景と異なる色とす
るか、もしくはブリンクさせることにより他の項目と区
別される。また、図２３では、文字の背景が透かしにな
っている表示例を示している。この場合、選択項目の背
景のみ透かしではなく色がついている。

【００７３】図２４では、図２２に示したメニュー画面
において、後述の調整項目選択処理によって言語選択
（ＬＡＮＧＵＡＧＥ）を選択した場合のＯＳＤ表示例が
示されている。この場合は２者選択型であるため、前述
のようにＵＰ、ＤＯＷＮキーを押すごとに英語（ＥＮＧ
ＬＩＳＨ）と日本語（ＪＡＰＡＮＥＳＥ）が交互に選択
される。図２５では、上記メニュー選択において明るさ
調整を選択した場合のＯＳＤ表示例が示されている。こ
の場合はＵＰ、ＤＯＷＮキーにより段階的に調整値が変
更され、例えば２５５段階の設定値があり、ＯＳＤ表示
のレベルが１０段階である場合には、設定値が約２５増
減することにＯＳＤ表示レベルも１つ増減する。

【００７４】図２６（ａ）（ｂ）はＯＳＤ表示における
フォントサイズの制御を説明する図である。ＮＴＳＣ／
ＰＡＬ等のコンポジットビデオ信号ｓ１．０６およびＹ
Ｃ分離ビデオｓ１．０８表示時においては、ＯＳＤ表示
データｓ１．１８は、フィールド単位のデータからフレ
ーム単位のデータへ変換を行うフィールド／フレーム変
換部１．２４において、垂直方向の２倍のサイズに拡大
される。さらに水平補間処理部１．２５により水平方向
に２倍のサイズに拡大される。さらに水平方向２ライン
同じデータを表示することから垂直方向にさらに２倍サ
イズに拡大される。トータルで、水平方向に２倍、垂直
方向に４倍サイズに拡大される。そのためＯＳＤ表示に
用いることにより、表示装置１．５上では水平方向、垂
直方向４倍サイズのフォントを表示することができる。

【００７５】一方、コンピュータ入力信号ｓ１．０１表
示時においては、ＯＳＤ表示データｓ１．１８は、スイ
ッチ部１．０６において、コンピュータ入力信号ｓ１．
０１と切り替えて出力される。この際、コンピュータ入
力信号ｓ１．０１と同じクロックスピードで読み出しを
行うために、４回同じデータが読み出される。そのた
め、水平方向に４倍サイズに拡大されることになる。そ
の為、ＯＳＤ表示に用いるフォントサイズとして水平は
１倍、垂直方向は４倍サイズのフォントを用いることに
より、表示装置１．５上では水平方向、垂直方向共に、
上記の場合と同じ４倍サイズのフォントを表示すること
ができる。ユーザがキー入力調整により、垂直方向２倍
駆動と１倍駆動を選択でき、この変更をシステム制御部
が検知してＯＳＤ制御部１．９３を制御するようにして
も良い。ここで、垂直方向２倍駆動が選択された場合
は、垂直方向に２倍サイズのフォントを用いることにな
る。

【００７６】また、図２７は、ビデオ信号表示時および
コンピュータ信号表示時においてＯＳＤ表示する項目の
一覧を示す図である。本実施の形態における表示制御装
置においては、それぞれの表示時において図２７の様に
異なる内容のＯＳＤ表示を行う。これらの表示内容はシ
ステム制御部に保持されている。尚、フォントデータは
ＯＳＤ制御部が保持する。ＯＳＤ制御部１．９３は、Ｎ
ＴＳＣ等のビデオ入力信号の場合には、スイッチ手段
１．２３、また、コンピュータ入力信号の場合には、ス
イッチ手段１．０６を切り替えることにより、画像デー
タｓ１．１０もしくはｓ１．０４をＯＳＤデータｓ１．
１８と切り替えて出力する。

【００７７】スイッチ手段１．３２は、後述のキー入力
処理による操作者選択に基づいて、システム制御手段
１．９１により切り替えられ、ＮＴＳＣ等のビデオ入力
信号ｓ１．１３と、コンピュータ入力信号ｓ１．０５を
切り替えて、デジタル処理手段部１．４に転送する。

【００７８】ここで操作者からのキー入力処理につい
て、図２８〜図３１のフローチャート及びユーザからの
キー入力を受け付けるキーの例を示した図３２を参照し
て詳細に説明する。図２８〜図３１は本実施の形態にお
けるキー入力処理を説明するフローチャートである。ま
た、図３２は、本実施の形態におけるキー操作パネルの
外観を示す図である。図２８において、システム制御部
１．９１はステップＳ１１０１において、キーマトリク
ス部１．９２に対してキースキャンを行う。ステップＳ
１１０２で、キースキャンの結果、キー入力があったか
の判定を行い、キー入力があった場合には、ステップＳ
１１０３に進む。ステップＳ１１０３では、検出された
キー入力が図３２のＴＶ／ＰＣの切り替えキー（ＫＥＹ
１）であるかどうかを判定し、もしＴＶ／ＰＣ切り替え
キーであった場合には、ステップＳ１１０４のＴＶ／Ｃ
Ｐモード切り替え処理を行う。

【００７９】このＴＶ／ＰＣ切り替え処理は、 １、スイッチ手段１．３の切り替え制御 ２、補間処理手段１．０５へのＴＶ／ＰＣ切り替え情報
の設定 ３、ＴＶ／ＰＣ切り替え情報のＯＳＤ表示 よりなる。このＴＶ／ＰＣモード切り替え処理の終了
後、キー入力処理は終了する。ステップＳ１１０５で
は、検出されたキー入力が図３１の音量ＵＰキー（ＫＥ
Ｙ２）であるかどうかを判定し、音量ＰＵキーであった
場合には、ステップＳ１１０６の音量ＵＰ処理を行う。

【００８０】この音量ＵＰ処理は、 １、音量処理手段１．７２への音量ＵＰ設定 ２、更新音量のＯＳＤ表示 よりなる。音声ＵＰ処理終了後、キー入力処理は終了す
る。

【００８１】ステップＳ１１０９では、図３２に示すク
リアーキー（ＫＥＹ８）およびセットキー（ＫＥＹ５）
が同時に一定期間以上続けて押されたかどうかを判定
し、そうであった場合にはリセットキーが検出されたと
して、ステップＳ１１１０のリセット処理を行う。この
リセット処理は、 １、不揮発性メモリー手段１．９４から工場出荷時の初
期設定値を読み出し、カラーデコーダー１．２２に設定 ２、不揮発性メモリー手段１．９４から工場出荷時の初
期設定値を読み出し、音声信号処理部１．７２に設定 ３、不揮発性メモリー手段１．９４から工場出荷時の初
期設定値を読み出し、クロック発生部１．０４に設定 ４、不揮発性メモリー手段１．９４から工場出荷時の初
期設定値を読み出し、補間処理部１．０５に設定 という処理を行う。リセット処理終了後、キー入力処理
は終了する。

【００８２】ステップＳ１１１１では、検出されたキー
入力がメニューキー（ＫＹＥ４）であるかどうかを判定
し、もしメニューキーであった場合には、ステップＳ１
１１２に進む。そうでなく、上記以外のキー、すなわち
セットキー、ＵＰキー、ＤＯＷＮキー、クリアーキーの
いずれかのキーが検出された場合には、何もせず直ちに
キー入力処理を終了する。図２９のステップＳ１１１２
では、現在ＴＶモードか、ＰＣモードかの判定を行い、
ＴＶモードの時はステップＳ１１１３に進み、ＰＣモー
ドの時はステップＳ１１２８に夫々進む。

【００８３】ステップＳ１１１３では、メニュー画面を
見ながら操作者が設定項目を選択する処理を行うが、図
３０のフローを参照してこのステップＳ１１１３または
Ｓ１１２８の処理について説明する。ステップＳ１５０
１では、前回選択された項目を選択した状態でＯＳＤ表
示を行う。ステップＳ１５０２では、操作者からのキー
入力処理があるまでウエイトを行う。ステップＳ１５０
３では、操作者が入力したキーがＴＶ／ＰＣ切り替えキ
ー、音量ＵＰキー、音量ＤＯＷＮキーのいずれか（ＫＥ
Ｙ１〜ＫＥＹ３のいずれか）であるか否かを判定し、そ
うである場合には、何もせずに再度ステップＳ１５０２
に戻る。ＫＥＹ１〜ＫＥＹ３のいずれでもない場合は、
ステップＳ１５０３からステップＳ１５０４へ進む。ス
テップＳ１５０４では、操作者が入力したキーがメニュ
ーキー（ＫＥＹ４）であるか否かを判定し、そうである
場合には処理を終了する。そうでない場合には、ステッ
プＳ１５０５に進む。

【００８４】ステップＳ１５０５では、操作者が入力し
たキーがセットキー（ＫＥＹ５）であるか否かを判定
し、そうである場合にはステップＳ１５１４において設
定項目確認とし、ステップＳ１１１４もしくはステップ
Ｓ１１２９に進む。操作者が入力したキーがセットキー
（ＫＥＹ５）でない場合は、ステップＳ１５０６へ進
む。ステップＳ１５０６では、操作者が入力したキーが
クリアーキー（ＫＥＹ８）であるか否かを判定し、そう
である場合にはステップＳ１５０７において選択項目を
初期値にし、ステップＳ１５０１に戻る。入力されたキ
ーがクリアーキーでない場合は、ステップＳ１５０８に
進む。

【００８５】ステップＳ１５０８では、操作者がクリア
ーキーとセットキーを同時に一定時間以上押し続けたか
否かの判定を行い、そうである場合にはリセット要求で
あるとして、ステップＳ１５０９のリセット処理を行い
処理を終了する。もしそうでない場合にはステップＳ１
５１０に進む。ステップＳ１５１０では、操作者が入力
したキーがＵＰキー（ＫＥＹ６）であるか否かの判定を
行う。もしそうである場合には、ステップＳ１５１１に
おいて選択項目を前項目にした後ステップＳ１５０１に
戻る。そうでない場合にはステップＳ１５１２に進む。
ステップＳ１５１２では操作者が入力したキーがＤＯＷ
Ｎキー（ＫＥＹ７）であるか否かの判定を行う。もしそ
うである場合には、ステップＳ１５１３において選択項
目を次項目にした後ステップＳ１５０１に戻る。

【００８６】上記すべてのキーでなかった場合には、何
もせずステップＳ１５０１に戻る。従って、ステップＳ
１５０４においてメニューキーが入力されているか、ま
たはステップＳ１５０８においてリセット要求である場
合のみキー入力処理は終了し、ステップＳ１５０５にお
いて操作者が入力したキーがセットキーであった場合の
み、図２９におけるステップＳ１１１３またはステップ
Ｓ１１２８の処理が終了する。

【００８７】図２９に戻り、ステップＳ１１１４では、
上記ステップＳ１１１３において選択された調整項目
が、言語選択であるか否かの判定を行う。もし言語選択
であった場合には、ステップＳ１１１５の言語選択処理
を行う。ステップＳ１１１６では、選択された処理が入
力選択であるか否かの判定を行い、もし入力選択であっ
た場合には、ステップＳ１１１７の入力選択（コンポジ
ェット信号入力／ＹＣ分離信号入力）処理を行う。ステ
ップＳ１１１８では、選択された処理が音質選択である
か否かの判定を行い、もし音質選択であった場合には、
ステップＳ１１１９の音質選択処理を行う。ステップＳ
１１２０では、選択された処理がコントラスト調整であ
るか否かの判定を行い、もしコントラスト調整であった
場合には、ステップＳ１１２１のコントラスト調整処理
を行う。ステップＳ１１２２では、選択された処理が明
るさ調整であるか否かの判定を行い、もし明るさ調整で
あった場合には、ステップＳ１１２３の明るさ調整処理
を行う。ステップＳ１１２４では、選択された処理が彩
度調整であるか否かの判定を行い、もし彩度調整であっ
た場合には、ステップＳ１１２５の彩度調整処理を行
う。ステップＳ１１２６では、選択された処理が色相調
整であるか否かの判定を行い、もし色相調整であった場
合には、ステップＳ１１２７の色相調整処理を行う。そ
うでなくもし、上記以外の処理が選択された場合には直
ちに処理を終了する。

【００８８】ここで上記ステップＳ１１１５の言語選択
処理について図１６を用いて説明する。ステップＳ１６
０１では、言語選択画面をＯＳＤ表示し、ステップＳ１
６０２では操作者からキー入力があるまでウエイトす
る。ステップＳ１６０３では、操作者からのキー入力が
ＴＶ／ＰＣ切り替えキーもしくは音量ＵＰキーもしくは
音量ＤＯＮＮキー（即ち、ＫＥＹ１〜ＫＥＹ３いずれ
か）であるか否かの判定を行い、もしそうであった場合
にはステップＳ１６０２に戻る。もしそうでない場合に
はステップＳ１６０４に進む。ステップＳ１６０４で
は、操作者からのキー入力がメニューキー（ＫＥＹ４）
もしくはセットキー（ＫＥＹ５）であるかの判定を行
い、もしそうであった場合には、メニュー選択処理１１
１３に戻る。もしそうでない場合にはステップＳ１６０
６に進む。

【００８９】ステップＳ１６０６では、操作者からのキ
ー入力がクリアキーであるか否かの判定を行い、もしそ
うであった場合には、ステップＳ１６０７において設定
値をこの処理を始めたときの設定値に戻した後ステップ
Ｓ１６０１に戻る。もしそうでない場合にはステップＳ
１６０８に進む。ステップＳ１６０８では、操作者がク
リアキーとセットキーを同時に一定時間以上押している
か否かの判定を行い、もしそうであった場合にはリセッ
ト要求であるとし、ステップＳ１６０９のリセット処理
を行い言語調整処理ならびにキー入力処理を終了する。
もしそうでなかった場合にはステップＳ１６１０に進
む。

【００９０】ステップＳ１６１０では操作者からのキー
入力がＵＰキーであるか否かの判定を行い、もしそうで
あった場合には、ステップＳ１６１１において設定値を
前項目にするか、もしくは設定値をＵＰする。そしてス
テップＳ１６０１に戻る。ステップＳ１６１２では、操
作者からのキー入力がＤＯＷＮキーであるか否かの判定
を行い、もしそうであった場合には、ステップＳ１６１
３において設定値の次項目にするか、もしくは設定値を
ＤＯＷＮする。ステップＳ１６１２において、ＤＯＷＮ
キーでない場合、操作者からのキー入力が上記の何れか
のキーではない場合となり、何もせずにステップＳ１６
０１に戻る。ステップＳ１１１７の入力タイプ選択処
理、ステップＳ１１１９の音質選択処理、ステップＳ１
１２１のコントラスト処理、ステップＳ１１２３の明る
さ調整処理、ステップＳ１１２５の彩度調整処理、ステ
ップＳ１１２７の色相調整処理についても同様の処理を
行う。

【００９１】一方ステップＳ１１２８では、ステップＳ
１１１３で行ったのと同様にして、ＰＣモードの時の、
メニュー画面を通して設定項目を選択する処理の選択を
行う。ステップＳ１１２９では、選択された処理が言語
選択であるか否かの判定を行い、もし言語選択であった
場合には、ステップＳ１１３０の言語選択処理を行う。
そうでない場合にはステップＳ１１３１に進む。ステッ
プＳ１１３１では、選択された処理が音質選択であるか
否かの判定を行い、もし音質選択であった場合には、ス
テップＳ１１３２の音質選択処理を行う。もし、そうで
ない場合にはステップＳ１１３３に進む。

【００９２】ステップＳ１１３３では、選択された処理
がγ選択であるか否かの判定を行い、もし、γ選択であ
った場合には、ステップＳ１１３４のγ選択処理を行
う。もしそうでない場合にはステップＳ１１３５に進
む。ステップＳ１１３５では、選択された処理が階調選
択であるか否かの判定を行い、もし階調選択であった場
合には、ステップＳ１１３６の階調選択処理を行う。も
しそうでない場合にはステップＳ１１３７に進む。ステ
ップＳ１１３７では、選択された処理が位相調整である
か否かの判定を行い、もし位相調整であった場合には、
ステップＳ１１３８の位相調整処理を行う。もしそうで
ない場合にはステップＳ１１３９に進む。ステップＳ１
１３９では、選択された処理が位置調整であるか否かの
判定を行い、もし位置調整であった場合には、ステップ
Ｓ１１４０の表示位置調整処理を行う。もしそうでない
場合にはステップＳ１１４１に進む。

【００９３】ステップＳ１１４１では、選択された処理
がＤＰＭＳ調整であるか否かの判定を行い、もしＤＯＭ
Ｓ調整であった場合には、ステップＳ１１４２のＤＰＭ
Ｓ調整処理を行う。もしそうでない場合にはステップＳ
１１４３に進む。ステップＳ１１４３では、選択された
処理が機種設定であるか否かの判定を行い、もし機種設
定であった場合には、ステップＳ１１４４の機種設定処
理を行う。そうでなく上記以外の処理が選択された場合
には、直ちにキー入力処理を終了する。尚、上記判定処
理、ＯＳＤ表示制御、各種調整選択処理制御等はシステ
ム制御部１．９１において行われる。

【００９４】続いてデジタル処理部１．４において行わ
れる処理について、図３３を用いて説明する。図３３は
本実施の形態におけるデジタル処理部の構成を表すブロ
ック図である。スイッチ部１．３２において切り替えて
入力されたＮＴＳＣ等のビデオ入力信号ｓ１．１３およ
びコンピュータ入力信号ｓ１．０５は、コントラスト調
整部５．０１においてγ補正処理および階調調整処理さ
れる。

【００９５】上記のガンマ補正処理について図３４を参
考にして説明する。図３４は、γ＝２．２、８ビット入
力、８ビット出力の場合のγ補正処理を説明する図であ
る。入力データが、例えばａの場合、γ＝１．０では出
力データもａであるが、γ＝２．２では、出力データは
ｂ（＜ａ）となり、γ＝１．０の場合よりもコントラス
トのある画像が得られる。

【００９６】次に図３５を参考にして階調調整処理につ
いて説明する。図３５は本実施の形態における階調調整
処理を説明する図である。この階調調整処理を行わない
場合は、図３５の１００％の特性となるように入力値に
対してリニアな出力値をとる。これに対して、５０％階
調調整を行うと０から６４まで、および１９２から２５
５までの入力データに対する出力値は、それぞれ０と２
５５に張り付けられ、その間の入力データは図３５に示
すように、入力データの２倍の変化量を変化する。階調
調整の値を小さく（％を下げる）するにしたがって、よ
りコントラストのある画像を得られることができる。な
お、γ補正処理および階調調整における調整値は、上述
キー入力において操作者によって選択され、システム制
御部１．９１により、例えばＥＤ（誤差拡散）法やディ
ザ法等の中間調処理が施される。

【００９７】図３３において、動き検出部５．０４は、
中間調処理される前の表示データをスチールして、一定
値以上変化のあったラインを検出し、この結果をシステ
ム制御部１．９１に転送する。システム制御部１．９１
はメモリ５．０３に格納されているフレーム表示データ
の内、前記動き検出されたライン表示データのみをライ
ンアドレスデータと共にディスプレイ制御部５．０５に
出力する。ディスプレイ制御部５．０５は、表示装置
５．０６の前記ラインアドレスデータで指定された垂直
位置に前記ライン表示データを表示する。

【００９８】次に図１の電源部１．８について説明す
る。電源部１．８は、ＴＶ信号処理部１．２、およびコ
ンピュータ信号処理部１．１、及びデジタル処理部１．
４、およびその他各部に対して電源を供給する。この電
源部１．８はシステム制御部１．９１により制御されコ
ンポジットビデオ信号処理部１．２およびコンピュータ
画像信号処理部１．１、およびデジタル処理部１．４の
電源をオン、オフする。

【００９９】以上の構成において、ある解像度を有する
コンピュータ入力信号ｓ１．０１の映像信号より、表示
装置１．５の縦横ドット数に対応した画像データを生成
する制御手順についてまとめて説明する。図３６は本実
施の形態におけるコンピュータ入力信号の表示制御の概
要を説明するブロック図である。コンピュータ入力信号
（映像信号）は同期信号分離部１．０１において画像信
号と同期信号（水平同期信号ＨＤ、垂直同期信号ＶＤ）
とに分離される。同期信号は、同期信号測定部１．０２
において周波数等が測定され、システム制御部１．９１
はこの周波数に基づいて表示モードを設定する。

【０１００】システム制御部１．９１は、設定された表
示モードに基づいて１走査期間の有効画像データよりサ
ンプリングすべきドット数等を決定し、これをクロック
制御データとしてクロック発生部１．０４へ出力する。
クロック発生部１．０４では、同期信号とクロック制御
データとに基づいてサンプリングを生成し、Ａ／Ｄ変換
器１．０３に供給する。Ａ／Ｄ変換器１．０３は供給さ
れたサンプリングクロックにしたがって画像信号をサン
プリングし、必要なドット数を有する走査データを生成
する。尚、本実施の形態におけるクロック発生部１．０
４では、ＰＬＬ制御によりクロックを発生を行う。

【０１０１】生成された走査データは補間処理部１．０
５に供給される。また、システム制御部１．９１では、
設定された表示モードに基づいて走査ラインの補間の率
等を示す補間制御データを生成し、これを補間処理部
１．０５へ供給する。補間処理部１．０５は、入力され
た走査データと補間処理データとに基づいて補間処理を
行い、表示装置１．５の画素に対応した画像データを生
成し、デジタル処理部１．４へ供給する。デジタル処理
部１．４では、画像データを中間調で保持した２値化
（誤差拡散法等）を行い、表示装置１．５において表示
させる。

【０１０２】以上説明したように、本実施の形態によれ
ば、水平方向の有効画素期間を予め決められた画素デー
タ数でサンプリングすることによって、特殊な補間装置
を必要がなく、かつ同一の周波数で例えば６４０ドット
や７２０ドットくらいの近似した解像度の場合に解像度
判別を行わずに拡大が行える。また、垂直方向にはドッ
トマトリクスディスプレイ装置の２倍拡大表示機能と垂
直補間機能の１から２倍の間の拡大機能を併用すること
により最大４倍までの拡大表示が任意に行える。また、
上記水平及び垂直補間処理後のデータに中間調処理を行
うことにより、補間処理による画像劣化を軽減する効果
がある。尚、本発明は、複数の機器から構成されるシス
テムに適用しても１つの機器から成る装置に適用しても
良い。また、本発明によって達成される場合にも適用で
きることはいうまでもない。

【０１０３】次に他の実施の形態について説明する。こ
こでは、前述した実施の形態で説明した有効画素期間を
ドットマトリクスディスプレイの表示可能なドット数と
等しい水平解像度でサンプリングを行い、拡大表示を行
っていた、水平方向の拡大手段を、前述の垂直方向での
補間方法と同一の手法を用いた実施の形態を述べる。本
実施の形態は前述の実施の形態と水平方向のデータのサ
ンプリングのタイミングが異なる。本実施の形態では、
パーソナルコンピュータやワークステーションが出力す
る解像度と同一のサンプリングを行う。従って、表示画
像を出力するデータのピクセル出力クロックと同一のド
ットクロックをクロック発生部１．０４で発生させる。
図３７は、前記実施の形態にこの機能を追加したもので
ある。同図において、水平補間装置４．０６．０３．０
１は前述の補間処理部４．０６の垂直補間部の機能を水
平補間機能に変更したものである。

【０１０４】図３８は図３７で示した水平補間装置４．
０６．０３．０１の、詳細を説明するブロックである。
同図において、４．０６．０３．０１．０１は、送られ
てくる画像データをシフトしながら蓄えるＦ／Ｆ回路、
４．０６．０３．０１．０２は、補間係数を用いて入力
された画像データと演算部である。４．０６．０３．０
１．０３は補間演算を行った後の画像データを保管する
出力ＦＩＦＯメモリである。４．０６．０５はスイッチ
部であり、上記出力ＦＩＦＯメモリ４．０６．０３．０
１．０３の出力を選択し、スイッチ部４．０６．０３．
０１．０４に転送する。４．０６．０３．０１．０５は
出力ＦＩＦＯ書き込み制御部であり、演算部４．０６．
０３．０１．０２のタイミングしＦＩＦＯメモリ４．０
６．０３．０１．０３の書き込みタイミングを制御す
る。４．０６．０３．０１．０７は出力ＦＩＦＯ書き込
み制御部であり、出力ＦＩＦＯ４．０６．０３．０１．
０３の読み出しタイミングを制御する。４．０６．０
３．０１．０５は各ラインごとの指数を制御する演算制
御部である。

【０１０５】上記構成において、入力された画像データ
は、Ｆ／Ｆ回路、４．０６．０３．０１．０２では１画
素づつ遅れた画像データが順次転送される。各々の演算
部４．０６．０３．０１．０２は、演算制御部４．０
６．０３．０１．０５からの制御信号によって水平の並
んだ画像データを入力し、水平補間画素を生成する。生
成された水平補間画素は、ＦＩＦＯメモリ４．０６．０
３．０１．０３に出力制御部４．０６．０３．０１．０
５からの信号に基づいて格納される。格納された画像デ
ータは、出力ＦＩＦＯ制御部４．０６．０３．０１．０
７からの信号によって読み出され、スイッチ部４．０
６．０３．０１．０４を経由してスイッチ部１．０６に
画像データを転送する。

【０１０６】尚、システム制御部１．９１は、同期信号
測定部１．０２による測定の結果、入力された信号のラ
イン数が表示装置１．５のライン数と一致すると判定し
た場合、スイッチ部４．０６．０６を切替えて、補間処
理部１．０５による補間処理を行わずにそのまま出力さ
せる。これ以外の処理は前記実施の形態と同様の処理が
行われる。本実施の形態によれば、前述の実施の形態よ
り高度な拡大画像処理を行うため画像の品位が向上す
る。

【０１０７】

【発明の効果】以上説明したように、本発明によれば、
パーソナルコンピュータ等のＣＲＴ画像信号における複
数の種類の解像度に対応して、適切なドットマトリクス
ディスプレイの表示制御を行い、画像データの解像度に
関わらずディスプレイの表示領域の大きさに合わせた画
像表示ができ、その時に、各種設定を行うためのＯＳＤ
制御用のウィンドウを常に一定の大きさで表示すること
ができ、操作が容易になる。

【図面の簡単な説明】

【図１】本発明の実施の形態による表示制御装置１０の
ブロック図である。

【図２】同期信号測定部の詳細な制御構成を示すブロッ
ク図である。

【図３】同期信号測定部内のＦＩＦＯメモリにおけるデ
ータの格納状態を示す構成図である。

【図４】同期信号測定部のレジスタのデータ格納状態を
示す構成図である。

【図５】表示モードの判定手順を示すフローチャートで
ある。

【図６】クロック発生部１．０４の構成を示すブロック
図である。

【図７】分周器内のカウンタの構成を示すブロック図で
ある。

【図８】１／２分周出力レベル切替器３．１５の動作を
示すタイミングチャートである。

【図９】補間処理方法を説明する図である。

【図１０】補間処理方法を説明する図である。

【図１１】補間処理方法を説明する図である。

【図１２】入力された有効表示画像データを垂直補間と
ドットマトリクスディスプレイに拡大表示を行う垂直補
間部１．０５の詳細なブロック図である。

【図１３】図１２で示した補間処理部４．０６と補間制
御部４．０７の詳細を説明するブロック図である。

【図１４】入力された画像データの演算部４．０６．０
３の構成を示すブロック図である。

【図１５】指数演算部４．０６．０３．０１の詳細なブ
ロック図である。

【図１６】水平６４０ドット、垂直３５０ラインの場合
の垂直補間処理を行う為の概略動作を説明する図であ
る。

【図１７】ＶＥＳＡ規格の水平８００ドット、垂直６０
０ラインの場合の垂直補間処理を行うための概略動作を
説明する図である。

【図１８】ＶＥＳＡ規格の水平８００ドット、垂直６０
０ラインの場合の垂直補間処理を行うための概略動作を
説明する図である。

【図１９】ＶＥＳＡ規格の水平８００ドット、垂直６０
０ラインの場合の垂直補間処理を行うための概略動作を
説明する図である。

【図２０】ＶＥＳＡ規格の水平１０２４ドット、垂直７
６８ラインの場合の垂直補間処理を行うための概略動作
を説明する図である。

【図２１】アップル社のＭａｃｉｎｔｏｓｈ（商標）シ
リーズの１モードの水平１０２４ドット、垂直７６８ラ
インの場合の垂直補間処理を行うための概略動作を説明
する図である。

【図２２】ＯＳＤ表示例を示す構成図である。

【図２３】ＯＳＤ表示例を示す構成図である。

【図２４】ＯＳＤ表示例を示す構成図である。

【図２５】ＯＳＤ表示例を示す構成図である。

【図２６】ＯＳＤ表示におけるフォントサイズの制御を
示すブロック図である。

【図２７】ビデオ信号表示時及びコンピュータ信号表示
時におけるＯＳＤ表示項目の一覧を示す構成図である。

【図２８】キー入力処理を説明するフローチャートであ
る。

【図２９】キー入力処理を説明するフローチャートであ
る。

【図３０】キー入力処理を説明するフローチャートであ
る。

【図３１】キー入力処理を説明するフローチャートであ
る。

【図３２】キー操作パネルの概観を示す構成図である。

【図３３】デジタル処理部の構成を示すブロック図であ
る。

【図３４】γ＝２．２、８ビット入力、８ビット出力の
場合のγの補正処理を説明する図である。

【図３５】階調調整処理を説明する図である。

【図３６】コンピュータ入力信号の表示制御の概要を示
すブロック図である。

【図３７】図１２で示した補間処理部４．０６と補間制
御部４．０７の他の実施の形態を説明するブロック図で
ある。

【図３８】図３７の水平補間装置４．０６．０３．１の
詳細を示すブロック図である。

【符号の説明】

１．０１ 同期信号分離部 １．０２ 同期信号測定部 １．０３ Ａ／Ｄ変換器 １．０４ クロック発生部 １．０５ 補間処理部 １．４ デジタル処理部 １．５ 表示装置 １．９１ システム制御部

Claims (7)

【特許請求の範囲】
1. 【請求項１】 画像データの水平方向の画素数を表示器
   で表示可能な画素数まで拡大する拡大手段と、 上記拡大手段で処理された画像データの垂直方向のライ
   ン数を上記表示器で表示可能なライン数に補間する補間
   手段と、 上記補間手段で処理された画像データに所定の表示デー
   タを付加して上記表示器に供給する処理を行う表示処理
   手段とを備えた表示制御装置。
2. 【請求項２】 上記拡大手段は、上記画像データのアス
   ペクト比を保持しながら処理を行うようにした請求項１
   記載の表示制御装置。
3. 【請求項３】 上記拡大手段は、上記画像データの有効
   表示期間を上記表示可能な画素数でサンプリングを行う
   ように成されると共に、上記補間手段はシフト演算を用
   いた処理を行うように成され、かつ上記表示器が２ライ
   ン同時表示を行うことにより最大４倍の拡大表示を行う
   ように成されている請求項１記載の表示制御装置。
4. 【請求項４】 上記拡大手段及び補間手段がシフト演算
   を用いた処理を行うように成され、上記表示器が２ライ
   ン同時表示を行うことにより最大４倍の拡大表示を行う
   ように成されている請求項１記載の表示制御装置。
5. 【請求項５】 上記補間手段で処理された画像データに
   対して中間調処理を行う処理手段を設けた請求項１記載
   の表示制御装置。
6. 【請求項６】 上記所定の表示データが各種設定や調整
   を行うためのＯＳＤ表示データである請求項１記載の表
   示制御装置。
7. 【請求項７】 上記画像データに含まれる同期信号に基
   づいて表示モードを決定し、決定された表示モードに応
   じて上記拡大手段及び補間手段を制御する制御手段を設
   けた請求項１記載の表示制御装置。