JPH09212486A - Ｍｐｅｇ−２オーディオ復号化器の合成フィルタ - Google Patents
Ｍｐｅｇ−２オーディオ復号化器の合成フィルタInfo
- Publication number
- JPH09212486A JPH09212486A JP8253333A JP25333396A JPH09212486A JP H09212486 A JPH09212486 A JP H09212486A JP 8253333 A JP8253333 A JP 8253333A JP 25333396 A JP25333396 A JP 25333396A JP H09212486 A JPH09212486 A JP H09212486A
- Authority
- JP
- Japan
- Prior art keywords
- accumulator
- memory
- multiplier
- synthesis filter
- mpeg
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015572 biosynthetic process Effects 0.000 title claims abstract description 29
- 238000003786 synthesis reaction Methods 0.000 title claims abstract description 29
- 230000015654 memory Effects 0.000 claims abstract description 48
- 238000004364 calculation method Methods 0.000 claims abstract description 16
- 238000006243 chemical reaction Methods 0.000 claims abstract description 13
- 230000005236 sound signal Effects 0.000 claims abstract description 8
- 238000009825 accumulation Methods 0.000 claims abstract description 3
- 238000000034 method Methods 0.000 claims description 8
- 238000012545 processing Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 5
- 239000013598 vector Substances 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 2
- 101000969688 Homo sapiens Macrophage-expressed gene 1 protein Proteins 0.000 description 1
- 102100021285 Macrophage-expressed gene 1 protein Human genes 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/66—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission for reducing bandwidth of signals; for improving efficiency of transmission
- H04B1/665—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission for reducing bandwidth of signals; for improving efficiency of transmission using psychoacoustic properties of the ear, e.g. masking effect
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Complex Calculations (AREA)
Abstract
(57)【要約】
【課題】 計算速度を向上させ不必要なメモリの使用を
減らしたＭＰＥＧオーディオ復号化器の合成フィルタを
提供する。 【解決手段】 第１メモリのサブバンドデータと第１Ｒ
ＯＭのコサイン係数とを掛けて変換を行う第１乗算器及
び累算器の変換の結果を第２メモリに貯蔵すると共に第
３メモリに複写し、第３メモリに貯蔵されたデータと第
２ＲＯＭのウインドウ係数とを第２乗算器及び累算器で
処理して合成したオーディオ信号を先入先出部に貯蔵
し、このオーディオ信号をディジタル／アナログ信号変
換器で音響信号に復元してスピーカーに出力し、前記第
１、第２乗算器及び累算器の乗算及び累算動作を制御器
により制御する。
減らしたＭＰＥＧオーディオ復号化器の合成フィルタを
提供する。 【解決手段】 第１メモリのサブバンドデータと第１Ｒ
ＯＭのコサイン係数とを掛けて変換を行う第１乗算器及
び累算器の変換の結果を第２メモリに貯蔵すると共に第
３メモリに複写し、第３メモリに貯蔵されたデータと第
２ＲＯＭのウインドウ係数とを第２乗算器及び累算器で
処理して合成したオーディオ信号を先入先出部に貯蔵
し、このオーディオ信号をディジタル／アナログ信号変
換器で音響信号に復元してスピーカーに出力し、前記第
１、第２乗算器及び累算器の乗算及び累算動作を制御器
により制御する。
Description
【０００１】
【発明の属する技術分野】本発明はＭＰＥＧオーディオ
復号化器に関し、特に計算速度を向上させ不必要なメモ
リの使用を減らしたＭＰＥＧ−２オーディオ復号化器の
合成フィルタ(synthesis filter)に関する。
復号化器に関し、特に計算速度を向上させ不必要なメモ
リの使用を減らしたＭＰＥＧ−２オーディオ復号化器の
合成フィルタ(synthesis filter)に関する。
【０００２】
【従来の技術】従来の合成フィルタの動作は例えば多チ
ャンネル処理器から５チャンネルの信号が同一構造のそ
れぞれの合成フィルタに入力されるようになっている。
１つの合成フィルタでは３２個のサブバンド信号が最終
的に３２個のオーディオ信号に出力されるまでの間、Ｉ
ＳＯ／ＩＥＣ１１１７２−３(International Organizat
ion for Standardization/International Standerdizat
ion Commision 11172-3)に明示された順序で段階的な演
算を行うが、その処理順序は次の通りである。 過程１：新しい３２個のサブバンドサンプル値Ｓｉを入
力する。 Ｓi,（ｉ＝０, ・・・ , ３１） (1) 過程２：１０２３から６４ずつ減少方向にシフトされる
ｉについてＶ〔ｉ〕を求める。 Ｖ〔ｉ〕＝Ｖ〔ｉ−６４〕 (2) 過程３：ｉ＝０〜６３についてＶｉを求める。
ャンネル処理器から５チャンネルの信号が同一構造のそ
れぞれの合成フィルタに入力されるようになっている。
１つの合成フィルタでは３２個のサブバンド信号が最終
的に３２個のオーディオ信号に出力されるまでの間、Ｉ
ＳＯ／ＩＥＣ１１１７２−３(International Organizat
ion for Standardization/International Standerdizat
ion Commision 11172-3)に明示された順序で段階的な演
算を行うが、その処理順序は次の通りである。 過程１：新しい３２個のサブバンドサンプル値Ｓｉを入
力する。 Ｓi,（ｉ＝０, ・・・ , ３１） (1) 過程２：１０２３から６４ずつ減少方向にシフトされる
ｉについてＶ〔ｉ〕を求める。 Ｖ〔ｉ〕＝Ｖ〔ｉ−６４〕 (2) 過程３：ｉ＝０〜６３についてＶｉを求める。
【数２】 過程４：ｉ＝０〜７，ｊ＝０〜３１について５１２値の
ベクトルＵを構成する。 Ｕ〔６４ｉ＋ｊ〕＝Ｖ〔１２８ｉ＋９６＋ｊ〕 (4) 過程５：ｉ＝０〜５１１についてベクトルＷを求める。 Ｗｉ＝Ｕｉ・Ｄｉ (5) 過程６：ｊ＝０〜３１についてＳｊを求める。
ベクトルＵを構成する。 Ｕ〔６４ｉ＋ｊ〕＝Ｖ〔１２８ｉ＋９６＋ｊ〕 (4) 過程５：ｉ＝０〜５１１についてベクトルＷを求める。 Ｗｉ＝Ｕｉ・Ｄｉ (5) 過程６：ｊ＝０〜３１についてＳｊを求める。
【数３】
【０００３】前記合成フィルタの計算過程はＭＰＥＧ１
及びＭＰＥＧ２で共通であり、チャンネル別に独立的に
行われる。
及びＭＰＥＧ２で共通であり、チャンネル別に独立的に
行われる。
【０００４】
【発明が解決しようとする課題】合成フィルタは復号化
器全体で一番多い計算量を要求する部分で、この計算過
程を上の処理過程順序にハードウェアを構成するには１
０２４ポイントキュー（queue)を６４サンプルほど直接
１回にシフト（Shift)させなければならないので、多数
のデータバスが必要であり、これとは別にこれを順次に
１つずつシフトさせようとすれば多い時間が費やされ
る。なお、ベクトルＵ及びＷは計算の中間結果を収容す
るメモリなので、最適化されたアルゴリズムで除去でき
る可能性がある。
器全体で一番多い計算量を要求する部分で、この計算過
程を上の処理過程順序にハードウェアを構成するには１
０２４ポイントキュー（queue)を６４サンプルほど直接
１回にシフト（Shift)させなければならないので、多数
のデータバスが必要であり、これとは別にこれを順次に
１つずつシフトさせようとすれば多い時間が費やされ
る。なお、ベクトルＵ及びＷは計算の中間結果を収容す
るメモリなので、最適化されたアルゴリズムで除去でき
る可能性がある。
【０００５】従って、本発明では計算速度を向上させ、
不必要なメモリ素子の使用を低減させたＭＰＥＧ−２オ
ーディオ復号化器の合成フィルタを提供することを目的
とする。
不必要なメモリ素子の使用を低減させたＭＰＥＧ−２オ
ーディオ復号化器の合成フィルタを提供することを目的
とする。
【０００６】
【課題を解決するための手段】前記目的を達成するた
め、本発明のＭＰＥＧ−２オーディオ復号化器の合成フ
ィルタは、コサイン変換係数を貯蔵する第１ＲＯＭと、
サブバンドデータを貯蔵する第１メモリと、前記サブバ
ンドデータに前記第１ＲＯＭに貯蔵されたコサイン変換
係数をかけて変換を行う第１乗算器及び累算器と、前記
第１乗算器及び累算器による変換の結果を貯蔵する第２
メモリと、前記第２メモリに貯蔵されたデータを複写す
る第３メモリと、ウィンドウ係数を貯蔵する第２ＲＯＭ
と、前記第２ＲＯＭのウィンドウ係数と、前記第３メモ
リに貯蔵されたデータとを処理してオーディオ信号に合
成するための第２乗算器及び累算器と、前記第２乗算器
及び累算器からのオーディオデータを貯蔵する先入先出
部と、前記先入先出部に貯蔵されたオーディオ信号を音
響信号に復元してスピーカーに出力するディジタル／ア
ナログ信号変換器と、前記第１、第２乗算器及び累算器
の乗算及び累算演算動作をそれぞれ制御する制御器とを
備えることを特徴とする。
め、本発明のＭＰＥＧ−２オーディオ復号化器の合成フ
ィルタは、コサイン変換係数を貯蔵する第１ＲＯＭと、
サブバンドデータを貯蔵する第１メモリと、前記サブバ
ンドデータに前記第１ＲＯＭに貯蔵されたコサイン変換
係数をかけて変換を行う第１乗算器及び累算器と、前記
第１乗算器及び累算器による変換の結果を貯蔵する第２
メモリと、前記第２メモリに貯蔵されたデータを複写す
る第３メモリと、ウィンドウ係数を貯蔵する第２ＲＯＭ
と、前記第２ＲＯＭのウィンドウ係数と、前記第３メモ
リに貯蔵されたデータとを処理してオーディオ信号に合
成するための第２乗算器及び累算器と、前記第２乗算器
及び累算器からのオーディオデータを貯蔵する先入先出
部と、前記先入先出部に貯蔵されたオーディオ信号を音
響信号に復元してスピーカーに出力するディジタル／ア
ナログ信号変換器と、前記第１、第２乗算器及び累算器
の乗算及び累算演算動作をそれぞれ制御する制御器とを
備えることを特徴とする。
【０００７】先ず、本発明では、前記過程２で実際にデ
ータをシフトさせるのではなく、キューの開始部分を指
示するポインター(pointer) を置き、このポインターの
値を変化させシフトした場合と同様な結果を得ようとす
る。このためにはソフトウェア上で用いる論理的なアド
レスと実際に用いる物理的なアドレスとを区別して用い
る必要がある。即ち、ハードウェアを構成する際、１０
２４ポイントキューは１０ビットのアドレスを有するこ
とになる。この際、論理的なアドレスに基本アドレスを
加えて物理的なアドレスを作り出せば、基本アドレスの
みを操作することにより、さながらシフトした場合と同
じ結果を得ることができる。この場合に常に６４サンプ
ルずつシフトさせるので基本アドレスレジスタは４ビッ
トであれば良い。従って、２つのアドレスを加える時に
も下位６ビットはそのままにして上位４ビットのみ加え
れば良い。ここで、用いられる加算器も４ビット被演算
子２つを加えてキャリー（carry)なく下位４ビットのみ
を出力すれば良い。
ータをシフトさせるのではなく、キューの開始部分を指
示するポインター(pointer) を置き、このポインターの
値を変化させシフトした場合と同様な結果を得ようとす
る。このためにはソフトウェア上で用いる論理的なアド
レスと実際に用いる物理的なアドレスとを区別して用い
る必要がある。即ち、ハードウェアを構成する際、１０
２４ポイントキューは１０ビットのアドレスを有するこ
とになる。この際、論理的なアドレスに基本アドレスを
加えて物理的なアドレスを作り出せば、基本アドレスの
みを操作することにより、さながらシフトした場合と同
じ結果を得ることができる。この場合に常に６４サンプ
ルずつシフトさせるので基本アドレスレジスタは４ビッ
トであれば良い。従って、２つのアドレスを加える時に
も下位６ビットはそのままにして上位４ビットのみ加え
れば良い。ここで、用いられる加算器も４ビット被演算
子２つを加えてキャリー（carry)なく下位４ビットのみ
を出力すれば良い。
【０００８】前記過程３，４，５，６で不要なメモリの
使用を低減するため、次のような数学的展開によりＳj
を表現することができる。
使用を低減するため、次のような数学的展開によりＳj
を表現することができる。
【数４】
【０００９】ここで、前記式(7) を用いて中間計算過程
で用いられるメモリのＷ及びＵを除き、Ｖ及びＤで直接
演算数(operand) を読み取って乗算を行ない累積させる
ことにより、不要なメモリの使用を低減することができ
る。式(7) で再び表現すれば式(8) のように表わすこと
ができ、この際のそれぞれのＶとＤのインデックス（in
dex ）Ｖa 及びＤa は式(9) 及び(10)で表わされる。
で用いられるメモリのＷ及びＵを除き、Ｖ及びＤで直接
演算数(operand) を読み取って乗算を行ない累積させる
ことにより、不要なメモリの使用を低減することができ
る。式(7) で再び表現すれば式(8) のように表わすこと
ができ、この際のそれぞれのＶとＤのインデックス（in
dex ）Ｖa 及びＤa は式(9) 及び(10)で表わされる。
【数５】
【００１０】前記式(9) 及び(10)は図１のようにそれぞ
れ１０ビット及び９ビットのアドレスに表わすことがで
きる。ここで特異な点はｋ値の変化（０又は１）により
Ｖaのオフセット（offset) ビットは常に“００”又は
“１１”となり、Ｄa のオフセットビットは常に“０”
又は“１”になるという点である。Ｖa [ ｎ：ｍ] 及び
Ｄa [ ｎ：ｍ] をそれぞれＶa 及びＤa のアドレスでの
ｍ番目ビットからｎ番目ビット（ｍ≦ｎ）と定義すれ
ば、図１から ｉ＝Ｖa [ ２：０] ＝Ｄa [ ２：０] ｊ＝Ｖa [ ９：５] ＝Ｄa [ ８：４] (11) ｋ＝Ｖa [ ４：４] ＝Ｖa [ ３：３] ＝Ｄa [ ３：３] となることが分かる。新しい９ビツトカウンターをＣa
とし、同じくＣa [ ｎ：ｍ] を定義すれば、式(9) 及び
(10)はそれぞれ式(12)及び(13)のようになる。 Ｖa ＝27・Ｖa [2:0]+(26+25) ・Ｖa [3:3]+Ｖa [9:5] (12) Ｄa ＝26・Ｄa [2:0]+25・Ｄa [3:3]+Ｄa [8:4] (13) この式を再びＣa [ ｎ：ｍ〕に対し整理すれば、 Ｖa ＝27・Ｃa [2:0]+(26+25) ・Ｃa [3:3]+Ｃa [8:4] (14) Ｄa ＝26・Ｃa [2:0]+25・Ｃa [3:3]+Ｃa [8:4] (15) となる。従って、この点に着目すれば２つのアドレスＶ
a 及びＤa のため実際に構成する際、図１の中央と同じ
９ビットの１つのカウンターのみを置き、Ｖa 及びＤa
値を同時に計算することができる。
れ１０ビット及び９ビットのアドレスに表わすことがで
きる。ここで特異な点はｋ値の変化（０又は１）により
Ｖaのオフセット（offset) ビットは常に“００”又は
“１１”となり、Ｄa のオフセットビットは常に“０”
又は“１”になるという点である。Ｖa [ ｎ：ｍ] 及び
Ｄa [ ｎ：ｍ] をそれぞれＶa 及びＤa のアドレスでの
ｍ番目ビットからｎ番目ビット（ｍ≦ｎ）と定義すれ
ば、図１から ｉ＝Ｖa [ ２：０] ＝Ｄa [ ２：０] ｊ＝Ｖa [ ９：５] ＝Ｄa [ ８：４] (11) ｋ＝Ｖa [ ４：４] ＝Ｖa [ ３：３] ＝Ｄa [ ３：３] となることが分かる。新しい９ビツトカウンターをＣa
とし、同じくＣa [ ｎ：ｍ] を定義すれば、式(9) 及び
(10)はそれぞれ式(12)及び(13)のようになる。 Ｖa ＝27・Ｖa [2:0]+(26+25) ・Ｖa [3:3]+Ｖa [9:5] (12) Ｄa ＝26・Ｄa [2:0]+25・Ｄa [3:3]+Ｄa [8:4] (13) この式を再びＣa [ ｎ：ｍ〕に対し整理すれば、 Ｖa ＝27・Ｃa [2:0]+(26+25) ・Ｃa [3:3]+Ｃa [8:4] (14) Ｄa ＝26・Ｃa [2:0]+25・Ｃa [3:3]+Ｃa [8:4] (15) となる。従って、この点に着目すれば２つのアドレスＶ
a 及びＤa のため実際に構成する際、図１の中央と同じ
９ビットの１つのカウンターのみを置き、Ｖa 及びＤa
値を同時に計算することができる。
【００１１】
【発明の実施の形態】以下、添付図面を参照して本発明
をさらに詳細に説明する。図２は、本発明のＭＰＥＧ−
２オーディオ復号化器の合成フィルタが適用される全体
的な構成図であり、符号化器で分析フィルター（analys
is fjlter)により周波数領域にサブバンド信号を転換
し、復号化器で多チャンネル処理器（Multichannel pro
cessing processor : １００）を通過した出力である５
つのチャンネル信号（Ｌw , Ｒw , Ｃw ，ＬＳw ，ＲＳ
w ）をそれぞれの同様の合成フィルタの入力にしてさら
に時間領域で逆変換するＤ／Ａ変換器を含む。このよう
な合成フィルタは各チャンネルにおいて同様の演算を行
う。
をさらに詳細に説明する。図２は、本発明のＭＰＥＧ−
２オーディオ復号化器の合成フィルタが適用される全体
的な構成図であり、符号化器で分析フィルター（analys
is fjlter)により周波数領域にサブバンド信号を転換
し、復号化器で多チャンネル処理器（Multichannel pro
cessing processor : １００）を通過した出力である５
つのチャンネル信号（Ｌw , Ｒw , Ｃw ，ＬＳw ，ＲＳ
w ）をそれぞれの同様の合成フィルタの入力にしてさら
に時間領域で逆変換するＤ／Ａ変換器を含む。このよう
な合成フィルタは各チャンネルにおいて同様の演算を行
う。
【００１２】図３は、図２の合成フィルター（２００）
の構成を詳しく示した図面であり、１つのチャンネルを
担当する合成フィルタは２つの乗算器及び累算器（Mult
iplyand Accumulate ：以下ＭＡＣという）ユニット(1
3)(14)及び１つの制御器(contrller)(10) で構成され
る。
の構成を詳しく示した図面であり、１つのチャンネルを
担当する合成フィルタは２つの乗算器及び累算器（Mult
iplyand Accumulate ：以下ＭＡＣという）ユニット(1
3)(14)及び１つの制御器(contrller)(10) で構成され
る。
【００１３】各メモリの配置及び用途は簡略化した合成
フィルタアルゴリズムと関連しており、制御器(10)によ
りアルゴリズム具体化のためアドレッシングされる。前
記制御器(10)の内部には実際に独立的に動作する２つの
制御ブロック(11)(12)があるが、変換制御(matrixing c
ontrol) 部(11)はＭＡＣユニットＡ（13) を担当し、ウ
ィンドウイング及び重合(windowing & overlapping) 部
(12)はＭＡＣユニットＢ(14)を担当する。前記ＭＡＣユ
ニットＡ(13)は６４×３２変換（matrixing)を行い、前
記ＭＡＣユニットＢ(14)は前記式(8) に表現されたウィ
ンクドウイング及び重合加算演算を行う。
フィルタアルゴリズムと関連しており、制御器(10)によ
りアルゴリズム具体化のためアドレッシングされる。前
記制御器(10)の内部には実際に独立的に動作する２つの
制御ブロック(11)(12)があるが、変換制御(matrixing c
ontrol) 部(11)はＭＡＣユニットＡ（13) を担当し、ウ
ィンドウイング及び重合(windowing & overlapping) 部
(12)はＭＡＣユニットＢ(14)を担当する。前記ＭＡＣユ
ニットＡ(13)は６４×３２変換（matrixing)を行い、前
記ＭＡＣユニットＢ(14)は前記式(8) に表現されたウィ
ンクドウイング及び重合加算演算を行う。
【００１４】各ＭＡＣユニット（１３，１４）は、１６
×１６ビット符号化乗算器と、３１ビット乗算値を３２
個までオーバーフローなく累積するための３６ビット累
算器(accumulstor) とで構成される。また、ＭＡＣユニ
ットと制御器との同期のため制御器内のステートマシー
ン（state machine ）が待機状態にある時、各ＭＡＣユ
ニットに４クロック毎にアクティブロー(active low)の
リセット信号を与えることになる。前記制御器は乗算開
始（multiplication start) 信号を用いて乗算演算が適
切な瞬間に開始されるよう前記ＭＡＣユニット（１３，
１４）をアドレス生成と同期させ、累積（accumulate)
イネーブル信号として現在の倍を累算器に累積させるか
(acc＝high) 、累算器を0 に初期化させるか（acc ＝lo
w)を決める。前記ＭＡＣユニット(13)は３２回加える毎
に累算器を初期化され、ＭＡＣユニット(14)は16回加え
る毎に初期化される。
×１６ビット符号化乗算器と、３１ビット乗算値を３２
個までオーバーフローなく累積するための３６ビット累
算器(accumulstor) とで構成される。また、ＭＡＣユニ
ットと制御器との同期のため制御器内のステートマシー
ン（state machine ）が待機状態にある時、各ＭＡＣユ
ニットに４クロック毎にアクティブロー(active low)の
リセット信号を与えることになる。前記制御器は乗算開
始（multiplication start) 信号を用いて乗算演算が適
切な瞬間に開始されるよう前記ＭＡＣユニット（１３，
１４）をアドレス生成と同期させ、累積（accumulate)
イネーブル信号として現在の倍を累算器に累積させるか
(acc＝high) 、累算器を0 に初期化させるか（acc ＝lo
w)を決める。前記ＭＡＣユニット(13)は３２回加える毎
に累算器を初期化され、ＭＡＣユニット(14)は16回加え
る毎に初期化される。
【００１５】主信号であるサブフレーム開始信号は、３
２個のサブバンド信号を処理しなければならない時間を
前記制御器(10)に知らせる。即ち、隣接した２つのサブ
フレーム開始信号の間の時間は符号化器で３２個のオー
ディオデータをサンプリングする時間と同一である。前
記主サブフレーム開始信号が入力されれば、前記ＭＡＣ
ユニットＡ(13)はキューメモリＲ１(16)に貯蔵されてい
るサブバンドデータとＲＯＭ Ｃ(15)に貯蔵されたコサ
イン変換(cosine matrix) 係数とをかけて変換を行い、
その結果を順次キューメモリＲ２（18) に貯蔵する。こ
こで、前記キューメモリＲ１(16)は合成フィルタの直前
のブロックである逆正規化(denormalization) ブロック
から３２個のサブバンドデータを受けるためのものであ
る。この際、逆正規化ブロックで新しいデータを前記キ
ューメモリＲ１(16)に記す時間と、前記ＭＡＣユニット
Ａ(13)で前記キューメモリＲ１(16)に既に記されている
データを読み取る時間が重なるため、実際にキューメモ
リＲ１(16)は６４ワードの大きさを有する双方向ＳＲＡ
Ｍを用いてページ(page)０及びページ１に分けて用い
る。従って、一方のページにデータを記入する間、残り
のページでデータを読み取り演算を行うのでパイプライ
ン(pipeline)が可能である。前記ＭＡＣユニットＡ(13)
が動作するとともに制御器(10)は既に１つのサブフレー
ム前にキューメモリＲ２（18) に貯蔵されている結果を
キューメモリＶ（19) に複写する。複写が終わると、前
記ＭＡＣユニットＢ(14)はＲＯＭ Ｄ(17)のウィンドウ
係数と前記キューメモリＶ（19) に貯蔵されたデータと
を処理してオーディオ信号を合成する。ここで、前記キ
ューメモリＶ(19)は1024ワードの大きさを有する循環キ
ューであるが、主サブフレーム開始信号が入力される
時、前記キューメモリＲ２(18)の内容を前記メモリＶ(1
9)に複写することになる。この際、複写が行われる時間
が非常に速いため、前記ＭＡＣユニットＡ(13)で前記キ
ューメモリＲ２(18)にデータを記入する時間と殆ど重な
らない。ここで、係数(Coefficient) ＲＯＭＣ(15)及び
ＲＯＭ Ｄ(17)はそれぞれ合成変換及びウィンドウイン
グのためのものであり、前記ＲＯＭ Ｃ(15)は６４×３
２＝２０４８ワードの大きさを有し、前記ＲＯＭ Ｄ(1
7)は５１２ワードの大きさを有する。
２個のサブバンド信号を処理しなければならない時間を
前記制御器(10)に知らせる。即ち、隣接した２つのサブ
フレーム開始信号の間の時間は符号化器で３２個のオー
ディオデータをサンプリングする時間と同一である。前
記主サブフレーム開始信号が入力されれば、前記ＭＡＣ
ユニットＡ(13)はキューメモリＲ１(16)に貯蔵されてい
るサブバンドデータとＲＯＭ Ｃ(15)に貯蔵されたコサ
イン変換(cosine matrix) 係数とをかけて変換を行い、
その結果を順次キューメモリＲ２（18) に貯蔵する。こ
こで、前記キューメモリＲ１(16)は合成フィルタの直前
のブロックである逆正規化(denormalization) ブロック
から３２個のサブバンドデータを受けるためのものであ
る。この際、逆正規化ブロックで新しいデータを前記キ
ューメモリＲ１(16)に記す時間と、前記ＭＡＣユニット
Ａ(13)で前記キューメモリＲ１(16)に既に記されている
データを読み取る時間が重なるため、実際にキューメモ
リＲ１(16)は６４ワードの大きさを有する双方向ＳＲＡ
Ｍを用いてページ(page)０及びページ１に分けて用い
る。従って、一方のページにデータを記入する間、残り
のページでデータを読み取り演算を行うのでパイプライ
ン(pipeline)が可能である。前記ＭＡＣユニットＡ(13)
が動作するとともに制御器(10)は既に１つのサブフレー
ム前にキューメモリＲ２（18) に貯蔵されている結果を
キューメモリＶ（19) に複写する。複写が終わると、前
記ＭＡＣユニットＢ(14)はＲＯＭ Ｄ(17)のウィンドウ
係数と前記キューメモリＶ（19) に貯蔵されたデータと
を処理してオーディオ信号を合成する。ここで、前記キ
ューメモリＶ(19)は1024ワードの大きさを有する循環キ
ューであるが、主サブフレーム開始信号が入力される
時、前記キューメモリＲ２(18)の内容を前記メモリＶ(1
9)に複写することになる。この際、複写が行われる時間
が非常に速いため、前記ＭＡＣユニットＡ(13)で前記キ
ューメモリＲ２(18)にデータを記入する時間と殆ど重な
らない。ここで、係数(Coefficient) ＲＯＭＣ(15)及び
ＲＯＭ Ｄ(17)はそれぞれ合成変換及びウィンドウイン
グのためのものであり、前記ＲＯＭ Ｃ(15)は６４×３
２＝２０４８ワードの大きさを有し、前記ＲＯＭ Ｄ(1
7)は５１２ワードの大きさを有する。
【００１６】前記変換制御部(11)は前記ＭＡＣユニット
Ａ(13)の動作を制御し、待機状態で前記ＭＡＣユニット
Ａ(13)を引続きリセットさせ、主サブフレーム開始信号
が入力された場合に演算動作を開始させる。この際、演
算にかかる総サイクル数は８１９２cycle であり、これ
は主サブフレーム開始信号が入力される時間間隔である
10000cycleより1808 cycleの余裕を有する。従って、演
算を終えた後に残りの時間を待機状態で過ごすことにな
る。
Ａ(13)の動作を制御し、待機状態で前記ＭＡＣユニット
Ａ(13)を引続きリセットさせ、主サブフレーム開始信号
が入力された場合に演算動作を開始させる。この際、演
算にかかる総サイクル数は８１９２cycle であり、これ
は主サブフレーム開始信号が入力される時間間隔である
10000cycleより1808 cycleの余裕を有する。従って、演
算を終えた後に残りの時間を待機状態で過ごすことにな
る。
【００１７】ウィンドウイング及び重合制御部（12) は
前記ＭＡＣユニットＢ(14)の動作を制御し、この制御部
が先に行うことになる作業は前記キューメモリＲ2(18）
の内容を前記キューメモリＶ（19）に複写することであ
る。複写が終わり次第、前記ＭＡＣユニットＢ（14）を
稼働させウィンドウイング及び重合のための演算を行う
ことになる。この際、複写作業及び演算にかかる総時間
は約5000 cycle内外であり、５０％以上の時間を待機状
態で過ごすことになる。前記ＭＡＣユニットＢ（14）か
ら出力される結果は１６ビットＰＣＭオーディオデータ
であり、これはＦＩＦＯ（20）に貯蔵された後、Ｄ／Ａ
変換器（21) を介し音響信号に復元される。
前記ＭＡＣユニットＢ(14)の動作を制御し、この制御部
が先に行うことになる作業は前記キューメモリＲ2(18）
の内容を前記キューメモリＶ（19）に複写することであ
る。複写が終わり次第、前記ＭＡＣユニットＢ（14）を
稼働させウィンドウイング及び重合のための演算を行う
ことになる。この際、複写作業及び演算にかかる総時間
は約5000 cycle内外であり、５０％以上の時間を待機状
態で過ごすことになる。前記ＭＡＣユニットＢ（14）か
ら出力される結果は１６ビットＰＣＭオーディオデータ
であり、これはＦＩＦＯ（20）に貯蔵された後、Ｄ／Ａ
変換器（21) を介し音響信号に復元される。
【００１８】
【発明の効果】以上説明したように、本発明の合成フィ
ルターをＭＰＥＧ−２オーディオ復号化器として構成す
ることにより、1024個のデータを有するキューメモリＶ
をシフトする代りに循環キューを用いて計算速度を向上
させ、計算式を統合して中間過程での不要なメモリの使
用を低減する効果が得られる。
ルターをＭＰＥＧ−２オーディオ復号化器として構成す
ることにより、1024個のデータを有するキューメモリＶ
をシフトする代りに循環キューを用いて計算速度を向上
させ、計算式を統合して中間過程での不要なメモリの使
用を低減する効果が得られる。
【図１】図１は、本発明のアルゴリズムを具体化するた
めのアドレス構成図である。
めのアドレス構成図である。
【図２】図２は、本発明による合成フィルタの全体的な
構成図である。
構成図である。
【図３】図３は、図２に示した合成フィルタの詳細な構
成図である。
成図である。
10 合成フィルタ制御器 11 変換制御部 12 ウィンドウイング及び重合部 13 第１の乗算器及び累算器（乗算器及び累算器Ａ） 14 第２の乗算器及び累算器（乗算器及び累算器Ｂ） 15 係数ＲＯＭ Ｃ（第１ＲＯＭ） 16 キューメモリＲ１（第１メモリ） 17 係数ＲＯＭ Ｄ（第２ＲＯＭ） 18 キューメモリＲ２（第２メモリ） 19 キューメモリＶ（第３メモリ） 20 先入先出部 21 ディジタル／アナログ信号変換器 100 多チャンネル処理器 200 合成フィルタ
Claims (8)
- 【請求項１】 ＭＰＥＧオーディオ復号化器において、 コサイン変換係数を貯蔵する第１ＲＯＭと、 サブバンドデータを貯蔵する第１メモリと、 前記サブバンドデータに前記第１ＲＯＭに貯蔵されたコ
サイン変換係数をかけて変換を行う第１乗算器及び累算
器と、 前記第１乗算器及び累算器による変換の結果を貯蔵する
第２メモリと、 前記第２メモリに貯蔵されたデータを複写する第３メモ
リと、 ウィンドウ係数を貯蔵する第２ＲＯＭと、 前記第２ＲＯＭのウィンドウ係数と、前記第３メモリに
貯蔵されたデータとを処理してオーディオ信号に合成す
るための第２乗算器及び累算器と、 前記第２乗算器及び累算器からのオーディオデータを貯
蔵する先入先出部と、 前記先入先出部に貯蔵されたオーディオ信号を音響信号
に復元してスピーカーに出力するディジタル／アナログ
信号変換器と、 前記第１、第２乗算器及び累算器の乗算及び累算演算動
作をそれぞれ制御する制御器とを備えることを特徴とす
るＭＰＥＧ−２オーディオ復号化器の合成フィルタ。 - 【請求項２】 前記制御器は、 前記第１乗算器及び累算器を待機状態では引続きリセッ
トさせ、主フレーム開始信号が入力された場合に演算動
作を開始させる変換制御部と、 前記第２メモリのデータを前記第３メモリに複写した
後、前記第２乗算器及び累算器を稼働させウィンドウイ
ング及び重合のための演算を行うウィンドウイング及び
重合部とから成ることを特徴とする請求項１記載のＭＰ
ＥＧ−２オーディオ復号化器の合成フィルタ。 - 【請求項３】 前記制御器は、 １つの９ビットカウンタを用いて下位サブバンドＬＳＢ
の４ビット目の値ＫをインデックスＶａ及びＤａに直接
連結させ、カウンタ値Ｃａを単純に０から１ずつ増加さ
せることにより、 【数１】 で表わされるサブバンドサンプル値Ｓｊの演算を全ての
ｊについて行わせることを特徴とする請求項２記載のＭ
ＰＥＧ−２オーディオ復号化の合成フィルタ。 - 【請求項４】 前記制御器は、前記第１乗算器及び累算
器が３２回足す毎に累算器を初期化し、前記第２乗算器
及び累算器が１６回足す毎に初期化することを特徴とす
る請求項１記載のＭＰＥＧ−２オーディオ復号化器の合
成フィルタ。 - 【請求項５】 前記第１及び第２乗算器及び累算器はそ
れぞれ、１６×１６ビット符号化乗算器と、３１ビット
乗算値を３２個までオーバーフローなく累積するための
３６ビット累算器とから成ることを特徴とする請求項１
記載のＭＰＥＧ−２オーディオ復号化器の合成フィル
タ。 - 【請求項６】 前記第１ＲＯＭは、２０４８ワードの大
きさを有することを特徴とする請求項１記載のＭＰＥＧ
−２オーディオ復号化器の合成フィルタ。 - 【請求項７】 前記第２ＲＯＭは、５１２ワードの大き
さを有することを特徴とする請求項１記載のＭＰＥＧ−
２オーディオ復号化器の合成フィルタ。 - 【請求項８】 前記第３メモリは、１０２４ワードの大
きさを有する循環キューであることを特徴とする請求項
１記載のＭＰＥＧ−２オーディオ復号化器の合成フィル
タ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950031605A KR0147758B1 (ko) | 1995-09-25 | 1995-09-25 | Mpeg-2 오디오 복호화기의 합성 필터 |
| KR95-31605 | 1995-09-25 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09212486A true JPH09212486A (ja) | 1997-08-15 |
| JP2885725B2 JP2885725B2 (ja) | 1999-04-26 |
Family
ID=19427714
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8253333A Expired - Fee Related JP2885725B2 (ja) | 1995-09-25 | 1996-09-25 | Ｍｐｅｇ−２オーディオ復号化器の合成フィルタ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5812979A (ja) |
| JP (1) | JP2885725B2 (ja) |
| KR (1) | KR0147758B1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010090176A (ko) * | 2000-03-23 | 2001-10-18 | 이계철 | 엠펙 오디오 디코더의 합성필터 |
| US6798833B2 (en) | 2001-05-07 | 2004-09-28 | Hynix Semiconductor Inc. | Video frame compression/decompression hardware system |
| KR100853690B1 (ko) * | 2007-01-31 | 2008-08-25 | 엠텍비젼 주식회사 | 엠펙 오디오 디코더의 합성필터 및 그 디코딩 방법 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW395142B (en) * | 1997-05-15 | 2000-06-21 | Matsushita Electric Industrial Co Ltd | Compressed code decoding device and audio decoding device |
| US6917913B2 (en) * | 2001-03-12 | 2005-07-12 | Motorola, Inc. | Digital filter for sub-band synthesis |
| EP3979497B1 (en) * | 2006-01-27 | 2023-01-04 | Dolby International AB | Efficient filtering with a complex modulated filterbank |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5297236A (en) * | 1989-01-27 | 1994-03-22 | Dolby Laboratories Licensing Corporation | Low computational-complexity digital filter bank for encoder, decoder, and encoder/decoder |
| US5508949A (en) * | 1993-12-29 | 1996-04-16 | Hewlett-Packard Company | Fast subband filtering in digital signal coding |
| US5404377A (en) * | 1994-04-08 | 1995-04-04 | Moses; Donald W. | Simultaneous transmission of data and audio signals by means of perceptual coding |
-
1995
- 1995-09-25 KR KR1019950031605A patent/KR0147758B1/ko not_active Expired - Fee Related
-
1996
- 1996-09-23 US US08/710,677 patent/US5812979A/en not_active Expired - Lifetime
- 1996-09-25 JP JP8253333A patent/JP2885725B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010090176A (ko) * | 2000-03-23 | 2001-10-18 | 이계철 | 엠펙 오디오 디코더의 합성필터 |
| US6798833B2 (en) | 2001-05-07 | 2004-09-28 | Hynix Semiconductor Inc. | Video frame compression/decompression hardware system |
| KR100853690B1 (ko) * | 2007-01-31 | 2008-08-25 | 엠텍비젼 주식회사 | 엠펙 오디오 디코더의 합성필터 및 그 디코딩 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR0147758B1 (ko) | 1998-12-01 |
| US5812979A (en) | 1998-09-22 |
| KR970019118A (ko) | 1997-04-30 |
| JP2885725B2 (ja) | 1999-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6058408A (en) | Method and apparatus for multiplying and accumulating complex numbers in a digital filter | |
| US5805488A (en) | Method and structure for degrouping MPEG audio codes | |
| US5936872A (en) | Method and apparatus for storing complex numbers to allow for efficient complex multiplication operations and performing such complex multiplication operations | |
| US5983253A (en) | Computer system for performing complex digital filters | |
| US5893066A (en) | Fast requantization apparatus and method for MPEG audio decoding | |
| US6823353B2 (en) | Method and apparatus for multiplying and accumulating complex numbers in a digital filter | |
| EP0245922B2 (en) | Memory management unit for digital signal processor | |
| JP4064989B2 (ja) | パック・データの乗加算演算を実行する装置 | |
| US20020004809A1 (en) | Data manipulation instruction for enhancing value and efficiency of complex arithmetic | |
| KR19990076837A (ko) | 승산-가산 연산을 이용한 신호 처리 시스템 | |
| US20080034161A1 (en) | Sample rate converter and method to perform sample rate conversion | |
| KR19990044305A (ko) | 압축 데이터에 의한 승산-가산 연산 수행 장치 | |
| JPH11220359A (ja) | デジタルフィルタ | |
| WO1996042071A2 (en) | Mpeg audio decoder | |
| US5832445A (en) | Method and apparatus for decoding of digital audio data coded in layer 1 or 2 of MPEG format | |
| JP2885725B2 (ja) | Ｍｐｅｇ−２オーディオ復号化器の合成フィルタ | |
| JPS6145408B2 (ja) | ||
| SU886760A3 (ru) | Цифровой решетчатый фильтр синтезатора речи | |
| JPH03256455A (ja) | Ｉｄｃｔ処理装置 | |
| KR0151523B1 (ko) | 디지탈 오디오 디코더에 있어서 데이터 연산처리 속도 개선회로 | |
| JP2697619B2 (ja) | Ｎポイントｆｆｔ専用プロセッサ | |
| US6308194B1 (en) | Discrete cosine transform circuit and operation method thereof | |
| KR100551458B1 (ko) | 디지탈신호처리동작실행방법및디지탈신호처리기 | |
| JPH11330976A (ja) | Ｍｐｅｇオ―ディオ多チャンネル処理用等間隔サブバンド分析フィルタ及び合成フィルタ | |
| JPH11220358A (ja) | デジタルフィルタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080212 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090212 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090212 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100212 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110212 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120212 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120212 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130212 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140212 Year of fee payment: 15 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |