JPS6145408B2

JPS6145408B2 -

Info

Publication number: JPS6145408B2
Application number: JP52010318A
Authority: JP
Inventors: Nyusubomeru Anri
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1976-02-26
Filing date: 1977-02-03
Publication date: 1986-10-08
Also published as: FR2342592B1; US4118784A; GB1554064A; JPS52104031A; DE2704641A1; FR2342592A1

Description

【発明の詳細な説明】

Ａ産業上の利用分野本発明はデイジタルフイルタに係り、詳細に
は、濾波に必要な演算の数を最小にできるデイジ
タルフイルタに係る。Ｂ従来技術インパルス応答ｈ（ｔ）を有するフイルタによ
る信号ｘ（ｔ）の濾波は、これら２つの項の所謂
非周期たたみこみ演算すなわちｙ（ｔ）＝ｈ
（ｔ）×ｘ（ｔ）（ここでｙ（ｔ）は濾波された後
の信号を示す）から生じる。サンプルされた信号に関する限り、上記演算
は、となる。ここでｙ_nは、濾波された信号のｍ次の
サンプルを表わし、ａ_o（但しｎ＝０，１，２
…）は、ｈ（ｔ）のサンプリングから生じるフイ
ルタ係数を表わし、ｘ_n-oは、濾波すべき信号の
ｉ＝（ｍ−ｎ）次のサンプルを表わす。Ｎの値が大きくなればなるほど、濾波の質は良
くなる。上式を参照すると、濾波された信号の各サンプ
ルの値を決定するには、Ｎ回の乗算とＮ―１回の
加算を実施しなければならないことがわかる。し
かしながら実際には乗算器は高価な装置であり、
また乗算は比較的時間のかかる演算であるので、
乗算の回数が多くなればなるほどフイルタの速度
は遅くなる。更にフイルタの入力端に現われるサ
ンプルｘ_iの発生頻度が信号ｘ（ｔ）のスペクト
ルのうちの最高周波数の少なくとも２倍であるこ
とに注目すれば、この遅い速度によつてデイジタ
ルフイルタの利点が極めて制限されることにな
り、これは特に信号をリアルタイムで処理しなく
てはならない場合に顕著である。従つて、これまでは上記欠点を克服するために
多数の解決法が提唱されている。またある数学的
変換、すなわち離散フーリエ変換（DFT）の族
に属するものの特徴を応用することが提唱されて
いる。これら変換は、所謂たたみこみ理論を証明
する利点を有している。換言すると、各々Ｎ項の
集合｛ａ_o｝および｛ｘ_i｝の変換をそれぞれ｛Ａ
_K｝および｛Ｘ_K｝で表わし、乗算Ａ_K・Ｘ_Kの結果
をＣ_Kで表わすと、集合｛Ｃ_K｝の逆変換は、集合
｛ａ_o｝および｛ｘ_i｝のたたみこみから生じる項
ｃ_nを与えるので、所望の濾波された信号のサン
プルｙ_nを得ることが可能となる。直接変換および逆変換の双方を実施するには簡
単な演算しか必要でない。特にメルセンヌ
（Mersenne）またはフエルマー（Fermat）タイ
プの変換を用いる場合には、Ａ_KおよびＸ_KからＣ
_Kを求めるための乗算しか必要でなく、従つて必
要な乗算の回数がかなり減る。しかし、離散変換を使用するには周期的たたみ
こみ（所謂巡回的たたみこみ）を実施しなければ
ならないが、濾波操作は非周期的たたみこみを必
要とする。ゴールド（Gold）およびレーダー
（Rader）による著書「信号のデイジタル処理
（Digital Processing of Signals）」の第７章に
は、濾波すべき信号のサンプル流を所定長さのサ
ンプルブロツクに分割し、このブロツク上で巡回
的たたみこみを行ない、次にこれらの結果を結合
することによつて、第１タイプのたたみこみから
第２のたたみこみへ変換する方法が開示されてい
る。この著書で、著者等は、所謂重ね追加法
（overlap―add）と重ね保管法（overlap―save）
の２つの処理方法を定めている。これら２つの方
法の差違は、巡回的たたみこみに先立つてデータ
群を形成する方法、およびこれらたたみこみの結
果を組み合わせる方法にある。Ｃ発明が解決しようとする問題点これらの方法を濾波操作に使用する場合、各々
のサンプルブロツクは、これに一連のゼロ項を追
加するか（重ね追加法）または前のブロツクの一
部を繰返すかして（重ね保管法）、その長さを仮
想的に増加する。したがつて、例えばＮ係数の濾
波操作を行いたい場合、2N項シーケンスを処理
しなければならないので、2N項変換を実行する
装置を使用することになる。変換の長さと変換に
よつて処理されるワードのサイズは密接な関係に
なつているので、2N項の変換をする時には、こ
れに使用する装置はＮ項ブロツクの処理に使用す
る装置より複雑になる。従つて本発明の目的は、従来よりも小型で簡単
な装置で変換を行なうデイジタルフイルタを提供
することにある。Ｄ問題点を解決するための手段まず本発明の理論的背景について説明する。
DFTタイプの離散変換の使用によつて巡回的た
たみこみ演算が可能となる。換言すると、連続項
｛ａ_l｝および｛ｘ_o｝の正規変換｛Ａ_K｝および
｛Ｘ_K｝はそれぞれ、およびとなり、ここで、ｌ，ｎ，Ｋ＝０，１，……，Ｎ
―１である。これからＣ_K＝Ａ_K・Ｘ_Kである各々
のブロツク｛Ｃ_K｝に対して逆変換を行なうと、
次の式が成立する。

【表】であるので、式(1)は次のように書ける。
ここで指数ｉは、ｃ_nがＮ個のサンプルから成
るｉ番目のブロツクの処理によつて発生したこと
を示す。式(2)の右辺第１項は濾波された信号のサ
ンプルｙ_nに属し、第２項はｙ_n+Nに属す。これら
２つの項を分割して計算することができれば、ｙ
_nおよびｙ_n+Nを得ることができる。このため、同じデータおよび係数ブロツクが巡
回的たたみこみを受けると仮定する。ここでは
DFTタイプの修正変換を受ける、即ち、と仮定する。｛Ｚ_K・Ｂ_K｝の逆変換から生じる項
をｄ_nで表わすと、２つのDFT変換の積は、巡回的たたみこみの
DFT変換であるので、ｌ＋ｎ−ｍはＮを法とし
て計算される。Ｗ^N＝１となるようなＷを選ぶと、次のように
なる。であれば、ｄ_n＝０となる。（ｌ＋ｎ−ｍ）_npdN＝０、ｌ＝（ｍ−ｎ）_npdN 従つて、であれば、となる。ｍｎ，（ｍ−ｎ）_npdN＝ｍ−ｎであれば、となる。ｍ＜ｎ，（ｍ−ｎ）_npdN＝Ｎ＋ｍ−ｎであれば、となる。この結果は次のように要約できる。上記の式については式(2)の場合と同じような説
明をすることができる。すなわちｄ_nはサンプル
ｙ_nに属する部分と、ｙ_n+Nに属する他の部分を含
む点は同じであるが、固定係数Ｒ^Nを含む点が異
なつている。従つて、これらの濾波された信号の
サンプルの完全な値を発生するため、濾波すべき
信号からの２つの連続的なＮサンプルのブロツ
ク、例えばｉ番目と（ｉ―１）番目のブロツクの
処理操作を結合することができる。と表わすことができる。濾波された所望のサンプルを簡単に得ることが
できるＲ^Nの値は多数ある。例えばＲ^N＝−１とな
るようＲを選択できる。これは特にＲ＝−１に
し、Ｎが奇数で、Ｗ＝２であるメルセンヌ変換ま
たはＷ＝ｅ^-j2〓^/Nであるフーリエ変換を使用す
る時に得られる。しかしＮが偶数で、Ｒ＝Ｗ^1/2
となるようＲを選択すると、Ｗ＝ｅ^-j2〓^/Nであ
るフーリエ変換またＷ＝２であるフエルマー変換
を使用できる。この場合、Ｎ個（偶数個）のサン
プルを有するブロツクを当然使用しなければなら
ない。Ｎ個のサンプルを含むｉ番目のブロツクの処理
から発生する濾波された信号のｍ番目のサンプル
すなわちｙ^ｉＮ _ｎは、ｃ^ｉ _ｎ＋ｃ^ｉ−１ _ｎ＋ｄ^ｉ _ｎ−ｄ
^ｉ−１ _ｎを実行す
れば得られる。この演算は、多数の異なる方法で実行できるこ
とは明らかである。実際には、一方の（ｃ^ｉ _ｎ＋ｃ
^ｉ−１ _ｎ）と他方の（ｄ^ｉ _ｎ−ｄ^ｉ−１ _ｎ）をグループ
分けする
ことができ、この場合、最終的にｃ^ｉ _ｎ＋ｃ^ｉ−１ _ｎ＋
ｄ
^ｉ _ｎ−ｄ^ｉ−１ _ｎを生成する回路を２つの遅延素子と３
つ
の加算器で構成できる。しかし例えば、（ｃ^ｉ _ｎ＋ｄ
^ｉ _ｎ）と（ｃ^ｉ _ｎ−ｄ^ｉ _ｎ）のように項をグループ分け
す
ることもできる。その場合、（ｃ^ｉ _ｎ−ｄ^ｉ _ｎ）に作用
する単一の遅延回路があれば、そこからｃ^ｉ−１ _ｎ−
ｄ^ｉ−１ _ｎを演えきすることができる。Ｅ実施例本発明に従うフイルタを第１図に示す。このフ
イルタでは、濾波すべき信号のサンプル流をＮ個
の連続したサンプルを含むブロツクに分割し、こ
れらのブロツクを２つの巡回的たたみこみ発生器
CCG１およびCCG２へ印加するようになつてい
る。これらのたたみこみ発生器は、変換発生器Ｔ
１またはT′１を含み、発生器Ｔ１は、を発生し、発生器T′１は、を発生する。読取専用メモリROMは項Ａ_K／Ｎお
よびＢ_K／Ｎを記憶している。ここでである。ａ_oはフイルタ係数を表わしている。乗
算器Ｍ１およびＭ１′はそれぞれ項（１／Ｎ）Ａ
_K・Ｘ_Kおよび（１／Ｎ）Ｂ_K・Ｚ_Kを発生する。こ
れらの項は、逆変換を行なう第１および第２の発
生器〔Ｔ１〕^-1および〔Ｔ１′〕^-1に供給され
る。第１発生器は演算を実行し、第２発生器は演算を実行する。これらの項は次に装置COMBI１に
送られ、ここで次式の2y_nを発生する。 2y_n＝ｃ^ｉ _ｎ＋ｃ^ｉ−１ _ｎ＋ｄ^ｉ _ｎ−ｄ^ｉ−１ _ｎ (5) 実際には、2y_nでなくてｙ_nを得るようにメモ
リROMにはＡ_K／2NおよびＢ_K／2Nが記憶され
る。回路COMBI１の構成例を第１Ａ図に示す。こ
れはＮ個のサンプルを含む１つのブロツクｃ_nま
たはｄ_nの転送時間に等しい遅延をそれぞれ行う
２つの遅延素子Ｄ１およびＤ２と、２つの加算室
Add１およびAdd２と、１つの減算器Add３から
成る。Ｄ１およびＤ２の入力がそれぞれｃ^ｉ _ｎおよ
びｄ^ｉ _ｎを受けている時これらの出力からｃ^ｉ−１ _ｎお
よ
びｄ^ｉ−１ _ｎがそれぞれ発生される。回路Add１および
Add３は、ｃ^ｉ _ｎ＋ｃ^ｉ−１ _ｎおよびｄ^ｉ _ｎ−ｄ^ｉ−１ _ｎをそれぞ
れ発生し、Add２はｙ_nを発生する。第１Ａ図に示した回路と等価的な他の回路も利
用できる。第１Ｂ図は、単一の遅延素子Ｄを含む
装置COMBI１の例を示している。この遅延素子
Ｄは、Add′３から供給された項ｃ^ｉ _ｎ−ｄ^ｉ _ｎを遅延
し、ｃ^ｉ−１ _ｎ−ｄ^ｉ−１ _ｎを発生する。第１図以外の等価的な実施例も可能である。例
えば幾つかの演算の順序を変えることができるの
で、COMBIの一部の素子を変換前の部分に持つ
てくることができる。その例を第２図に示す。こ
のフイルタにかける信号のサンプルは、遅延ユニ
ツトD′において１ブロツク分の時間だけ遅延さ
れ、出力ｘ_oとそのときの入力ｘ_o+NがＸ_o＝ｘ_o＋
ｘ_o+NおよびＺ_o＝ｘ_o+N−ｘ_oを形成するようAdd
４およびAdd５で結合される。データブロツク
｛Ｘ_o｝および｛Ｚ_o｝は、それぞれ巡回的たたみ
こみ発生器CCG１およびCCG２へ送られる。こ
れらの発生器のうちの一方は所謂正規変換を利用
し、他方は所謂修正変換を利用する。これらのた
たみこみ発生器は、乗算器Ｍ１およびM′１と、
正規および修正タイプの逆変換発生器〔Ｔ１〕^-1
および〔T′１〕^-1とを含む。次にAdd６でCCG１
およびCCG２の出力を項ごとに加算するだけ
で、濾波された信号のサンプルｙ_nが得られる。更に、Ｒ＝−１とすれば式(5)は次のようにも表
わされる。（ここでｉは、項に対応するデータブロツクの
指数を表わす。）（−１）^-mの符号はＫとは関係がないので、逆
変換に進む前に次の演算を実行することができ
る。〔Ｘ^ｉ _Ｋ・Ａ^ｉ _Ｋ＋Ｘ^ｉ−１ _Ｋ・Ａ^ｉ−１ _Ｋ＋（−１
）^-mＢ^ｉ _Ｋ・Ｚ^ｉ _Ｋ −（−１）^-mＢ^ｉ−１ _Ｋ・Ｚ^ｉ−１ _Ｋ〕従つて第１図および第２図の回路は、単一の逆
変換発生器を含むように簡略化できる。この簡略
化に際しては、第３図に示されているように１つ
のインバータと１つのスイツチを追加するだけで
よい。第３図は第１図の簡略化を示している。こ
の図に示した装置は、第１図と同じく、サンプル
ｘ_oをＮ個ずつブロツクに分けて受け取る。これ
らのブロツクは、２つの変換発生器すなわちＸ_K
を発生するＴ１とＺ_Kを発生するT′１に同時に送
られる。こうして得られた項は、乗算器Ｍ１およ
びM′１へ送られる。これらの乗算器はROMから
項Ａ_K／2NおよびＢ_K／2Nを受け、ｉ番目のサン
プルブロツクを処理する時Ａ^ｉ _ＫＸ^ｉ _Ｋ／2NおよびＢ^ｉ _Ｋ
Ｚ^ｉ _Ｋ／2Nをそれぞれ発生する。これらの乗算器と
加算器ADD１および減算器ADD３との間に、１
つのサンプルブロツクの処理時間に等しい遅延を
行う回路Ｄ１およびＤ２を設けておくと、ADD
１の出力で ^１ _２Ｎ〔Ａ^ｉ _ＫＸ^ｉ _Ｋ＋Ａ^ｉ−１ _ＫＸ^ｉ−１ _Ｋ〕が得られ、ADD３の出力で ^１ _２Ｎ〔Ｂ^ｉ _ＫＺ^ｉ _Ｋ−Ｂ^ｉ−１ _ＫＺ^ｉ−１ _Ｋ〕が得られる。 ADD３からの項は、発生すべきサンプルｙ_nの
パラメータｍが偶数か奇数かに応じて、加算器
ADD２へ直接送られるか、またはインバータINV
を介して送られる。これはスイツチSWにより制
御される。ADD２の出力は逆変換発生器〔Ｔ
１〕^-1へ送られ、ここで直接に所望のサンプルｙ
_nが発生される。Ｒ＝−１の場合は、およびが成立するから、このフイルタを更に簡略化する
ことが可能である。このような条件では、第４図のような接続を行
うと、第１図の変換発生器Ｔ１およびT′１で必
要な計算能力を半分に減少できる。この装置は、
各々のブロツク内の偶数番目のサンプルｘ_2oを変
換発生器Ｔ１１へ送りかつ奇数番目のサンプルｘ
_2o+1をT′１１へ送るスイツチSW１を含む。Ｔ１
１はを発生し、T′１１はを発生する。Ｔ１１およびT′１１の出力を受け取る加算器
ADD４は、Ｘ_K＝Ｘ_Ｋ＋Ｚ_Ｋ／２＋Ｘ_Ｋ−Ｚ_Ｋ／２を発生し、同じく減算器ADD５は、Ｚ_K＝Ｘ_Ｋ＋Ｚ_Ｋ／２−Ｘ_Ｋ−Ｚ_Ｋ／２を発生する。この装置の他の部分はすべて第３図の装置と同
じであるので、Ｔ１１およびT′１１はＴ１およ
びT′１の半分の計算能力しか必要としない。第４図に示したフイルタは色々な態様で実施で
きるが、その中でメルセンヌ・タイプの変換を行
う変換発生器を用いた例を第５図に示す。この装
置は、サンプルｘ_oを受ける変換発生器Ｆ１を含
み、この発生器は、同期信号t₁のレベルが“１”
か“０”かに応じて交互にＴ１１またはT′１１
として作動する。t₁のレベルが“１”の場合、こ
の発生器は（Ｘ_K＋Ｚ_K）／２を発生し、レベルが
“０”の場合、（Ｘ_K−Ｚ_K）／２を発生する。これらの項は、次の順序にてスイツチSW３へ
送られる。Ｘ_０＋Ｚ_０／２、Ｘ_０−Ｚ_０／２、Ｘ_１＋Ｚ_１／２、
Ｘ_１−Ｚ_１／２、……、これらの項は、パルスt₂の制御によつて２ワー
ド長のシフトレジスタBU２または１ワード長の
レジスタBU１に交互に送られる。データは、t₄
およびt₅の制御によつてそれぞれBU１またはBU
２を通過し、２^N−１を法とする計算を行う加算
器AD１に直接送られるかまたはt₃によつて制御
されているインバータCI１を通つて加算器AD１
に送られる。加算器AD１は、乗算器ＭへＸ_Kおよ
びＺ_Kを交互に送り、この乗算器Ｍは、ROM１か
らＡ_K／2NおよびＢ_K／2Nを交互に受信し、Ａ_K・
Ｘ_K／2NおよびＢ_K・Ｚ_K／2Nを発生する。Ｍから
発生した項は、バツフアBU３で１ブロツクに対
応する長さの時間だけ遅延される。２^N−１を法
とする計算を行う加算器AD２およびt₆によつて
制御されるインバータCI２の使用によつて１／２Ｎ（Ａ^ｉ _ＫＸ^ｉ _Ｋ＋Ａ^ｉ−１ _ＫＸ^ｉ−１ _Ｋ）および１／２Ｎ（Ｂ^ｉ _ＫＺ^ｉ _Ｋ−Ｂ^ｉ−１ _ＫＺ^ｉ−１ _Ｋ）を交互に発生することが可能となる。AD２から
の項は、t₇によつて制御されるスイツチSW４を
通つて、t₈によつて制御される１ワード長のシフ
トレジスタBU４と、インバータＩ１と、２^N−１
を法とする計算を行う２つの加算器AD３および
AD５とへ送られる。加算器AD３およびAD５
は、１／２Ｎ（Ａ^ｉ _ＫＸ^ｉ _Ｋ＋Ａ^ｉ−１ _ＫＸ^ｉ−１ _Ｋ＋Ｂ^ｉ _ＫＺ^ｉ _Ｋ−Ｂ^ｉ−１ _ＫＺ^ｉ−１ _Ｋ）および１／２Ｎ（Ａ^ｉ _ＫＸ^ｉ _Ｋ＋Ａ^ｉ−１ _ＫＸ^ｉ−１ _Ｋ −Ｂ^ｉ _ＫＺ^ｉ _Ｋ＋Ｂ^ｉ−１ _ＫＺ^ｉ−１ _Ｋ）をそれぞれ発生する。最後に、t₉によつて制御さ
れかつＦ１と同様な逆変換発生器Ｆ２から濾波さ
れた信号のサンプルｙ_nが発生される。リードオンリメモリROM２には、t₁からt₉まで
のタイミング信号がすでに記憶されている。発生器Ｆ１はメルセンヌ変換を使用しているの
で、次の演算を行う必要がある。および上の演算は、例えば、各サンプルを対応する２
のべきで重みづけし（２進形式の場合はビツトシ
フトだけで十分である）、それらの総和を計算す
るだけで簡単に行える。しかし、他にもつと経済
的な方法がある。メルセンヌ変換ではＮは素数であり、Ｗ＝２の
指数がこの素数Ｎを法として計算される。従つて
Ｋが０からＮ―１まで変化する時、Ｗの指数は０
からＮ−１の間の各整数値を１回だけとる。した
がつて２倍回路を１つだけ使用すればよい。例え
ば、Ｎ＝５でサンプルブロツクが処理されている
と仮定する。変換は、Ｐ＝2⁵−１を法として行わ
れ、Ｗの指数は５を法として計算される。従つて
次のようになる。

【表】２のべき数すなわち2⁰，2¹，2²，2³および2⁴が
下記の項に順次割当てられる。Ｘ_０＋Ｚ_０／２、Ｘ_１＋Ｚ_１／２、Ｘ_２＋Ｚ_２／２、
Ｘ_３＋Ｚ_３／２、およびＸ_４＋Ｚ_４／２（x₀に関して）Ｘ_０−Ｚ_０／２、Ｘ_１−Ｚ_１／２、Ｘ_２−Ｚ_２／２、
Ｘ_３−Ｚ_３／２、およびＸ_４−Ｚ_４／２（x₁に関して）Ｘ_０＋Ｚ_０／２、Ｘ_３＋Ｚ_３／２、Ｘ_１＋Ｚ_１／２、
Ｘ_４＋Ｚ_４／２、およびＸ_２＋Ｚ_２／２（x₂に関して）Ｘ_０−Ｚ_０／２、Ｘ_２−Ｚ_２／２、Ｘ_４−Ｚ_４／２、
Ｘ_１−Ｚ_１／２、およびＸ_３−Ｚ_３／２（x₃に関して）Ｘ_０＋Ｚ_０／２、Ｘ_４＋Ｚ_４／２、Ｘ_３＋Ｚ_３／２、
Ｘ_２＋Ｚ_２／２、およびＸ_１＋Ｚ_１／２（x₄に関して）従つて第６図のように発生器Ｆ１を構成でき
る。スイツチSW０を介して濾波すべき信号のサ
ンプルｘ_oを１ワード容量のバツフアメモリBU５
に入れる。これらのサンプルは、項Ｘ_Ｋ±Ｚ_Ｋ／２を記憶すべきメモリRAM１内の記憶位置に送ら
れる。上記項の値は、スイツチSW′０および加算
器AD４の第２入力を介してRAM１に書戻され
る。更にｘ_oは、BU５からレジスタSH１へ送ら
れ、この中でそのビツトを１ポジシヨンだけシフ
トすることによつて２倍化され、SW０を介して
BU５内へ再挿入される。次に値2x_oは、AD４内
でこの値を受けることになつているRAM１内の
記憶位置の内容に加算される。このようにして、
すべての項、Ｘ_Ｋ±Ｚ_Ｋ／２が生成されるまで上記の手順が続けられる。これ
らの項はSW０′を通してRAM１からＸ_Ｋ＋Ｚ_Ｋ／２、Ｘ_Ｋ−Ｚ_Ｋ／２の順序で読出される。装置Ｆ２は、原理的には装置Ｆ１と同じである
が、この装置は２つの入力を扱う。すなわちAD
３からの入力と、AD５からの入力である。した
がつて素子SW０，SH１およびBU５は、第７図
に示すように対にしなくてはならない。AD３の
出力は、SW０１，BU５１およびSH１１へ送ら
れ、一方、AD５の出力は、SW０２，BU５２お
よびSH１２へ送られる。BU５１およびBU５２
の出力は、スイツチSW、を介してAD４と同様
な加算器へ送られる。装置Ｆ２のその他の部分
は、RAM１およびSW０′と同様な素子から成
る。これで、仮想的に長くしていないサンプルブロ
ツクを扱い、それぞれ巡回的たたみこみを行う２
つの平行なチヤンネルを通してこれらのブロツク
を処理する、比較的簡略化されたデイジタルフイ
ルタが得られることが明らかとなつた。その場
合、片方のチヤンネルでDFTタイプの正規変換
を行ない、他方のチヤンネルで次のタイプの修正
変換を行なう。２つの巡回的たたみこみによつて得られる項を
結合すると、寄生項に関連する所望の濾波された
信号サンプルが得られることが実証された。寄生
項はパラメータＲを正しく選択することによつて
除去できる。これまではＲ^N＝−１の場合を説明
してきたが、他のパラメータＲを選択できること
は勿論である。ただし、それらの有用性は、必要
な２つの巡回的たたみこみの結合回路の複雑さに
依存している。フーリエ変換の特別な場合として
Ｒ＝２^1/Nを仮定してみると、Ｒ^N＝２であるか
ら、Ｒのべきでの乗算は実数の乗算となるが、Ｒ
＝Ｗ^1/2と仮定すると、Ｒのべきでの乗算は複素
数の乗算となる。また濾波操作のために３つ以上の同時巡回的た
たみこみを結合することが好ましい場合もある。
例えば、２つの修正巡回的たたみこみ、すなわち
Ｒ^N＝−１によるたたみこみとＲ^N＝ｊ（ｊは虚
数）によるたたみこみを各々のブロツクで演算す
ると仮定する。Ｒ^N＝ｊによる演算に対しては、
次の形式の変換を選択できる。およびまた項Ｘ_K，Ｚ_KおよびＹ_Kをそれぞれ項｛ｘ_o+N＋ｘ_o｝、｛ｘ_o+N−ｘ_o｝および｛ｘ_o+N−
jx_o｝の変換として定義すると、第８図に示した
デイジタルフイルタを得ることができる。サンプ
ルｘ_oは、ｘ_oおよびｘ_o+Nを同時に利用できるよ
う１ブロツクすなわちＮサンプルだけDL１で遅
延される。ｘ_oおよびｘ_o+N項は、同時に３つの巡
回的たたみこみ発生器CCG２１，CCG２１′およ
びCCG２１″へ送られる。発生器CCG２１は、を発生する正規変換発生器Ｔ２１と、項Ａ_K／2N
を受ける乗算器Ｍ２１と、を発生する逆変換発生器〔Ｔ２１〕^-1とから成
る。他の発生器も大体CCG２１と同じように構
成されているが、CCG２１′がＲ^N＝−１となる
ようなパラメータＲを用いて第１の修正変換を行
なうことにより項ｄ_nを発生し、CCG２１″がＲ^N
＝ｊとなるようなパラメータＲを用いて第２の修
正変換を行なうことにより項ｅ_nを発生する点が
異なる。これらの巡回的たたみこみ発生器の出力
は一つに結合されて次式を与える。ｙ^ｉ＋１ _ｎ＝ｃ〓＋ｄ〓／２ (7) ｙ^ｉ _ｎ＝１／４〔2j（ｅ^ｉ _ｎ−ｄ^ｉ _ｎ）＋（１−ｊ）
（ｃ^ｉ _ｎ−ｄ^ｉ _ｎ） −2j（ｅ^ｉ−２ _ｎ−ｄ^ｉ−２ _ｎ）＋（１＋ｊ）（ｃ^ｉ−２ _ｎ−ｄ^ｉ−２ _ｎ）〕 (8) (注) 係数メモリROMは３つの巡回的たたみこみ
発生器に対して共通に用いることができ、係数
｛ａ_o｝の正規変換値（Ａ_K）および修正変換値
（Ｂ_K，Ｕ_K）をそれぞれ供給する。結合回路COMBI２は３つの巡回的たたみ発生
器からの項ｃ_n，ｄ_nおよびｅ_nを結合して、連続
的にサンプルｙⁱおよびｙⁱ⁺¹を供給する。当然このフイルタリング法は、式(7)および(8)を
計算する結合回路COMBI２を簡単に実現できる
場合に限つて実際上の利点がある。これは利用さ
れる変換が所謂フエルマータイプの場合である。
変換係数Ｗは、好ましくは４に選び、各々の演算
は２^q＋１（ｑ＝２^t）を法として行なわれる。そ
の場合、CCG２１′で使用するパラメータＲは、
Ｗ^1/2＝２に等しくなるよう選択され、CCG２
１″で使用するパルメータはＷ^1/4＝２^1/2であ
る。しかしながらｊは、対応するデイジタルシス
テムで実数値を有するため、フエルマー変換でも
大きな利点がある。実際、（２^q）_npd2q+1＝−１であるから、ｊ＝２^q/2＝２^2t-1 となる。このことによつてCOMBI２で処理され
る項の実数部と虚数部を区別しなくてもよいの
で、装置をかなり簡略化できる。第８Ａ図は、
COMBI２の実施例を示す。第８図に示した巡回
的たたみこみ発生器によつて発生される項は、ｃ〓／２、ｄ〓／２およびｅ〓／２であると仮定されていた。２での割算は、例えば
係算メモリROMに記憶しておくべき項を予め２
で割つておくことによつて達成される。項ｃ^ｉ _ｎ／
２は減算器Ad１の正の入力と加算器Ad２に同時
に印加され、項ｄ^ｉ _ｎ／２は、Ad２と、Ad１およ
び第２減算器Ad３の負の入力とに同時に印加さ
れ、項ｅ^ｉ _ｎ／２は、Ad３の正の入力に印加され
る。Ad１の出力は乗算器Mp１で２を掛けられ、
乗算器Mp２で（１−ｊ）を掛けられ、一方Ad３
の出力は乗算器Mp３で2jを掛けられる。Mp２お
よびMp３の出力は、加算器Ad４で加算される。
Mp１，Ad４およびAd２の出力は、それぞれシ
フトレジスタDL２，DL３およびDL４へ送られ
る。シフトレジスタDL２およびDL３では項の２
ブロツクに相当する遅延が生じ、シフトレジスタ
DL４では１ブロツクに相当する遅延が生じる。
DL２およびDL３の出力は、減算器Ad５で減算
され、Ad４およびAd５の出力は加算器Ad６で加
算される。Ad６およびDL４の出力は、２ポジシ
ヨンスイツチＳに接続されている。このスイツチ
が１のポジシヨンにあるとき、スイツチはＮ個の
サンプルから成るｉ番目のブロツクの処理に対応
する項ｙ^ｉ _ｎを発生し、ポジシヨン２のときその次
のブロツクの処理に対応する項ｙ^ｉ＋１ _ｎを発生す
る。

【図面の簡単な説明】

第１図は、本発明に係るフイルタの好ましい実
施例を示す。第１Ａ図および第１Ｂ図は、第１図
の装置の詳細を示す。第２図〜第４図は、本発明
の他の実施例を示す。第５図〜第７図は、第４図
の装置の詳細を示す。第８図は、本発明の別の実
施例を示す。第８Ａ図は、COMBI２の詳細を示
す。Ｔ１，Ｔ１′……変換発生器、Ｍ１，Ｍ１′……
乗算器、〔Ｔ１〕^-i、〔Ｔ１′〕^-i……逆変換発生器、
ROM……リードオンリメモリ。

Claims

【特許請求の範囲】１デイジタルサンプルｘ_oの形で入力される電
気信号をＮ個のデイジタル係数｛ａ_o｝を用いて
濾波するために、下記の(イ)乃至(ニ)を具備するデイ
ジタルフイルタ。 (イ) 前記Ｎ個のデイジタル係数｛ａ_o｝のDFTタ
イプの正規変換｛Ａ_k｝及び修正変換｛Ｂ_k｝を
表わす信号を保持する係数保持手段。前記正規変換及び前記修正変換は次式に従つて
行われる。上式においてＫは０からＮ―１までの値をと
り、Ｒ及びＷは所定の定数である。 (ロ) 前記デイジタルサンプルをＮ個ずつのブロツ
クに分けて受取り、上式と同様のDFTタイプ
の正規変換｛Ｘ_k｝及び修正変換｛Ｚ_k｝を実行
する変換手段。 (ハ) 前記係数保持手段及び前記変換手段からの正
規変換同志及び修正変換同志を各々乗算する乗
算手段。 (ニ) 前記乗算手段の出力を各々逆変換して連続す
る２個のブロツクに関する逆変換結果を組合わ
せるか、又は該連続する２個のブロツクに関す
る前記乗算手段の出力を組合わせてその結果を
逆変換することにより、濾波された信号を発生
する手段。２デイジタルサンプルｘ_oの形で入力される電
気信号をＮ個のデイジタル係数｛ａ_o｝を用いて
濾波するために、下記の(イ)乃至(ニ)を具備するデイ
ジタルフイルタ。 (イ) 前記Ｎ個のデイジタル係数｛ａ_o｝のDFTタ
イプの正規変換｛Ａ_k｝、第１の修正変換｛Ｂ
_k｝及び第２の修正変換｛Ｕ_k｝を表わす信号を
保持する係数保持手段。前記正規変換及び前記修正変換は次式に従つて
行われる。上式においてＫは０からＮ―１までの値をと
り、Ｗ，R₁，及びR₂は所定の定数である。 (ロ) 前記デイジタルサンプルをＮ個ずつのブロツ
クに分けて連続する２個のブロツクを受け取
り、各ブロツクにおけるデイジタルサンプルの
和｛ｘ_o+N＋ｘ_o｝に対して上式と同様の正規変
換｛Ｘ_k｝を実行し、差｛ｘ_o+N−ｘ_o｝及び
｛ｘ_o+N−jx_o｝（ｊは虚数）に対して各々上式と
同様の第１及び第２の修正変換｛Ｚ_k｝及び
｛Ｙ_k｝を実行する変換手段。 (ハ) 前記係数保持手段及び前記変換手段からの正
規変換同志、第１の修正変換同志及び第２の修
正変換同志を各々乗算する乗算手段。 (ニ) 前記乗算手段の出力を各々逆変換して組合わ
せることにより、濾波された信号を発生する手
段。