JPH09213784A - 半導体集積回路装置およびその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 半導体集積回路装置の高集積化、高速化およ
び高信頼度化を実現することが可能な素子間分離領域を
提供する。 【解決手段】 半導体素子が形成される活性領域を包囲
する素子間分離領域は、半導体基板１の主面上に形成さ
れたフィールド絶縁膜９によって構成されており、窒化
シリコン膜３およびスペーサ窒化シリコン膜７をマスク
にして、熱酸化処理によってフィールド絶縁膜９を形成
し、続いて、フィールド絶縁膜９下の半導体基板１に半
導体基板１と同じ導電型の不純物イオンを打ち込むこと
によって、フィールド絶縁膜９のほぼ真下の半導体基板
１に高濃度のフィールドストッパ層１０を形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体集積回路装
置およびその製造方法に関し、特に、隣接する半導体素
子を互いに電気的に分離する素子間分離領域を有する半
導体集積回路装置に適用して有効な技術に関するもので
ある。

【０００２】

【従来の技術】隣接する半導体素子を互いに電気的に分
離するアイソレーションの一つにＬＯＣＯＳ（Local Ox
idation of Silicon）アイソレーションがある。このＬ
ＯＣＯＳアイソレーションは、半導体基板の主面上に形
成された半導体基板の熱酸化膜（ＬＯＣＯＳ酸化膜）に
よって半導体素子が形成される活性領域を囲む構造をし
ており、その製造方法が簡単であることから、アイソレ
ーションとして最も広く用いられている。

【０００３】前記ＬＯＣＯＳ酸化膜は、例えば、以下の
製造方法によって形成される。まず、半導体基板上にパ
ッド酸化シリコン膜および窒化シリコン膜を順次形成す
る。次に、後にＬＯＣＯＳ酸化膜が形成される領域の窒
化シリコン膜を除去した後、例えば、ｐ型の半導体基板
にはボロン（Ｂ）イオンを、ｎ型の半導体基板にはリン
（Ｐ）イオンを導入し、次いで、半導体基板に熱酸化処
理を施すことによって、半導体基板の主面上にＬＯＣＯ
Ｓ酸化膜が形成されると共に、ＬＯＣＯＳ酸化膜の真下
の半導体基板にフィールドストッパ層が形成される。

【０００４】なお、ＬＯＣＯＳアイソレーションについ
ては、例えば、昭和６０年６月２０日、日経マグロウヒ
ル社発行、徳山巍（編著）「ＭＯＳ ＬＳＩ製造方法」
Ｐ３０〜Ｐ３１に記載されている。

【０００５】

【発明が解決しようとする課題】本発明者は、ＬＯＣＯ
Ｓアイソレーションを開発するにあたり、以下の問題点
を見いだした。

【０００６】通常、ＬＯＣＯＳアイソレーションにおい
ては、ＬＯＣＯＳ酸化膜下の半導体基板に、半導体基板
と同じ導電型の不純物を高濃度で導入した不純物領域
（フィールドストッパ層）が形成される。このフィール
ドストッパ層は、ＬＯＣＯＳ酸化膜下の半導体基板が反
転して、隣接する活性領域にそれぞれ形成された半導体
素子の一部を構成する半導体領域間が導通し、ＬＯＣＯ
Ｓ酸化膜の素子間分離特性が劣化するのを防ぐために設
けられている。

【０００７】特に、高集積の半導体集積回路装置におい
ては、半導体素子の微細化に伴ってＬＯＣＯＳ酸化膜の
厚さおよび幅が縮小されており、ＬＯＣＯＳ酸化膜の良
好な素子間分離特性を得るには、ＬＯＣＯＳ酸化膜下の
高濃度のフィールドストッパ層の形成は不可欠となって
いる。

【０００８】しかしながら、ＬＯＣＯＳアイソレーショ
ンの従来の製造方法では、フィールドストッパ層を形成
するための不純物を半導体基板に導入した後に、ＬＯＣ
ＯＳ酸化膜を形成するための熱酸化処理を行っている。

【０００９】このため、半導体素子が形成される活性領
域までフィールドストッパ層が広がり、活性領域の実効
面積を減少させるだけでなく、半導体素子の一部を構成
する半導体領域とフィールドストッパ層との間の寄生接
合容量が大きくなり、半導体集積回路装置の動作速度を
低下させてしまう。

【００１０】さらに、フィールドストッパ層を形成する
ために半導体基板に導入した不純物が、前記熱酸化処理
時にＬＯＣＯＳ酸化膜に取り込まれるため、ＬＯＣＯＳ
酸化膜とフィールドストッパ層界面の不純物濃度が低下
して、ＬＯＣＯＳ酸化膜下の半導体基板に反転層が形成
されやすくなる。

【００１１】本発明の目的は、半導体集積回路装置の高
集積化、高速化および高信頼度化を実現することができ
る素子間分離領域を提供することにある。

【００１２】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。

【００１３】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。すなわち、 （１）本発明の半導体集積回路装置は、半導体基板の主
面上に形成されたフィールド絶縁膜を有しており、この
フィールド絶縁膜のほぼ真下の半導体基板に半導体基板
と同じ導電型のフィールドストッパ層が形成されてい
る。

【００１４】（２）また、本発明の半導体集積回路装置
の製造方法は、まず、半導体基板上に第１の絶縁膜を堆
積した後、この第１の絶縁膜をパターニングし、次い
で、半導体基板上に第２の絶縁膜および第３の絶縁膜を
順次堆積する。次に、第１の絶縁膜の側壁に第２の絶縁
膜および第３の絶縁膜からなるサイドウォールスペーサ
を形成した後、第３の絶縁膜を除去し、次いで、熱酸化
処理によって半導体基板の主面上にフィールド絶縁膜を
形成する。次に、第１の絶縁膜および第２の絶縁膜をマ
スクにして、半導体基板に不純物イオンを打ち込み、フ
ィールド絶縁膜下の半導体基板にフィールドストッパ層
を形成した後、第１の絶縁膜および第２の絶縁膜を除去
するものである。

【００１５】（３）また、本発明の半導体集積回路装置
の製造方法は、まず、半導体基板上に第１の絶縁膜およ
び第２の絶縁膜を順次堆積した後、第２の絶縁膜および
第１の絶縁膜を順次パターニングし、次いで、熱酸化処
理によって半導体基板の主面上にフィールド絶縁膜を形
成する。次に、第１の絶縁膜および第２の絶縁膜をマス
クにして、半導体基板に不純物イオンを打ち込み、フィ
ールド絶縁膜下の半導体基板にフィールドストッパ層を
形成した後、第１の絶縁膜および第２の絶縁膜を除去す
るものである。

【００１６】上記した手段によれば、フィールド絶縁膜
のほぼ真下の半導体基板のみに高濃度のフィールドスト
ッパ層が形成されるので、半導体素子が形成される活性
領域の実効面積の減少を防ぐことができ、また、半導体
素子の一部を構成する半導体領域とフィールドストッパ
層との接合面積が減少するので、半導体領域の寄生接合
容量を小さく抑えることができる。さらに、高濃度のフ
ィールドストッパ層の形成により、フィールド絶縁膜下
の半導体基板は反転しにくくなるので、フィールド絶縁
膜の厚さを薄くすることが可能となる。

【００１７】また、上記した手段（２）および（３）に
よれば、フィールドストッパ層を形成するための不純物
が、第１の絶縁膜および第２の絶縁膜をマスクにしたイ
オン打ち込みによって、活性領域に漏れることなくフィ
ールド絶縁膜下の半導体基板に導入されるので、フィー
ルド絶縁膜のほぼ真下の半導体基板のみに精度よくフィ
ールドストッパ層が形成されて半導体素子の動作特性の
ばらつきを抑えることができる。

【００１８】

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。

【００１９】なお、実施の形態を説明するための全図に
おいて同一機能を有するものは同一の符号を付し、その
繰り返しの説明は省略する。

【００２０】（実施の形態１）図１は、本発明の一実施
の形態である素子間分離領域を示す半導体基板の要部断
面図である。

【００２１】半導体素子が形成される活性領域１２を包
囲する素子間分離領域は、半導体基板１の主面上に形成
されたフィールド絶縁膜９によって構成されており、こ
のフィールド絶縁膜９のほぼ真下の半導体基板１に、活
性領域１２へ広がることなく、半導体基板１と同じ導電
型のフィールドストッパ層１０が形成されている。

【００２２】図１に示した素子間分離領域の製造方法を
図２〜図６を用いて説明する。

【００２３】まず、図２に示すように、例えばｎ型のシ
リコン単結晶からなる半導体基板１の表面に熱酸化処理
によって約３０ｎｍの厚さのパッド酸化シリコン膜２を
形成した後、半導体基板１上にＣＶＤ（Chemical Vapor
Deposition)法によって約３５０ｎｍの厚さの窒化シリ
コン膜３を堆積する。次いで、パターニングされたフォ
トレジストをマスクにして、後にフィールド絶縁膜９が
形成される領域の窒化シリコン膜３を除去する。

【００２４】次に、図３に示すように、露出したパッド
酸化シリコン膜２をウエットエッチングで除去した後、
半導体基板１上に約３０ｎｍの厚さの窒化シリコン膜４
を、続いて、約１００ｎｍの厚さの酸化シリコン膜５を
ＣＶＤ法によって堆積する。

【００２５】なお、上記パッド酸化シリコン膜２をウエ
ットエッチングで除去する際に、窒化シリコン膜３の下
に位置するパッド酸化シリコン膜２の一部も除去される
ので、窒化シリコン膜４は半導体基板１と窒化シリコン
膜３との間の一部にも堆積する。

【００２６】次に、図４に示すように、上記酸化シリコ
ン膜５および窒化シリコン膜４を順次ＲＩＥ（Reactive
Ion Etching）法でエッチングして、窒化シリコン膜３
の側壁にスペーサ酸化シリコン膜６およびスペーサ窒化
シリコン膜７からなるサイドウォールスペーサを形成す
る。次いで、このサイドウォールスペーサをマスクにし
て、露出した半導体基板１に約0.１５μｍの深さの溝８
を形成する。なお、この溝８は必ずしも形成する必要は
ない。

【００２７】次に、図５に示すように、スペーサ酸化シ
リコン膜６をウエットエッチングで除去した後、半導体
基板１に約１１００℃の温度の熱酸化処理を施して、窒
化シリコン膜３が除去されている半導体基板１の表面
に、素子間分離領域となる約２００ｎｍの厚さのフィー
ルド絶縁膜９を形成する。

【００２８】次いで、図６に示すように、窒化シリコン
膜３およびスペーサ窒化シリコン膜７をマスクにして、
半導体基板１に半導体基板１と同じ導電型（ｎ型）の不
純物イオン（リンまたはヒ素）を打ち込み、フィールド
絶縁膜９のほぼ真下の半導体基板１に高濃度のフィール
ドストッパ層１０を形成する。なお、窒化シリコン膜３
下の半導体基板１に上記不純物イオンが打ち込まれない
ように、不純物イオンの打ち込みエネルギーは設定され
る。

【００２９】その後、窒化シリコン膜３、スペーサ窒化
シリコン膜７およびパッド酸化シリコン膜２を順次除去
した後、半導体基板１の表面に熱酸化処理により犠牲酸
化シリコン膜１１を形成することによって、図１に示し
た本実施の形態１の素子間分離領域が完成する。

【００３０】このように、本実施の形態１によれば、高
温の熱酸化処理によってフィールド絶縁膜９を形成した
後に、フィールド絶縁膜９下の半導体基板１へ不純物イ
オンを打ち込みフィールドストッパ層１０を形成してい
るので、フィールドストッパ層１０は活性領域１２へ広
がることなく、フィールド絶縁膜９のほぼ真下の半導体
基板１のみに形成される。従って、活性領域１２の実効
面積が減少するのを防ぐことができ、また、半導体素子
の一部を構成する半導体領域とフィールドストッパ層１
０との接合面積の減少により、半導体領域の寄生接合容
量を小さく抑えることができる。

【００３１】さらに、フィールドストッパ層１０を形成
するために半導体基板１へ導入された不純物は、フィー
ルド絶縁膜９に取り込まれにくい。従って、フィールド
絶縁膜９下の半導体基板１には高濃度のフィールドスト
ッパ層１０が形成されて、フィールド絶縁膜９下の半導
体基板１は反転しにくくなるので、フィールド絶縁膜９
の厚さを薄くすることが可能となる。

【００３２】さらに、窒化シリコン膜３およびスペーサ
窒化シリコン膜７をマスクにして、活性領域１２に漏れ
ることなくフィールドストッパ層１０を形成するための
不純物イオンを打ち込んでいるので、フィールド絶縁膜
９のほぼ真下の半導体基板１のみに精度よくフィールド
ストッパ層１０が形成される。これによって、フィール
ドストッパ層１０の広がりに起因する半導体素子の動作
特性のばらつきを抑えることができる。

【００３３】さらに、高温の熱酸化処理によってフィー
ルド絶縁膜９を形成する際、マスクの端部に薄いスペー
サ窒化シリコン膜７を用いているので、フィールド絶縁
膜９の端部に発生する応力を低減することができ、活性
領域１２に形成される半導体素子の応力起因のリーク電
流の増大を抑えることができる。

【００３４】（実施の形態２）図７は、本発明の他の実
施の形態である素子間分離領域を示す半導体基板の要部
断面図である。

【００３５】半導体素子が形成される活性領域１２を包
囲する素子間分離領域は、半導体基板１の主面上に形成
されたフィールド絶縁膜１９によって構成されており、
このフィールド絶縁膜１９のほぼ真下の半導体基板１
に、活性領域１２へ広がることなく、半導体基板１と同
じ導電型のフィールドストッパ層１６が形成されてい
る。

【００３６】図７に示した素子間分離領域の製造方法を
図８〜図１１を用いて説明する。

【００３７】まず、図８に示すように、例えばｎ型のシ
リコン単結晶からなる半導体基板１の表面に熱酸化処理
によって約２０ｎｍの厚さのパッド酸化シリコン膜２を
形成した後、半導体基板１上にＣＶＤ法によって１００
〜１５０ｎｍの厚さの窒化シリコン膜１３および１００
〜２００ｎｍの厚さの酸化シリコン膜１４を順次堆積す
る。次いで、パターニングされたフォトレジストをマス
クにして、後にフィールド絶縁膜１９が形成される領域
の酸化シリコン膜１４および窒化シリコン膜１３を順次
除去する。

【００３８】次に、図９に示すように、半導体基板１に
約１１００℃の温度の熱酸化処理を施して、酸化シリコ
ン膜１４および窒化シリコン膜１３が除去されている半
導体基板１の表面に、約２００ｎｍの厚さのフィールド
酸化シリコン膜１５を形成する。

【００３９】次に、図１０に示すように、酸化シリコン
膜１４および窒化シリコン膜１３をマスクにして、半導
体基板１に半導体基板１と同じ導電型（ｎ型）の不純物
イオン（リンまたはヒ素）を打ち込み、フィールド酸化
シリコン膜１５のほぼ真下の半導体基板１に高濃度のフ
ィールドストッパ層１６を形成する。次いで、酸化シリ
コン膜１４および窒化シリコン膜１３を順次除去する。
なお、窒化シリコン膜１３下の半導体基板１に上記不純
物イオンが打ち込まれないように、不純物イオンの打ち
込みエネルギーは設定される。

【００４０】ところで、酸化シリコン膜１４を除去する
際には、図１１に示すように、上記フィールド酸化シリ
コン膜１５も除去されて溝１７が形成される。

【００４１】そこで、次に、半導体基板１上にＣＶＤ法
によって酸化シリコン膜１８を堆積し、続いて、ＣＭＰ
（Chemical Mechanical Polishing ；化学的機械研磨）
法によって半導体基板１の表面を平坦化して、酸化シリ
コン膜１８を溝１７に埋め込み、素子間分離領域となる
フィールド絶縁膜１９（図７参照）を半導体基板１の主
面上に形成する。

【００４２】その後、半導体基板１の表面に熱酸化処理
により犠牲酸化シリコン膜２０を形成することによっ
て、図７に示した本実施の形態２の素子間分離領域が完
成する。

【００４３】このように、本実施の形態２によれば、高
温の熱酸化処理によってフィールド酸化シリコン膜１５
を形成した後に、フィールド酸化シリコン膜１５下の半
導体基板１へ不純物イオンを打ち込みフィールドストッ
パ層１６を形成し、続いて、上記フィールド酸化シリコ
ン膜１５を除去した溝１７内に酸化シリコン膜１８を埋
め込むことによって、フィールド絶縁膜１９を形成して
いるので、フィールドストッパ層１６は活性領域１２へ
広がることなく、フィールド酸化シリコン膜１５、すな
わちフィールド絶縁膜１９のほぼ真下の半導体基板１の
みに形成される。従って、活性領域１２の実効面積が減
少するのを防ぐことができ、また、半導体素子の一部を
構成する半導体領域とフィールドストッパ層１６との接
合面積の減少により、半導体領域の寄生接合容量を小さ
く抑えることができる。

【００４４】さらに、フィールドストッパ層１６を形成
するために半導体基板１へ導入された不純物は、フィー
ルド絶縁膜１９に取り込まれにくい。従って、フィール
ド絶縁膜１９下の半導体基板１には高濃度のフィールド
ストッパ層１６が形成されて、フィールド絶縁膜１９下
の半導体基板１は反転しにくくなるので、フィールド絶
縁膜１９の厚さを薄くすることが可能となる。

【００４５】さらに、溝１７内に酸化シリコン膜１８を
埋め込んだ後に半導体基板１の表面を平坦化しているの
で、半導体素子が有する段差が低くなり、半導体素子お
よび配線層などの微細加工が容易となる。

【００４６】さらに、窒化シリコン膜１３と酸化シリコ
ン膜１４の重ね膜をマスクにして、活性領域１２に漏れ
ることなくフィールドストッパ層１６を形成するための
不純物イオンを打ち込んでいるので、フィールド酸化シ
リコン膜１５、すなわち、フィールド絶縁膜１９のほぼ
真下の半導体基板１のみに精度よくフィールドストッパ
層１６が形成される。これによって、半導体素子の動作
特性のばらつきを抑えることができる。

【００４７】なお、本実施の形態２においては、酸化シ
リコン膜１４を除去する際に、半導体基板１の主面上に
形成されたフィールド酸化シリコン膜１５も同時に除去
されて溝１７が形成されるので、酸化シリコン膜１８を
半導体基板１上に堆積して、これを溝１７に埋め込み、
続いて、平坦化することによってフィールド絶縁膜１９
は形成される。

【００４８】しかし、酸化シリコン膜１４に代わって、
フィールド酸化シリコン膜１５のエッチング速度よりも
著しく速いエッチング速度を有する薄膜を用いれば、こ
の薄膜を除去する際にフィールド酸化シリコン膜１５は
除去されにくくなり、フィールド酸化シリコン膜１５を
そのままフィールド絶縁膜として使用することができ
る。従って、上記溝１７内の埋め込みおよび平坦化を行
う必要はなく、本実施の形態２で示した製造方法よりも
工程数を減少させることができる。

【００４９】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記実施の形態に限定されるものではなく、その要旨を
逸脱しない範囲で種々変更可能であることはいうまでも
ない。

【００５０】

【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。

【００５１】本発明によれば、半導体素子が形成される
活性領域の実効面積の減少が防げ、また、フィールド絶
縁膜の厚さを薄くすることができるので、半導体集積回
路装置の高集積化を実現することができる。

【００５２】また、本発明によれば、半導体素子に寄生
する接合容量を小さく抑えることができるので、半導体
集積回路装置の高速化を実現することができる。

【００５３】また、本発明によれば、半導体素子の動作
特性のばらつきを抑えることができるので、半導体集積
回路装置の高信頼度化を実現することができる。

【図面の簡単な説明】

【図１】本発明の一実施の形態である素子間分離領域を
示す半導体基板の要部断面図である。

【図２】本発明の一実施の形態である素子間分離領域の
製造方法を示す半導体基板の要部断面図である。

【図３】本発明の一実施の形態である素子間分離領域の
製造方法を示す半導体基板の要部断面図である。

【図４】本発明の一実施の形態である素子間分離領域の
製造方法を示す半導体基板の要部断面図である。

【図５】本発明の一実施の形態である素子間分離領域の
製造方法を示す半導体基板の要部断面図である。

【図６】本発明の一実施の形態である素子間分離領域の
製造方法を示す半導体基板の要部断面図である。

【図７】本発明の他の実施の形態である素子間分離領域
を示す半導体基板の要部断面図である。

【図８】本発明の他の実施の形態である素子間分離領域
の製造方法を示す半導体基板の要部断面図である。

【図９】本発明の他の実施の形態である素子間分離領域
の製造方法を示す半導体基板の要部断面図である。

【図１０】本発明の他の実施の形態である素子間分離領
域の製造方法を示す半導体基板の要部断面図である。

【図１１】本発明の他の実施の形態である素子間分離領
域の製造方法を示す半導体基板の要部断面図である。

【符号の説明】 １ 半導体基板 ２ パッド酸化シリコン膜 ３ 窒化シリコン膜 ４ 窒化シリコン膜 ５ 酸化シリコン膜 ６ スペーサ酸化シリコン膜 ７ スペーサ窒化シリコン膜 ８ 溝 ９ フィールド絶縁膜 １０ フィールドストッパ層 １１ 犠牲酸化シリコン膜 １２ 活性領域 １３ 窒化シリコン膜 １４ 酸化シリコン膜 １５ フィールド酸化シリコン膜 １６ フィールドストッパ層 １７ 溝 １８ 酸化シリコン膜 １９ フィールド絶縁膜 ２０ 犠牲酸化シリコン膜

Claims (9)

【特許請求の範囲】
1. 【請求項１】 半導体基板の主面上に形成されたフィー
   ルド絶縁膜を有する半導体集積回路装置であって、前記
   フィールド絶縁膜のほぼ真下の前記半導体基板に前記半
   導体基板と同じ導電型のフィールドストッパ層が形成さ
   れていることを特徴とする半導体集積回路装置。
2. 【請求項２】 半導体基板上に第１の絶縁膜を堆積した
   後、前記第１の絶縁膜をパターニングし、次いで、前記
   半導体基板上に第２の絶縁膜および第３の絶縁膜を順次
   堆積する工程と、前記第１の絶縁膜の側壁に前記第２の
   絶縁膜および前記第３の絶縁膜からなるサイドウォール
   スペーサを形成した後、前記第３の絶縁膜を除去し、次
   いで、前記半導体基板の主面上にフィールド絶縁膜を形
   成する工程と、前記半導体基板に不純物イオンを打ち込
   み、前記フィールド絶縁膜下の前記半導体基板にフィー
   ルドストッパ層を形成する工程と、前記第１の絶縁膜お
   よび前記第２の絶縁膜を除去する工程とを有することを
   特徴とする半導体集積回路装置の製造方法。
3. 【請求項３】 半導体基板上に第１の絶縁膜および第２
   の絶縁膜を順次堆積した後、前記第２の絶縁膜および前
   記第１の絶縁膜を順次パターニングし、次いで、前記半
   導体基板の主面上にフィールド絶縁膜を形成する工程
   と、前記半導体基板に不純物イオンを打ち込み、前記フ
   ィールド絶縁膜下の前記半導体基板にフィールドストッ
   パ層を形成する工程と、前記第１の絶縁膜および前記第
   ２の絶縁膜を除去する工程とを有することを特徴とする
   半導体集積回路装置の製造方法。
4. 【請求項４】 半導体基板上に第１の絶縁膜および第２
   の絶縁膜を順次堆積した後、前記第２の絶縁膜および前
   記第１の絶縁膜を順次パターニングし、次いで、前記半
   導体基板の主面上に第３の絶縁膜を形成する工程と、前
   記半導体基板に不純物イオンを打ち込み、前記第３の絶
   縁膜下の前記半導体基板にフィールドストッパ層を形成
   する工程と、前記第１の絶縁膜、前記第２の絶縁膜およ
   び前記第３の絶縁膜を除去する工程と、前記半導体基板
   上に第４の絶縁膜を堆積した後、前記半導体基板の表面
   を平坦化して、前記半導体基板の主面上に前記第４の絶
   縁膜からなるフィールド絶縁膜を形成する工程とを有す
   ることを特徴とする半導体集積回路装置の製造方法。
5. 【請求項５】 請求項２記載の半導体集積回路装置の製
   造方法であって、前記第１の絶縁膜の厚さは、前記不純
   物イオンの飛程よりも厚いことを特徴とする半導体集積
   回路装置の製造方法。
6. 【請求項６】 請求項２記載の半導体集積回路装置の製
   造方法であって、前記第１の絶縁膜および前記第２の絶
   縁膜は、窒化シリコン膜であることを特徴とする半導体
   集積回路装置の製造方法。
7. 【請求項７】 請求項３または４記載の半導体集積回路
   装置の製造方法であって、前記第１の絶縁膜と前記第２
   の絶縁膜の重ね膜の厚さは、前記不純物イオンの飛程よ
   りも厚いことを特徴とする半導体集積回路装置の製造方
   法。
8. 【請求項８】 請求項３または４記載の半導体集積回路
   装置の製造方法であって、前記第１の絶縁膜は、窒化シ
   リコン膜であることを特徴とする半導体集積回路装置の
   製造方法。
9. 【請求項９】 請求項４記載の半導体集積回路装置の製
   造方法であって、前記半導体基板の表面の平坦化は、化
   学的機械研磨法によって行われることを特徴とする半導
   体集積回路装置の製造方法。