JPH09213933A - 半導体装置及びそれを用いた電力変換装置 - Google Patents

Abstract

(57)【要約】 【課題】 遮断耐量を向上させた半導体装置を提供し、
これ用いた大容量、小型、低価格な電力変換装置を提供
する。 【解決手段】 単位ＧＴＯ上のｎ型エミッタ層８を２分
割するように溝を掘り絶縁層６１を入れる。絶縁層６１
は、ターンオフ時の主電流の最終集中領域に位置し、こ
れにより、ターンオフ時の主電流の最終集中領域を２分
割し、破壊の原因である温度の上昇を防ぐ。カソード電
極２は、絶縁層６１をまたぎ分割されたｎ型エミッタ層
８に低抵抗接触させる。 【効果】 単位ＧＴＯの高遮断耐量化により、ＧＴＯの
遮断耐量を向上させることができ、電力変換装置の容量
を下げることなく周辺回路を削減することができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、制御電流により主
電流の導通、非導通を制御することができるゲートター
ンオフサイリスタ（以下、ＧＴＯという）、あるいは、
トランジスタ（以下、ＴＲＳという）のような半導体装
置及びそれを用いた電力変換装置に係り、特に、遮断耐
量を向上させたＧＴＯ、ＴＲＳ等の半導体装置及びそれ
を用いた電力変換装置に関する。

【０００２】

【従来の技術】近年、電源のクリーン化のため、例え
ば、鉄鋼用の大容量電力変換装置、無効電力補償装置等
のキーデバイスとしてＧＴＯが注目され、大容量の素子
（６ｋＶ−６ｋＡ）が開発されている。一般に、ＧＴＯ
は、遮断耐量が小さいためにスナバ回路を必要とする。

【０００３】図１３はスナバ回路の例を示す図である。
図１３において、１３０はアノード端子、１３１はカソ
ード端子、１３２はゲート端子、１３３はＧＴＯ、１３
４はスナバダイオード、１３５はスナバコンデンサ、１
３６はスナバ抵抗、１３７はスナバ回路である。

【０００４】スナバ回路１３７は、図１３に示すよう
に、スナバダイオード１３４、スナバコンデンサ１３
５、スナバ抵抗１３６により構成され、アノード端子１
３０、カソード端子１３１、ゲート端子１３２を有する
ＧＴＯ１３３のアノード端子１３０とカソード端子１３
１との間に接続して使用される。このようなスナバ回路
１３７は、ＧＴＯ１３３のターンオフ時の電流をスナバ
コンデンサ１３５に移すように動作するので、ＧＴＯ１
３３に大きな電流の遮断を行わせることができる。そし
て、このスナバ回路１３７は、ＧＴＯのターンオン時
に、前述で蓄積されたスナバコンデンサ１３５の蓄積電
荷をスナバ抵抗１３６を介して放電して消費させる。

【０００５】前述したような消費形のスナバ回路１３７
を持つＧＴＯにより電力変換装置を構成した場合、ＧＴ
Ｏ１３３の大容量化と共にスナバ回路１３７による損失
が増大し、電力変換効率を低下させることになる。この
ようなスナバ回路による損失を防止することのできる従
来技術として、スナバコンデンサ１３５のエネルギーを
回収することを可能とした方式が、例えば、特開平０５
−２２７７３６号公報等に提案されて知られている。し
かし、前述したような回収方式を採用すると、電力変換
装置が大型になり、高価格となるとという問題点を生
じ、また、回路動作が複雑化するので、信頼性が低下す
るという問題点を生じてしまう。

【０００６】一般に、ＧＴＯは、同一ペレット内に多数
の小容量素子（以下、単位ＧＴＯという）を形成し、こ
れらの単位ＧＴＯを並列接続して構成されており、単位
ＧＴＯ自体の遮断耐量が低いことと、単位ＧＴＯ間の並
列動作の均等化が難しいこととが、大きなスナバ回路を
必要とする原因となっている。

【０００７】そこで、単位ＧＴＯの遮断耐量を増大する
ことのできる従来技術として、例えば、特開昭５９−８
６２６２号公報等に記載された技術が知られている。

【０００８】以下、一般的な単位ＧＴＯの構造と改良さ
れた単位ＧＴＯの構造とを図面により説明する。

【０００９】図１４は従来技術による一般的な単位ＧＴ
Ｏの構造の一例を示す断面図、図１５は図１４に示す単
位ＧＴＯの上面図、図１６は遮断耐量を増大させた従来
技術による単位ＧＴＯの構造を示す断面図である。図１
４〜図１６において、１は半導体基体、２はカソード電
極、３ａ、３ｂはゲート電極、４はアノード電極、５は
ｐ型エミッタ層（ｐＥ）、６はｎ型ベース層（ｎＢ）、
７はｐ型ベース層（ｐＢ）、８はｎ型エミッタ層（ｎ
Ｅ）、９はアノード端子、１０はカソード端子、１１は
ゲート端子である。

【００１０】図１４、図１５に示す従来技術による一般
的な単位ＧＴＯは、半導体基体１の下主表面から順に、
ｐ型エミッタ層５、ｎ型ベース層６、ｐ型ベース層７、
ｎ型エミッタ層８が形成される半導体基体１の上主表面
上のｎ型エミッタ層８にカソード電極２が、ｐ型ベース
層７にゲート電極３ａ、３ｂが低抵抗接触して設けら
れ、また、半導体基体１の下主表面のｐ型エミッタ層５
にアノード電極４が低抵抗接触して設けられ、これらの
電極にカソード端子Ｋ１０、ゲート端子Ｇ１１、アノー
ド端子Ａ９が接続されて構成されている。

【００１１】なお、前述において、半導体基体１の各電
極２〜４が設けられている部分以外の露出表面には、表
面安定化材が設けられているが、図では省略されてお
り、以後の説明についても同様であり、図示を省略す
る。

【００１２】前述したような構造を有する単位ＧＴＯを
導通状態から非導通状態へターンオフさせるためには、
ゲート端子１１からゲート電流を引き抜けばよい。この
とき、ＧＴＯの導通状態を作り出しているｐ型ベース層
７に蓄積された過剰キャリアは、ゲート電極３ａ、３ｂ
に近い領域から順次掃き出される。このため、ＧＴＯの
内部は、ゲート電極３ａ、３ｂに近い側より順次導通領
域がターンオフしていき、ｎ型エミッタ層８の両側から
同じ大きさのゲート電流１２ａ、１２ｂが引き抜かれて
いくことになり、最終的に、ｎ型エミッタ層８の中央に
導通領域１３が残り電流が集中することになる。

【００１３】そして、ｎ型エミッタ層８の下のターンオ
フし終わったｐ型ベース層７の中には過剰キャリアが無
いので、その部分の抵抗が熱平衡状態の抵抗になってい
る。このため、ゲート電極３ａ、３ｂからｎ型エミッタ
層８の中央部のｐ型ベース層７の導通領域に至るゲート
電流経路の抵抗１４ａ、１４ｂがターンオフ初期より大
きくなり、ゲート電流が引き抜きにくくなる。このた
め、最終電流集中領域１３において、電力損失により過
大な温度上昇が起こりＧＴＯを熱破壊させることにな
る。単位ＧＴＯの遮断耐量が小さいのは、前述ような単
位ＧＴＯの長手方向での均一な動作が保たれずらいため
である。

【００１４】図１５に示すように、単位ＧＴＯの上面
は、半導体基体１上にゲート電極３ａ、３ｂに囲まれた
カソード電極２が配置された形状となる。そして、カソ
ード電極２上に示した領域４０が、ターンオフ時の主電
流の最終集中領域となる。この領域は、単位ＧＴＯ内の
狭い領域なので半導体層、電極の特性ばらつきが小さい
ことから、カソード電極２のほぼ中央に位置することに
なり、丸で囲んだ範囲４４は、単位ＧＴＯの最終電流集
中領域において電力損失により過大な温度上昇が起き温
度が逃げる範囲を模擬的に示したものである。

【００１５】前述したように従来技術による一般的な構
造のＧＴＯは、ターンオフ時に主電流の最終集中領域を
生じて遮断耐量を大きくすることができないものであ
る。

【００１６】このような単位ＧＴＯの遮断耐量を増大さ
せることのできる従来技術として、図１６に示すよう
な、ｎ型エミッタ層を分割する技術がある。図１６はｐ
型ベース層７とｎ型エミッタ層８との接合部の近辺を拡
大したものである。

【００１７】図１６に示すように、この単位ＧＴＯは、
カソード電極２とｐ型ベース層７とが短絡しないように
絶縁領域１３０を置き、２分割されたｎ型エミッタ層８
の間をカソード電極２で継ぐことにより、ターンオフ時
の最終電流集中領域を、電流集中領域６０ａ、６０ｂに
２分割して、単位ＧＴＯの遮断耐量を向上させるという
ものである。

【００１８】一般に、ＧＴＯは、同一ペレット内に前述
したような構造の多数の単位ＧＴＯを形成し、これらを
並列接続した構成となっており、ＧＴＯの遮断耐量の向
上には単位ＧＴＯ間の効率の良い並列動作が必要であ
る。以下、単位ＧＴＯを多数並列に接続した場合につい
て説明する。

【００１９】図１７は並列接続された２つの単位ＧＴＯ
を模擬的に示す図である。図１７において、２０、２１
は単位ＧＴＯであり、他の符号はその添字としてａ、ｂ
等を付しているが図１４の場合と同一である。以下、図
１７を参照して、２つの単位ＧＴＯの並列動作について
説明する。

【００２０】図１７に示す例における第１の単位ＧＴＯ
２０、第２の単位ＧＴＯ２１は、それぞれ、半導体基板
の上主表面上にカソード電極２ａ、２ｂとゲート電極３
ａ及び３ｂ、３ｃ及び３ｄとを低抵抗接触させて設け、
それぞれをカソード端子Ｋ１０、ゲート端子Ｇ１１に接
続して構成されている。また、半導体基板の下主表面に
は、アノード電極４ａ、４ｂが低抵抗接触して設けら
れ、アノード端子Ａ９に接続されている。半導体層の構
成は、図１４により説明した場合と同様である。

【００２１】前述したように並列接続された第１の単位
ＧＴＯ２０と第２の単位ＧＴＯ２１とにおいて、製造工
程のばらつき（各サイズ、シート抵抗値等）により、各
ＧＴＯのｐ型ベース層７ａ、７ｂの横方向抵抗２２ａ、
２２ｂの値に差が生じると、第１の単位ＧＴＯ２０と第
２の単位ＧＴＯ２１との導通状態から非導通状態へター
ンオフする時間に差が生じる。この結果、図１７に示す
ように単位ＧＴＯを並列接続したＧＴＯは、遅くターン
オフする単位ＧＴＯに主電流が集中し、その単位ＧＴＯ
の最終電流集中領域において電力損失により過大な温度
上昇を生じて熱破壊されることになる。

【００２２】このような問題点を解決するための従来技
術として、例えば、特開平５−３０３０８号公報等に記
載された技術が知られている。この従来技術は、各単位
ＧＴＯにフローティングゲートを設け、それらをＧＴＯ
内で短絡し、各単位ＧＴＯ間の電流を均一化するという
ものである。

【００２３】図１８は各単位ＧＴＯにフローティングゲ
ートを設け、それらをＧＴＯ内で短絡し、かつ、並列接
続された２つの単位ＧＴＯを模擬的に示す図である。図
１８において、３０ａ、３０ｂはフローティングゲート
電極であり、他の符号は図１７の場合と同一である。以
下、図１８を参照して、２つの単位ＧＴＯの並列動作に
ついて説明する。

【００２４】第１の単位ＧＴＯ２０と第２の単位ＧＴＯ
２１とは、図１７に示した第１の単位ＧＴＯ２０と第２
の単位ＧＴＯ２１とのゲート電極３ｂ、３ｃの代りにゲ
ート端子Ｇ１１に接続されていないフローティングゲー
ト電極３０ａ、３０ｂを設けて構成されている。そし
て、ＧＴＯは、各単位ＧＴＯのフローティングゲートを
相互に接続て構成される。

【００２５】このようなＧＴＯは、ターンオフ時、ゲー
ト端子Ｇ１１よりＧＴＯの導通状態を作り出しているｐ
型ベース層７ａ、７ｂに蓄積された過剰キャリアを、ゲ
ート電極３ａ、３ｄに近い領域から順次掃き出していく
ことになる。このため、ゲート電極３ａ、３ｄに近い側
より順次導通領域がターンオフしていき、フローティン
グゲート電極３０ａ、３０ｂに近い側に最終電流集中領
域１３ａ、１３ｂが現われる。

【００２６】このとき、図１８に示すように、フローテ
ィングゲート電極３０ａ、３０ｂが相互に接続されてい
るため、ループ電流３２が、ｐ型ベース層７ａ、７ｂと
ｎ型エミッタ層８ａ、８ｂの接合部近くの最終電流集中
領域３３ａ、３３ｂの電位を等しくするように流れる。
これにより、図１８にしめす従来技術は、電流集中領域
１３ａ、１３ｂの電流を均一化することができるもので
ある。

【００２７】しかし、図１８に示す従来技術は、ある大
きさ以内のペレット内に多数の単位ＧＴＯを形成して、
これらの単位ＧＴＯに並列動作を行わせる場合、その並
列動作を均一化することができ有効なものであるが、大
口径の素子に多数の単位ＧＴＯを形成して並列動作させ
る点に配慮されていないため、以下のような問題点を有
している。

【００２８】すなわち、図１８に示す従来技術におい
て、フローティングゲート電極３０ａ、３０ｂを接続す
るラインは、ペレットが大口径になるに従って長くな
り、ループ電流３２が流れる配線の抵抗成分３１が大き
くなる。この抵抗成分３１にループ電流３２が流れる
と、ｐ型ベース層７ａ、７ｂとｎ型エミッタ層８ａ，８
ｂとの接合部近くの最終電流集中領域３３ａ、３３ｂに
電位差が生じ、電流集中領域１３ａ、１３ｂの電流を均
一化することができなくなる。また、単位ＧＴＯ２０、
２１とゲート端子Ｇ１１との距離が長くなり、ゲート電
極３ａ、３ｂとゲート端子Ｇ１１との間の抵抗が大きく
なり単位ＧＴＯ相互間でターンオフ時間がことなってし
まい、ＧＴＯ全体としての遮断耐量を低下させてしま
う。また、製造工程のばらつき（各サイズ、シート抵抗
値等）の分布についても考慮されていない。

【００２９】

【発明が解決しようとする課題】前述した単位ＧＴＯの
遮断耐量を増大させることのできる従来技術は、ターン
オフ時の最終電流集中領域を２分割することにより単位
ＧＴＯの遮断耐量を増大させることのできるものであ
る。しかし、この従来技術は、大口径ＧＴＯの接続方式
が圧接方式が主であることについて考慮されていない。
すなわち、この従来技術は、圧接によるカソード電極
２、絶縁領域１３０の変形、それによる短絡の危険性に
ついて考慮されていないという第１の問題点を有してい
る。

【００３０】このような問題点を解決するものとして、
カソード電極２を分割された各々のｎ型エミッタ層８の
上にのみ配置する方法が、例えば、特公平６−５７３８
号公報等に記載されているが、この方法も、遮断効率を
考慮しｎ型エミッタ層８の幅を考えると、電極の幅が狭
くなり、圧接による変形を受け易く、かつ、外部電極と
の接触効率が悪くなるという問題点を有する。

【００３１】また、前述した従来技術は、最終電流集中
領域をバランス良く２分割することについて考慮されて
いないため、充分な遮断耐量の増大を得ることができな
いという第２の問題点を有しており、さらに、単位ＧＴ
Ｏを多数配列して動作させる大口径ＧＴＯの遮断耐量を
増大するためのペレット構造と、大口径化によるペレッ
ト面内特性のばらつきについて考慮されていないという
第３の問題点を有している。

【００３２】本発明の目的は、前述した従来技術問題点
を解決し、単位ＧＴＯの遮断耐量を増大する単位ＧＴＯ
の素子構造を提供し、最適なペレット構造を提供するこ
とにより、ＧＴＯの遮断耐量を大幅に増大し、ＧＴＯを
使用する電極変換装置等の小型化、低価格化を実現する
ことのできる半導体装置及びそれを用いた電力変換装置
を提供することにある。

【００３３】

【課題を解決するための手段】本発明によれば前記目的
は、半導体基体の一対の主平面間に隣接相互で導電型が
異なる少なくとも３個の半導体層が形成され、前記３個
の半導体層のうち、第１半導体層が、ほぼ一定幅の細長
い形状を有し、第２半導体層が、前記第１半導体層を包
囲するように第１半導体層と共に前記半導体基体の第１
主平面に露出し、前記第１半導体層に第１主電極が低抵
抗接触し、前記各第２半導体層に制御電極が低抵抗接触
した半導体装置において、前記第１半導体層の幅方向中
央に絶縁領域を設け、前記第１主電極を、前記絶縁領域
により２分割された２つの第１半導体層に、前記絶縁領
域をまたいで低抵抗接触させることにより、また、前記
絶縁領域の前記絶縁領域をまたぐ第１主電極と反対側の
前記絶縁領域と第２半導体領域との間に、前記第１半導
体層と絶縁された状態で導通領域を設けることにより達
成される。

【００３４】また、前記目的は、半導体基体の一対の主
平面間に隣接相互で導電型が異なる少なくとも３個の半
導体層が形成され、前記３個の半導体層のうち、第１半
導体層は、ほぼ一定幅の細長い形状を有し、１個以上が
前記半導体基体の第１主表面に並置され、第２半導体層
が、前記第１半導体層を包囲するように第１半導体層と
共に前記半導体基体の第１主平面に露出し、前記第１半
導体層のそれぞれに第１主電極が低抵抗接触され、前記
各第２半導体層に制御電極が低抵抗接触された構造を単
位半導体素子とし、該単位半導体素子を複数個並列に接
続し、前記単位半導体素子の各制御電極を前記半導体基
体上に設けた制御端子に接続した半導体装置において、
前記複数の単位半導体素子として、前記第１半導体層の
幅方向中央に絶縁領域が設けられ、前記第１主電極が、
前記絶縁領域により２分割された２つの第１半導体層
に、前記絶縁領域をまたいで低抵抗接触している第１の
単位半導体素子と、前記第１半導体層の幅方向中央に絶
縁領域を設けない第２の単位半導体素子とを混在させる
ことにより達成される。

【００３５】また、前記目的は、前記第１の単位半導体
素子を、前記絶縁領域の前記絶縁領域をまたぐ第１主電
極と反対側の前記絶縁領域と第２半導体領域との間に、
前記第１半導体層と絶縁された状態で導通領域を設けた
構造とすることにより達成される。

【００３６】また、前記目的は、前記制御端子を、円形
形状を持つ半導体基体の中央に配置し、前記第１の単位
半導体素子を、前記制御素子周辺の前記半導体基体の中
央部に配置することにより達成される。

【００３７】さらに、前記目的は、前述した構成の半導
体装置をスイッチング素子として使用して電力変換装置
を構成することにより達成される。

【００３８】前述した本発明の構成によれば、ターンオ
フ時の主電流の最終電流集中領域を圧接による弊害を受
けずに２分割することができ、また、単位半導体素子内
の分割された最終電流集中領域の電流分担をバランスさ
せることができる。

【００３９】さらに、ターンオフ耐量の大きい単位半導
体素子に最終電流集中を生起させることができ、かつ、
比較的半導体基体内の特性ばらつきの少ない領域に、最
終電流集中領域を置くことができるので、それらの各単
位半導体素子間の電流分担をほぼ均一化することができ
る。

【００４０】

【発明の実施の形態】以下、本発明による半導体装置及
びそれを用いた電力変換装置の実施形態を、半導体装置
として、ＧＴＯを例に上げて図面により詳細に説明す
る。

【００４１】図１は本発明の第１の実施形態による単位
ＧＴＯの構造を示す断面図、図２は図１に示す単位ＧＴ
Ｏの上面図である。図１、図２において、６１は絶縁層
であり、他の符号は図１４の場合と同一である。

【００４２】図１、図２に示す本発明の第１の実施形態
による単位ＧＴＯは、その遮断耐量を向上させるため
に、主電流の最終集中領域に絶縁領域を設けたものであ
り、基本的な半導体層の構造及び電極構造は、図１４に
より説明した一般的な単位ＧＴＯと同様である。そし
て、この本発明の第１の実施形態は、主電流が集中する
ｎ型エミッタ層８の長手方向の中央部に絶縁層６１が設
けられて構成されている点で、図１に示す単位ＧＴＯの
構造と相違し、また、ｎ型エミッタ層８を分離するよう
に絶縁層６１が設けられている点で、ｎ型エミッタ層を
ｐ型ベース層７により２分し、カソード電極２とｐ型ベ
ース層７とが短絡しないように絶縁領域１３０を置く図
１６に示す単位ＧＴＯの構造と相違している。

【００４３】すなわち、本発明の第１の実施形態は、図
１に示すように、図１４により説明した一般的な単位Ｇ
ＴＯのｎ型エミッタ層８を２分割するように、例えば、
シリコン酸化膜等の絶縁層６１を入れたものである。絶
縁層６１は、先に説明したように絶縁層６１を入れる前
のターンオフ時の主電流の最終集中領域となる部位に位
置し、その位置は、ｎ型エミッタ層８の幅方向の１／２
のところである。そして、この絶縁層６１は、カソード
電極２がｎ型エミッタ層８に低抵抗接触する側で、ｎ型
エミッタ層８の面と同一平面を構成するように、また、
その仮面が僅かにｐ型ベース層７の中に入り込むように
形成される。これにより、ターンオフ時の主電流の最終
集中領域は、最終電流集中領域６０ａ、６０ｂのように
２分割される。

【００４４】図２に示すように、前述の実施形態による
単位ＧＴＯの上面は、半導体基体１上にゲート電極３
ａ、３ｂに囲まれてカソード電極２が配置された形状を
有し、カソード電極２の直下のｎ型エミッタ層８の長手
方向と同一の長さを持つ絶縁層６１がｎ型エミッタ層８
をその長手方向に２分割している。そして、カソード電
極２上に示した領域７０、７１が、ターンオフ時の主電
流の最終集中領域となり、主電流の最終集中領域が２分
割されることになる。この領域は、単位ＧＴＯ内の狭い
領域なので半導体層、電極の特性ばらつきが小さいこと
から、カソード電極２のほぼ中央の絶縁層６１の両側に
位置することになり、それぞれを半円で囲んだ範囲７２
が、単位ＧＴＯの最終電流集中領域において電力損失に
より過大な温度上昇が起こる温度が逃げる範囲となり、
図１５により説明したものに比較して増大している。

【００４５】前述した本発明の第１の実施形態による単
位ＧＴＯは、圧接による変形、短絡の危険が無く、か
つ、外部電極との接触効率を図１４により説明した従来
の場合と同等とし、単位ＧＴＯの最終電流集中領域にお
いて電力損失により過大な温度上昇が起こる場合の温度
が逃げる範囲を増大させることができるので、単位ＧＴ
Ｏの遮断耐量を向上させることができ、その結果、ＧＴ
Ｏ全体の遮断耐量を向上させることができる。

【００４６】図３は単位ＧＴＯの遮断耐量の実験結果を
説明する特性図であり、次に、図３を参照して、図１
４、図１５により説明した一般的な単位ＧＴＯと、図
１、図２により説明した本発明の第１の実施形態による
単位ＧＴＯとの遮断耐量について説明する。

【００４７】図３は横軸にターンオフ限界時のアノード
−カソード間電圧をとり、縦軸に同じくターンオフ限界
時のアノード電流を示したものであり、曲線５０が一般
的な単位ＧＴＯの特性を示し、曲線５１が本発明の第１
の実施形態による単位ＧＴＯの特性を示している。これ
らの特性から判るように、ｎ型エミッタ層を２分割した
本発明の第１の実施形態の単位ＧＴＯの遮断耐量が大幅
に向上していることが判る。

【００４８】図４は本発明の第２の実施形態による単位
ＧＴＯの構造を示す断面図、図５は図４に示す単位ＧＴ
Ｏの上面図である。図４、図５において、６６は導通領
域であり、他の符号は図１、図２の場合と同一である。

【００４９】この本発明の第２の実施形態による単位Ｇ
ＴＯは、本発明の第１の実施形態による単位ＧＴＯにお
けるターンオフ時の主電流の２分割された最終集中領域
の電流のバランスを保つために、絶縁領域６１の下のｐ
型ベース層７との間に導通領域６６を設けて構成したも
のである。

【００５０】図４はｐ型ベース層７とｎ型エミッタ層８
との接合（以下、ｊ３接合という）の近辺を拡大して示
しており、この単位ＧＴＯは、絶縁領域６１の下に、例
えば、高不純物濃度のｐ層等の導通領域６６を、各電極
及びｎ型エミッタ層８と接触しないように加えたもので
ある。

【００５１】この本発明の第２の実施形態において、ｎ
型エミッタ層８の中央部に絶縁層６１を設けることによ
り、ターンオフ時の最終電流集中領域が電流集中領域６
０ａ、電流集中領域６０ｂに２分割され、遮断耐量を向
上させることができることは、前述した本発明の第１の
実施形態の場合と同様である。

【００５２】そして、ターンオフ時、ゲート電極３ａ、
３ｂと電流集中領域６０ａ、６０ｂとの抵抗１４ａ、１
４ｂにより決まる電流集中領域のｊ３接合近傍の丸で囲
んだ箇所６７、６８の電位が同一であれば、電流集中領
域６０ａ、電流集中領域６０ｂに集中した電流が同一と
なり、単位ＧＴＯは最大の遮断耐量を得ることができ
る。逆に、抵抗１４ａ、１４ｂが等しくない場合、丸で
囲んだ箇所６７、６８の電位が異なることになり、電流
集中領域６０ａ、電流集中領域６０ｂに集中した電流に
差が生じてしまう。その結果、単位ＧＴＯの遮断耐量
は、多く電流が集中する電流集中領域で決まり、単位Ｇ
ＴＯの２分割された集中電流の和が等しいとすると、単
位ＧＴＯは、最大の遮断耐量を得ることができない。

【００５３】本発明の第２の実施形態は、丸で囲んだ箇
所６７、６８を低抵抗で接続するように導通領域６６を
設けているので、この導通領域６６、ｎ型エミッタ層
８、カソード電極２を介するループ電流６５が流れ、こ
れにより、丸で囲んだ箇所６７、６８の電位をほぼ等し
くすることがてきる。

【００５４】次に、本発明の第２の実施形態による単位
ＧＴＯの長手方向のバランスについて図５を用い説明す
る。図５には示していないが、導通領域６６は、ｎ型エ
ミッタ層８の長手方向と同一の長さを持つ絶縁層６１の
下部に設けられており、単位ＧＴＯ幅方向と同様に、長
手方向においても電位を等しくするよう作用する。この
ため、図５に示すように、ターンオフ時の主電流の最終
集中領域７０、７１は、長手方向のバランスによって長
手方向にも拡がる。これにより、本発明の第２の実施形
態によるＧＴＯは、温度が逃げる範囲が、図５に領域７
２で示す範囲となり、本発明の第１の実施形態の場合に
比較して増大させることができ、単位面積当たりの電流
集中をさらに和らげることができる。

【００５５】前述した本発明の第２の実施形態によれ
ば、単位ＧＴＯの長手方向の電流集中を緩和し第１の実
施形態による効果をさらに高めることができ、かつ、単
位ＧＴＯの幅方向の電位のバランスをとることができる
ので、本発明の第１の実施形態による効果を効率的に実
現することができる。

【００５６】前述した本発明の第１、第２の実施形態
は、アノードからカソードに向かって半導体基体１がｐ
ｎｐｎの４層構造から構成されているとして説明した
が、本発明は、各層を反対導電型としたｎｐｎｐの４層
構造としてもよい。また、前述の各実施形態は、本発明
をＧＴＯに適用したものとして説明したが、本発明は、
ｐ型エミッタ層を高不純物濃度ｎ層とすることにより、
本発明に従ったＴＲＳを得ることができ、この場合に
も、同様の効果をＴＲＳにおいて得ることができる。

【００５７】本発明は、ｊ３接合近傍の最終電流集中
と、過剰なキャリアの引き抜きに関するもので、本発明
の実施に際して、アノード側の構造による制限を受ける
ことはない。

【００５８】前述した本発明の第１、第２の実施形態
は、単位ＧＴＯの構造に関するものであったが、次に、
前述した実施形態による単位ＧＴＯを多数形成したペレ
ット構成の実施形態について説明するが、その前に、ま
ず、ＧＴＯの遮断耐量とゲート電流との関係について説
明する。

【００５９】図６は時間を横軸としたターンオフ時のＧ
ＴＯのカソード電流、アノード・カソード間電圧、ゲー
ト電流の波形を示す図であり、図６において、８０はカ
ソード電流、８１はアノード・カソード間電圧、８２は
ゲート電流であり、これらは、８４として示されるＧＴ
ＯのＩＫ、ＶＡＫ、ＩＧに対応する。

【００６０】図６では、ＧＴＯが時刻０で外部制御回路
によりターンオフを開始するとしている。この図で着目
するものは、カソード電流８０がＴの期間８３にマイナ
ス方向、すなわち、逆方向に流れることである。これ
は、ゲート電流がカソード電流に重畳されることによる
もので、このマイナスであるＴの期間８３が存在するこ
とは、ＧＴＯを構成するｎ型エミッタ層の過剰キャリア
が全て引き抜かれ、ＧＴＯがターンオフを終了している
ことを意味する。

【００６１】しかし、このカソード電流８０の波形は、
ＧＴＯ全体の波形であり、単位ＧＴＯについてみると、
単位ＧＴＯ相互の特性のばらつき等があるため、並列動
作する多数の単位ＧＴＯの中には、このＴの期間８３が
存在しない単位ＧＴＯが存在することがある。ＧＴＯ
は、単位ＧＴＯを並列に接続したものであるから、アノ
ード・カソード間電圧８１は、各単位ＧＴＯに共通であ
り、Ｔの期間８３が存在しない（ターンオフが終了して
いない）単位ＧＴＯにも同様のアノード・カソード間電
圧がかかることになる。この結果、このターンオフが終
了していない単位ＧＴＯに過電流が流れ、ＧＴＯが破壊
してしまうことになる。

【００６２】前述したＴの期間８３の存在には、ゲート
電流８２のＴの期間８３に対応する時間の電流、一般
に、この電流をゲートアバランシェ電流というが、この
電流が大きく関わっている。

【００６３】図７はゲートアバランシェ電流と遮断耐量
（同電圧下の遮断限界電流）との関係を説明する図であ
る。

【００６４】この図は、小容量のＧＴＯを用いて発明者
らがゲートアバランシェ電流を横軸に、遮断耐量を縦軸
にプロットした実験結果を示すものである。特性曲線８
５から判るように、ゲートアバランシェ電流が大きくな
るほどＧＴＯの遮断耐量が向上している。実際のＧＴＯ
におけるゲートアバランシェ電流は、特性曲線８５の傾
斜部の領域、すなわち、曲線８５の傾斜部と平坦部との
境界線８６よりかなり小さいと部分が使用されている。
この図から、ゲートアバランシェ電流の増加による遮断
耐量の向上の効果が顕著であることがわかる。すなわ
ち、単位ＧＴＯの遮断耐量の向上には、ある値以上のゲ
ートアバランシェ電流が必要である。

【００６５】図８は本発明の第３の実施形態を適用する
ＧＴＯペレットの構成を説明する平面図、図９は本発明
の第３の実施形態によるＧＴＯペレットの構成を説明す
る平面図である。図８、図９において、９０はＧＴＯペ
レット、９１はゲート引き出し電極、９２は単位ＧＴＯ
のカソード電極である。

【００６６】以下に説明する本発明の第３の実施形態
は、前述した知見に基づいたＧＴＯペレット構成に関す
るものであり、ターンオフ時の主電流最終集中領域をＧ
ＴＯのゲート引き出し電極９１の近くに位置させるよう
にしたものであり、このため、その領域に配置する単位
ＧＴＯを前述した本発明の第１、第２の実施形態による
構造としたものである。

【００６７】図８に示す本発明の第３の実施形態が適用
されるＧＴＯペレット９０の例は、中心にゲート引き出
し電極９１を有するセンターゲート構造のものであり、
単位ＧＴＯのカソード電極９２が、ＧＴＯ主平面上に複
数のリングを構成するように並列に配置されている。図
８に示す例では、図面の簡略化のために４リング構造と
しているが、現在、１０リング以上、単位ＧＴＯを５千
個以上配列したものが作製されている。

【００６８】図８において、単位ＧＴＯにより構成され
るリングを、内周より１リング、２リング、３リング、
４リングと呼ぶことにすると、最内周の１リングに含ま
れる単位ＧＴＯからゲート引き出し電極９１までの距離
９３と、最外周の４リングに含まれる単位ＧＴＯからゲ
ート引き出し電極９１までの距離９４とで差があること
が判る。この差は、口径が大きくなるほど、また、リン
グ数が増加するほど顕著になる。単位ＧＴＯからゲート
引き出し電極９１までの距離の差は、単位ＧＴＯのゲー
ト電極とＧＴＯのゲート引き出し電極９１との間の抵抗
値の差として表れることになる。そして、この抵抗値が
小さいほど、単位ＧＴＯのゲート電流を引き抜き易いこ
とは明らかである。

【００６９】本発明の第３の実施形態は、この単位ＧＴ
Ｏのゲート電極とＧＴＯのゲート引き出し電極９１との
間の抵抗値が小さいリングに、ＧＴＯ全体としての最終
電流集中領域を位置させるようにし、そのリングに前述
した本発明の第１、第２の実施形態による高遮断耐量の
単位ＧＴＯを配置するものである。図８に示す例では、
ＧＴＯのゲート引き出し電極９１がＧＴＯペレットの中
心部に設けられるセンターゲート構造であるので、最終
電流集中領域を１リング、あるいは、１リング及び２リ
ングに位置させる。

【００７０】図９に示す本発明の第３の実施形態を示す
ＧＴＯペレット９０は、図８を簡略化して示したもの
で、ＧＴＯのターンオフ時の主電流の最終集中領域と同
一の領域１２０内に、本発明の第１または第２の実施形
態による遮断耐量の高い単位ＧＴＯを位置させることを
示している。

【００７１】前述では、単位ＧＴＯのゲート電極とＧＴ
Ｏのゲート引き出し電極９１との間の抵抗値が小さいリ
ングに、すなわち、センターゲート構造の場合内周側の
リングに、遮断耐量の高い単位ＧＴＯを配置するとした
が、遮断耐量の高い単位ＧＴＯをペレットの全面に配置
することによっても、ＧＴＯペレット９０全体の遮断耐
量を向上させることができる。

【００７２】しかし、遮断耐量の高い単位ＧＴＯは、そ
の強度等を確保しながら製造することが難しく高価にな
りがちである。前述本発明の第３の実施形態による構造
は、その一部にのみ遮断耐量の高い単位ＧＴＯを配置す
ることにより、効果を同程度に維持たまま、その製造を
容易にし、かつ、素子の高価格化を抑えることができる
ものである。以下、このことを、図１０を参照して説明
する。

【００７３】図１０はターンオフ時のＧＴＯの各リング
のアノード電流波形を説明する図である。この図は、タ
ーンオフ時のＧＴＯの各リングのアノード電流波形１２
５〜１２８の発明者等によるシミュレーション波形を、
横軸を時間軸として模式的に描いたものである。この図
において、電流波形１２８が最終電流集中領域に在るリ
ングのアノード電流波形であり、電流波形１２７〜１２
５が最終電流集中領域から遠くなる位置にあるリングの
アノード電流波形である。

【００７４】いま、時刻０で外部制御回路により、ＧＴ
Ｏがターンオフを開始したものとする。図１０に示すよ
うに、各リングでターンオフが早く終了する順に、電流
波形１２５、１２６、１２７、１２８となる。最終電流
集中領域に在るリングのアノード電流１２８は、単位Ｇ
ＴＯ換算しても最大である。そして、ターンオフの最終
段階では、他のリングのアノード電流１２５〜１２７は
すでに流れていない。

【００７５】前述から、ＧＴＯの遮断耐量は、最終電流
集中領域にある単位ＧＴＯの遮断耐量により決まること
が判る。従って、ターンオフ時の主電流の最終集中領域
となる領域１２０に、遮断耐量の高い単位ＧＴＯを位置
させることにより、ＧＴＯ上の全単位ＧＴＯを遮断耐量
の高い単位ＧＴＯにしたときと同一の効果を得ることが
できる。なお、このとき、他のリングのアノード電流１
２５〜１２７が流れる領域の単位ＧＴＯの遮断耐量は、
単位ＧＴＯ換算した各々のアノード電流のピーク値を遮
断することのできる大きさが必要である。

【００７６】次に、ＧＴＯペレットの内の意図する位置
に最終電流集中領域を作製することについて説明する。

【００７７】ＧＴＯペレットの内の最終電流集中領域を
意図する位置に作るためには、最終電流集中領域とした
い領域に配置する単位ＧＴＯのｎ型エミッタ層の幅を、
他の領域の単位ＧＴＯのｎ型エミッタ層の幅より大きく
する、あるいは、早くターンオフさせたい領域のキャリ
アのライフタイムを短くし過剰キャリア量を減らす等の
方法がある。このうち、最終電流集中領域としたい領域
に配置する単位ＧＴＯのｎ型エミッタ層の幅を、他の領
域の単位ＧＴＯのｎ型エミッタ層の幅より大きくし、最
終電流集中領域を意図する位置に作る方法を図１１によ
り説明する。

【００７８】図１１は内周部の単位ＧＴＯと外周部の単
位ＧＴＯとの構造を説明する断面図である。

【００７９】図１１には、内周部の単位ＧＴＯ１１１と
外周部の単位ＧＴＯ１１２とＧＴＯのゲート引き出し電
極９１とを模擬的に示している。内周部の単位ＧＴＯ１
１１とＧＴＯのゲート引き出し電極９１とは、その距離
が短いため低抵抗で接続されている。外周部の単位ＧＴ
Ｏ１１２とＧＴＯのゲート引き出し電極９１とは、その
距離が長いので、抵抗成分１１５を持つ経路で接続され
ることになる。

【００８０】前述の構造において、内周部の単位ＧＴＯ
１１１と外周部の単位ＧＴＯ１１２とが同一の構造を持
つものとすると、それぞれの単位ＧＴＯのｐ型ベース層
７の過剰キャリアの引き抜きは、外周部の単位ＧＴＯ１
１２ほど遅くなり、外周部に最終電流集中領域が位置す
ることになる。

【００８１】しかし、図１１に示すように、ｎ型エミッ
タ層７の幅を内周部の単位ＧＴＯ１１１ほど広くし、ゲ
ート、カソード間の横方向抵抗１０９、１１０を、経路
の抵抗成分１１５の影響を打ち消しそれを超える程度
に、内周部の単位ＧＴＯ１１１の横方向抵抗１０９を外
周部の単位ＧＴＯ１１２の横方向抵抗１１０より大きく
することにより、最終電流集中領域をＧＴＯペレットの
内周部に形成することができる。

【００８２】本発明の第４の実施形態は、図１１により
説明した単位ＧＴＯの構造を使用するものであり、ＧＴ
Ｏペレットのゲート引き出し電極の近傍領域に、前述し
た本発明の第１、第２の実施形態による構造の単位ＧＴ
Ｏを配し、その単位ＧＴＯのｎ型エミッタ層の幅（２分
割された一方の幅）を他の領域に配置される単位ＧＴＯ
のｎ型エミッタ層の幅よりも、例えば、２倍以上に大き
くするものである。

【００８３】このような本発明の第４の実施形態によれ
ば、先に説明したゲートアバランシェ電流を最終電流集
中領域から効率良く引き抜くことができ、かつ、最終電
流集中領域内の単位ＧＴＯの遮断耐量が高いためＧＴＯ
の遮断耐量を向上させることができる。

【００８４】図１２は本発明の第５の実施形態によるＧ
ＴＯペレットの構成を説明する平面図であり、ＧＴＯペ
レット９０を主平面から見たものである。

【００８５】本発明の第５の実施形態は、前述で説明し
た本発明の第３の実施形態におけるターンオフ時の主電
流最終集中領域（遮断耐量が高い単位ＧＴＯが配置され
る）をＧＴＯペレットの中心部に位置させたものであ
る。図１２において、内側の領域１００（図８に示す１
リングに対応）は、領域内各単位ＧＴＯ間の距離が短く
比較的容易に、製造工程のばらつき（各サイズ、シート
抵抗値等）を抑えて特性を均一化して形成することがで
きる。これに対して、外側の領域１０１（図８の４リン
グに対応）は、領域内距離が長く特性を均一化すること
が難しい。このことによる外側リング内の単位ＧＴＯの
特性のばらつきは、口径が大きくなるほど、リング数が
増えるほど顕著になる。

【００８６】本発明の第５の実施形態は、比較的特性の
均一な単位ＧＴＯを形成することができる内側の領域１
００に、前述した第３の実施形態により説明したよう
な、ターンオフ時の主電流の最終集中領域を位置させる
構成としたものである。この結果、本発明の第５の実施
形態によるＧＴＯは、最終集中電流領域に配置される単
位ＧＴＯの特性を均一にすることができ、領域内の単位
ＧＴＯ間での最終集中電流分担を均一にすることができ
る。

【００８７】前述した本発明の第５の実施形態によれ
ば、最終電流集中領域内の単位ＧＴＯの特性を均一にす
ることができるため、最終電流集中領域内の単位ＧＴＯ
間での最終集中電流分担が均等になされ、ＧＴＯペレッ
ト９０全体の遮断耐量をさらに向上させることができ
る。

【００８８】前述した本発明の第３〜第５の実施形態
は、本発明をＧＴＯに適用したものとして説明したが、
本発明は、限定されるものではなく、半導体装置上に単
位半導体素子を複数配置し、これらを並列に動作させる
大口径化された半導体装置に適用することができる。

【００８９】

【発明の効果】以上説明したように本発明によれば、単
位ＧＴＯ等の単位半導体素子のターンオフ時の最終電流
集中領域を拡げることができ、単位半導体素子の遮断耐
量を向上することが、圧接による弊害を受けることなく
実現することができる。

【００９０】また、本発明によれば、大口径化した半導
体装置において、ゲートアバランシェ電流を最終電流集
中領域から、効率良く引き抜くペレット構造とすること
ができるので、半導体装置の遮断耐量を向上することが
できる。

【００９１】さらに、本発明によれば、前述により、遮
断耐量を向上させた半導体装置を提供することができる
ので、それを用いた電力変換装置等のスナバ回路等の周
辺回路を小さくすることができ、電力変換装置の小型
化、低価格化を図ることができる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態による単位ＧＴＯの構
造を示す断面図である。

【図２】図１に示す単位ＧＴＯの上面図である。

【図３】単位ＧＴＯの遮断耐量の実験結果を説明する特
性図である。

【図４】本発明の第２の実施形態による単位ＧＴＯの構
造を示す断面図である。

【図５】図４に示す単位ＧＴＯの上面図である。

【図６】時間を横軸としたターンオフ時のＧＴＯのカソ
ード電流、アノード・カソード間電圧、ゲート電流の波
形を示す図である。

【図７】ゲートアバランシェ電流と遮断耐量（同電圧下
の遮断限界電流）との関係を説明する図である。

【図８】本発明の第３の実施形態を適用するＧＴＯペレ
ットの構成を説明する平面図である。

【図９】本発明の第３の実施形態によるＧＴＯペレット
の構成を説明する平面図である。

【図１０】ターンオフ時のＧＴＯの各リングのアノード
電流波形を説明する図である。

【図１１】内周部の単位ＧＴＯと外周部の単位ＧＴＯと
の構造を説明する断面図である。

【図１２】本発明の第５の実施形態によるＧＴＯペレッ
トの構成を説明する平面図である。

【図１３】スナバ回路の例を示す図である。

【図１４】従来技術による一般的な単位ＧＴＯの構造の
一例を示す断面図である。

【図１５】図１４の単位ＧＴＯの上面図である。

【図１６】遮断耐量を増大させた従来技術による単位Ｇ
ＴＯの構造を示す断面図である。

【図１７】並列接続された２つの単位ＧＴＯを模擬的に
示す図である。

【図１８】各単位ＧＴＯにフローティングゲートを設
け、それらをＧＴＯ内で短絡し、かつ、並列接続された
２つの単位ＧＴＯを模擬的に示す図である。

【符号の説明】

１ 半導体基体 ２ カソード電極 ３ａ、３ｂ ゲート電極 ４ アノード電極 ５ ｐ型エミッタ層（ｐＥ） ６ ｎ型ベース層（ｎＢ） ７ ｐ型ベース層（ｐＢ） ８ ｎ型エミッタ層（ｎＥ） ９ アノード端子 １０ カソード端子 １１ ゲート端子 ２０、２１は単位ＧＴＯ ３０ａ、３０ｂ フローティングゲート電極 ６１ 絶縁層 ９１ ゲート引き出し電極

───────────────────────────────────────────────────── フロントページの続き (72)発明者 小野瀬 秀勝 茨城県日立市幸町三丁目１番１号 株式会 社日立製作所日立工場内 (72)発明者 松吉 聡 茨城県日立市幸町三丁目１番１号 株式会 社日立製作所日立工場内

Claims (7)

【特許請求の範囲】
1. 【請求項１】 半導体基体の一対の主平面間に隣接相互
   で導電型が異なる少なくとも３個の半導体層が形成さ
   れ、前記３個の半導体層のうち、第１半導体層は、ほぼ
   一定幅の細長い形状を有し、第２半導体層は、前記第１
   半導体層を包囲するように第１半導体層と共に前記半導
   体基体の第１主平面に露出し、前記第１半導体層に第１
   主電極が低抵抗接触され、前記第２半導体層に制御電極
   が低抵抗接触された半導体装置において、前記第１半導
   体層の幅方向中央に絶縁領域を設け、前記第１主電極
   が、前記絶縁領域により２分割された２つの第１半導体
   層に、前記絶縁領域をまたいで低抵抗接触していること
   を特徴とする半導体装置。
2. 【請求項２】 前記絶縁領域の前記絶縁領域をまたぐ第
   １主電極と反対側の前記絶縁領域と第２半導体領域との
   間に、前記第１半導体層と絶縁された状態で導通領域を
   設けたことを特徴とする半導体装置。
3. 【請求項３】 半導体基体の一対の主平面間に隣接相互
   で導電型が異なる少なくとも３個の半導体層が形成さ
   れ、前記３個の半導体層のうち、第１半導体層は、ほぼ
   一定幅の細長い形状を有し、１個以上が前記半導体基体
   の第１主表面に並置され、第２半導体層は、前記第１半
   導体層を包囲するように第１半導体層と共に前記半導体
   基体の第１主平面に露出し、前記第１半導体層のそれぞ
   れに第１主電極が低抵抗接触され、前記各第２半導体層
   に制御電極が低抵抗接触された構造を単位半導体素子と
   し、該単位半導体素子を複数個並列に接続し、前記単位
   半導体素子の各制御電極を前記半導体基体上に設けた制
   御端子に接続した半導体装置において、前記複数の単位
   半導体素子は、前記第１半導体層の幅方向中央に絶縁領
   域を設け、前記第１主電極が、前記絶縁領域により２分
   割された２つの第１半導体層に、前記絶縁領域をまたい
   で低抵抗接触している第１の単位半導体素子と、前記第
   １半導体層の幅方向中央に絶縁領域を設けない第２の単
   位半導体素子とからなることを特徴とする半導体装置。
4. 【請求項４】 前記第１の単位半導体素子は、前記絶縁
   領域の前記絶縁領域をまたぐ第１主電極と反対側の前記
   絶縁領域と第２半導体領域との間に、前記第１半導体層
   と絶縁された状態で導通領域を設けた構造を有すること
   を特徴とする請求項１記載の半導体装置。
5. 【請求項５】 前記第１の単位半導体素子は、前記第２
   の単位半導体素子より、前記制御端子の近くの領域に配
   置されることを特徴とする請求項３または４記載の半導
   体装置。
6. 【請求項６】 前記制御端子は、円形形状を持つ半導体
   基体の中央に配置され、前記第１の単位半導体素子は、
   前記制御素子周辺の前記半導体基体の中央部に配置され
   ることを特徴とする請求項３、４または５記載の半導体
   装置。
7. 【請求項７】 制御手段の指令に基づき、電源から負荷
   に供給する電流の通流と遮断を制御するスイッチング素
   子を備えて構成される電力変換装置において、前記スイ
   ッチング素子として、請求項１ないし６のうち１記載の
   半導体装置を使用することを特徴とする電力変換装置。