JPH09223732A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH09223732A JPH09223732A JP5412396A JP5412396A JPH09223732A JP H09223732 A JPH09223732 A JP H09223732A JP 5412396 A JP5412396 A JP 5412396A JP 5412396 A JP5412396 A JP 5412396A JP H09223732 A JPH09223732 A JP H09223732A
- Authority
- JP
- Japan
- Prior art keywords
- film
- sio
- polycrystalline
- connection hole
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 接続孔及び配線層に必要な面積を縮小させる
ことができるにも拘らず、微細で且つ信頼性の高い接続
孔を配線層に対して自己整合的に形成する。 【解決手段】 ポリサイド層１５、ＳｉＯ2 膜２４及び
多結晶Ｓｉ膜２５を順次に堆積させ、これらをゲート電
極のパターンに加工し、ＳｉＯ2 膜１６を堆積させる。
ポリサイド層１５等と一部同士で重畳する開口１６ａを
形成し、ＳｉＯ2膜２１から成る側壁スペーサを開口１
６ａ内に形成して、接続孔２２を形成する。このため、
開口１６ａの形成時に多結晶Ｓｉ膜２５がエッチングス
トッパになり、ＳｉＯ2 膜２４でポリサイド層１５と多
結晶Ｓｉ膜２３とを絶縁する。
ことができるにも拘らず、微細で且つ信頼性の高い接続
孔を配線層に対して自己整合的に形成する。 【解決手段】 ポリサイド層１５、ＳｉＯ2 膜２４及び
多結晶Ｓｉ膜２５を順次に堆積させ、これらをゲート電
極のパターンに加工し、ＳｉＯ2 膜１６を堆積させる。
ポリサイド層１５等と一部同士で重畳する開口１６ａを
形成し、ＳｉＯ2膜２１から成る側壁スペーサを開口１
６ａ内に形成して、接続孔２２を形成する。このため、
開口１６ａの形成時に多結晶Ｓｉ膜２５がエッチングス
トッパになり、ＳｉＯ2 膜２４でポリサイド層１５と多
結晶Ｓｉ膜２３とを絶縁する。
Description
【０００１】
【発明の属する技術分野】本願の発明は、配線層に対し
て自己整合的に接続孔を形成する半導体装置の製造方法
に関するものである。
て自己整合的に接続孔を形成する半導体装置の製造方法
に関するものである。
【０００２】
【従来の技術】配線層に対して自己整合的に接続孔を形
成することによって、配線層と接続孔との間の合わせ余
裕を不要にする自己整合接続技術が、半導体装置の微細
化に伴って重要になってきている。また、接続孔と配線
層との一部同士を平面的に重畳させることによって、接
続孔及び配線層に必要な面積を縮小させることも考えら
れている。
成することによって、配線層と接続孔との間の合わせ余
裕を不要にする自己整合接続技術が、半導体装置の微細
化に伴って重要になってきている。また、接続孔と配線
層との一部同士を平面的に重畳させることによって、接
続孔及び配線層に必要な面積を縮小させることも考えら
れている。
【０００３】図３は、この様な接続孔を有する半導体装
置の製造方法の一従来例を示している。この一従来例で
は、図３（ａ）に示す様に、Ｓｉ基板１１の表面にゲー
ト酸化膜としてのＳｉＯ2 膜１２を形成した後、多結晶
Ｓｉ膜１３とＷＳｉx 膜１４とを順次に堆積させてポリ
サイド層１５を形成し、このポリサイド層１５をゲート
電極のパターンに加工する。
置の製造方法の一従来例を示している。この一従来例で
は、図３（ａ）に示す様に、Ｓｉ基板１１の表面にゲー
ト酸化膜としてのＳｉＯ2 膜１２を形成した後、多結晶
Ｓｉ膜１３とＷＳｉx 膜１４とを順次に堆積させてポリ
サイド層１５を形成し、このポリサイド層１５をゲート
電極のパターンに加工する。
【０００４】その後、層間絶縁膜としてのＳｉＯ2 膜１
６をＣＶＤ法で堆積させ、接続孔を形成すべき位置に開
口１７ａを有するフォトレジスト１７をＳｉＯ2 膜１６
上に形成する。そして、図３（ｂ）に示す様に、フォト
レジスト１７をマスクにしたエッチングでＳｉＯ2 膜１
６に開口１６ａを形成した後、フォトレジスト１７を除
去する。
６をＣＶＤ法で堆積させ、接続孔を形成すべき位置に開
口１７ａを有するフォトレジスト１７をＳｉＯ2 膜１６
上に形成する。そして、図３（ｂ）に示す様に、フォト
レジスト１７をマスクにしたエッチングでＳｉＯ2 膜１
６に開口１６ａを形成した後、フォトレジスト１７を除
去する。
【０００５】次に、図３（ｃ）に示す様に、ＳｉＯ2 膜
２１をＣＶＤ法で堆積させる。そして、ＳｉＯ2 膜２１
の全面をエッチバックし、図３（ｄ）に示す様に、Ｓｉ
Ｏ2膜２１から成る側壁スペーサを開口１６ａ内に形成
して、ＳｉＯ2 膜２１に囲まれている接続孔２２をポリ
サイド層１５に対して自己整合的に形成する。その後、
図３（ｅ）に示す様に、不純物を含有する多結晶Ｓｉ膜
２３で、接続孔２２を介してＳｉ基板１１に接続する配
線を形成する。
２１をＣＶＤ法で堆積させる。そして、ＳｉＯ2 膜２１
の全面をエッチバックし、図３（ｄ）に示す様に、Ｓｉ
Ｏ2膜２１から成る側壁スペーサを開口１６ａ内に形成
して、ＳｉＯ2 膜２１に囲まれている接続孔２２をポリ
サイド層１５に対して自己整合的に形成する。その後、
図３（ｅ）に示す様に、不純物を含有する多結晶Ｓｉ膜
２３で、接続孔２２を介してＳｉ基板１１に接続する配
線を形成する。
【０００６】
【発明が解決しようとする課題】ところが、上述の一従
来例では、図３（ｄ）（ｅ）からも明らかな様に、接続
孔２２とポリサイド層１５との一部同士を平面的に重畳
させると、側壁スペーサであるＳｉＯ2 膜２１がポリサ
イド層１５上に残らない部分が生じ、この部分でポリサ
イド層１５と多結晶Ｓｉ膜２３とが短絡する可能性があ
って、半導体装置の信頼性が低下していた。
来例では、図３（ｄ）（ｅ）からも明らかな様に、接続
孔２２とポリサイド層１５との一部同士を平面的に重畳
させると、側壁スペーサであるＳｉＯ2 膜２１がポリサ
イド層１５上に残らない部分が生じ、この部分でポリサ
イド層１５と多結晶Ｓｉ膜２３とが短絡する可能性があ
って、半導体装置の信頼性が低下していた。
【０００７】ＣＶＤ法で堆積させるＳｉＯ2 膜２１の膜
厚を厚くすれば、側壁スペーサとしてのＳｉＯ2 膜２１
の幅も広くなって、このＳｉＯ2 膜２１でポリサイド層
１５を覆い易くなる。しかし、開口１６ａが埋められる
ほどに厚い膜厚のＳｉＯ2 膜２１を堆積させると、ポリ
サイド層１５に対して自己整合的に接続孔２２を形成す
ることができない。
厚を厚くすれば、側壁スペーサとしてのＳｉＯ2 膜２１
の幅も広くなって、このＳｉＯ2 膜２１でポリサイド層
１５を覆い易くなる。しかし、開口１６ａが埋められる
ほどに厚い膜厚のＳｉＯ2 膜２１を堆積させると、ポリ
サイド層１５に対して自己整合的に接続孔２２を形成す
ることができない。
【０００８】一方、開口１６ａの径を大きくすれば、膜
厚の厚いＳｉＯ2 膜２１を堆積させても、開口１６ａは
ＳｉＯ2 膜２１に埋められない。しかし、開口１６ａの
径を大きくすれば、接続孔２２の径も大きくなるので、
微細な半導体装置を製造することができない。つまり、
上述の一従来例では、微細で且つ信頼性の高い半導体装
置を製造することが困難であった。
厚の厚いＳｉＯ2 膜２１を堆積させても、開口１６ａは
ＳｉＯ2 膜２１に埋められない。しかし、開口１６ａの
径を大きくすれば、接続孔２２の径も大きくなるので、
微細な半導体装置を製造することができない。つまり、
上述の一従来例では、微細で且つ信頼性の高い半導体装
置を製造することが困難であった。
【０００９】
【課題を解決するための手段】請求項１の半導体装置の
製造方法は、第１の配線層上に絶縁膜を形成し、層間絶
縁膜に対してエッチング選択性を有する材料膜を前記絶
縁膜上に形成し、前記材料膜上に前記層間絶縁膜を形成
することを特徴としている。
製造方法は、第１の配線層上に絶縁膜を形成し、層間絶
縁膜に対してエッチング選択性を有する材料膜を前記絶
縁膜上に形成し、前記材料膜上に前記層間絶縁膜を形成
することを特徴としている。
【００１０】請求項２の半導体装置の製造方法は、前記
層間絶縁膜に対するエッチング選択性と絶縁性とを有す
る絶縁性材料膜を前記絶縁膜及び前記材料膜の代わりに
用いることを特徴としている。
層間絶縁膜に対するエッチング選択性と絶縁性とを有す
る絶縁性材料膜を前記絶縁膜及び前記材料膜の代わりに
用いることを特徴としている。
【００１１】請求項１の半導体装置の製造方法では、第
１の配線層上に絶縁膜を形成し、層間絶縁膜に対するエ
ッチング選択性を有する材料膜を絶縁膜上に形成してい
るので、接続孔を形成すべき位置の層間絶縁膜に形成す
る開口と第１の配線層との一部同士を平面的に重畳させ
ても、第１の配線層上には絶縁膜が残る。
１の配線層上に絶縁膜を形成し、層間絶縁膜に対するエ
ッチング選択性を有する材料膜を絶縁膜上に形成してい
るので、接続孔を形成すべき位置の層間絶縁膜に形成す
る開口と第１の配線層との一部同士を平面的に重畳させ
ても、第１の配線層上には絶縁膜が残る。
【００１２】このため、接続孔と第１の配線層との一部
同士を平面的に重畳させることができて、接続孔及び第
１の配線層に必要な面積を縮小させることができるにも
拘らず、開口の径が小さくて絶縁性の側壁スペーサの幅
が狭くても、接続孔において第１の配線層と第２の配線
層との間に絶縁耐圧を確保することができ、微細で且つ
信頼性の高い接続孔を第１の配線層に対して自己整合的
に形成することができる。
同士を平面的に重畳させることができて、接続孔及び第
１の配線層に必要な面積を縮小させることができるにも
拘らず、開口の径が小さくて絶縁性の側壁スペーサの幅
が狭くても、接続孔において第１の配線層と第２の配線
層との間に絶縁耐圧を確保することができ、微細で且つ
信頼性の高い接続孔を第１の配線層に対して自己整合的
に形成することができる。
【００１３】請求項２の半導体装置の製造方法では、層
間絶縁膜に対するエッチング選択性と絶縁性とを有する
絶縁性材料膜を絶縁膜及び材料膜の代わりに用いている
ので、膜の堆積工程やパターニング工程が少なくてよ
い。
間絶縁膜に対するエッチング選択性と絶縁性とを有する
絶縁性材料膜を絶縁膜及び材料膜の代わりに用いている
ので、膜の堆積工程やパターニング工程が少なくてよ
い。
【００１４】
【発明の実施の形態】以下、本願の発明の一実施形態
を、図１、２を参照しながら説明する。本実施形態で
は、図１（ａ）に示す様に、Ｓｉ基板１１の表面にゲー
ト酸化膜としてのＳｉＯ2 膜１２を形成した後、多結晶
Ｓｉ膜１３、ＷＳｉx 膜１４、ＳｉＯ2 膜２４及び多結
晶Ｓｉ膜２５を順次に堆積させる。多結晶Ｓｉ膜２５の
堆積は、例えば、次の条件で行う。
を、図１、２を参照しながら説明する。本実施形態で
は、図１（ａ）に示す様に、Ｓｉ基板１１の表面にゲー
ト酸化膜としてのＳｉＯ2 膜１２を形成した後、多結晶
Ｓｉ膜１３、ＷＳｉx 膜１４、ＳｉＯ2 膜２４及び多結
晶Ｓｉ膜２５を順次に堆積させる。多結晶Ｓｉ膜２５の
堆積は、例えば、次の条件で行う。
【００１５】多結晶Ｓｉ膜の堆積条件 装置；減圧ＣＶＤ装置 ガス；ＳｉＨ4 ／Ｈｅ／Ｎ2 ＝１００／４００／２００
ｓｃｃｍ 圧力；７０Ｐａ 温度；６１０℃
ｓｃｃｍ 圧力；７０Ｐａ 温度；６１０℃
【００１６】その後、ゲート電極のパターンのフォトレ
ジスト２６を多結晶Ｓｉ膜２５上に形成し、このフォト
レジスト２６をマスクにして、多結晶Ｓｉ膜２５、Ｓｉ
Ｏ2膜２４及び多結晶Ｓｉ膜１３とＷＳｉx 膜１４とか
ら成るポリサイド層１５に対して、下記の条件のドライ
エッチングを行う。
ジスト２６を多結晶Ｓｉ膜２５上に形成し、このフォト
レジスト２６をマスクにして、多結晶Ｓｉ膜２５、Ｓｉ
Ｏ2膜２４及び多結晶Ｓｉ膜１３とＷＳｉx 膜１４とか
ら成るポリサイド層１５に対して、下記の条件のドライ
エッチングを行う。
【００１７】多結晶Ｓｉ膜のエッチング条件 装置；ＥＣＲエッチング装置 ガス；Ｃｌ2 ／Ｏ2 ＝１０／５ｓｃｃｍ 圧力；０．１Ｐａ 高周波出力；５０Ｗ マイクロ波出力；３５０Ｗ
【００１８】ＳｉＯ2 膜のエッチング条件 装置；ＥＣＲエッチング装置 ガス；Ｃｌ2 ／Ｏ2 ／ＳＦ6 ＝５／２／５０ｓｃｃｍ 圧力；０．１Ｐａ 高周波出力；１５０Ｗ マイクロ波出力；３５０Ｗ
【００１９】ポリサイド層のエッチング条件 装置；ＥＣＲエッチング装置 ガス；Ｃｌ2 ／Ｏ2 ＝１０／５ｓｃｃｍ 圧力；０．１Ｐａ 高周波出力；５０Ｗ マイクロ波出力；３５０Ｗ
【００２０】次に、図１（ｂ）に示す様に、フォトレジ
スト２６を除去し、層間絶縁膜としてのＳｉＯ2 膜１６
を下記の条件で堆積させた後、接続孔を形成すべき位置
に開口１７ａを有するフォトレジスト１７をＳｉＯ2 膜
１６上に形成する。開口１７ａはポリサイド層１５等と
一部同士で平面的に重畳させる。
スト２６を除去し、層間絶縁膜としてのＳｉＯ2 膜１６
を下記の条件で堆積させた後、接続孔を形成すべき位置
に開口１７ａを有するフォトレジスト１７をＳｉＯ2 膜
１６上に形成する。開口１７ａはポリサイド層１５等と
一部同士で平面的に重畳させる。
【００２１】ＳｉＯ2 膜の堆積条件 装置；常圧ＣＶＤ装置 ガス；ＳｉＨ4 ／Ｏ2 ／Ｎ2 ＝１００／５００／１００
０ｓｃｃｍ 温度；４１０℃
０ｓｃｃｍ 温度；４１０℃
【００２２】次に、図１（ｃ）に示す様に、フォトレジ
スト１７をマスクにして、多結晶Ｓｉ膜２５をエッチン
グのストッパにすることができる様に、多結晶Ｓｉ膜２
５に対して大きなエッチング選択比を確保することがで
きる条件、例えば下記の条件のエッチングでＳｉＯ2 膜
１６に開口１６ａを形成した後、フォトレジスト１７を
除去する。
スト１７をマスクにして、多結晶Ｓｉ膜２５をエッチン
グのストッパにすることができる様に、多結晶Ｓｉ膜２
５に対して大きなエッチング選択比を確保することがで
きる条件、例えば下記の条件のエッチングでＳｉＯ2 膜
１６に開口１６ａを形成した後、フォトレジスト１７を
除去する。
【００２３】ＳｉＯ2 膜のエッチング条件 装置；枚葉式マグネトロンＲＩＥ装置 ガス；ＣＨＦ3 ／Ｏ2 ＝５０／５０ｓｃｃｍ 圧力；５．３Ｐａ 高周波出力；１６００Ｗ サセプタ温度；２０℃
【００２４】次に、図２（ａ）に示す様に、下記の条件
でＳｉＯ2 膜２１を堆積させる。 ＳｉＯ2 膜の堆積条件 装置；減圧ＣＶＤ装置 ガス；ＴＥＯＳ／Ｎ2 ＝５０／５ｓｃｃｍ 圧力；８０Ｐａ 温度；７２０℃
でＳｉＯ2 膜２１を堆積させる。 ＳｉＯ2 膜の堆積条件 装置；減圧ＣＶＤ装置 ガス；ＴＥＯＳ／Ｎ2 ＝５０／５ｓｃｃｍ 圧力；８０Ｐａ 温度；７２０℃
【００２５】次に、下記の条件でＳｉＯ2 膜２１の全面
をエッチバックし、図２（ｂ）に示す様に、ＳｉＯ2 膜
２１から成る側壁スペーサを開口１６ａ内に形成して、
ＳｉＯ2 膜２１に囲まれている接続孔２２をポリサイド
層１５に対して自己整合的に形成する。
をエッチバックし、図２（ｂ）に示す様に、ＳｉＯ2 膜
２１から成る側壁スペーサを開口１６ａ内に形成して、
ＳｉＯ2 膜２１に囲まれている接続孔２２をポリサイド
層１５に対して自己整合的に形成する。
【００２６】ＳｉＯ2 膜のエッチバック条件 装置；枚葉式マグネトロンＲＩＥ装置 ガス；ＣＨＦ3 ／Ｏ2 ＝４０／１０ｓｃｃｍ 圧力；２．７Ｐａ 高周波出力；１６００Ｗ サセプタ温度；２０℃
【００２７】次に、図２（ｃ）に示す様に、不純物を含
有する多結晶Ｓｉ膜２３を下記の条件で堆積させ、この
多結晶Ｓｉ膜２３をパターニングして、接続孔２２を介
してＳｉ基板１１に接続する配線を形成する。
有する多結晶Ｓｉ膜２３を下記の条件で堆積させ、この
多結晶Ｓｉ膜２３をパターニングして、接続孔２２を介
してＳｉ基板１１に接続する配線を形成する。
【００２８】多結晶Ｓｉ膜の堆積条件 装置；減圧ＣＶＤ装置 ガス；ＳｉＨ4 ／ＰＨ3 ／Ｈｅ＝５００／２５／３０ｓ
ｃｃｍ 圧力；７０Ｐａ 温度；６１０℃
ｃｃｍ 圧力；７０Ｐａ 温度；６１０℃
【００２９】以上の様な本実施形態では、ポリサイド層
１５上にＳｉＯ2 膜２４を形成しているので、図２
（ｂ）（ｃ）からも明らかな様に、接続孔２２とポリサ
イド層１５との一部同士を平面的に重畳させて、側壁ス
ペーサであるＳｉＯ2 膜２１が多結晶Ｓｉ膜２５上に残
らない部分が生じても、この部分におけるポリサイド層
１５と多結晶Ｓｉ膜２３との短絡を防止することができ
る。
１５上にＳｉＯ2 膜２４を形成しているので、図２
（ｂ）（ｃ）からも明らかな様に、接続孔２２とポリサ
イド層１５との一部同士を平面的に重畳させて、側壁ス
ペーサであるＳｉＯ2 膜２１が多結晶Ｓｉ膜２５上に残
らない部分が生じても、この部分におけるポリサイド層
１５と多結晶Ｓｉ膜２３との短絡を防止することができ
る。
【００３０】このため、側壁スペーサを形成するための
ＳｉＯ2 膜２１をＣＶＤ法で堆積させる際の膜厚を厚く
する必要がなく、開口１６ａがＳｉＯ2 膜２１で埋めら
れないので、既述の様に、ポリサイド層１５に対して自
己整合的に接続孔２２を形成することができる。従っ
て、ＳＲＡＭ及びＤＲＡＭやこれらを搭載するＡＳＩＣ
等の様に特に微細化が要求される半導体装置を良好に製
造することができる。
ＳｉＯ2 膜２１をＣＶＤ法で堆積させる際の膜厚を厚く
する必要がなく、開口１６ａがＳｉＯ2 膜２１で埋めら
れないので、既述の様に、ポリサイド層１５に対して自
己整合的に接続孔２２を形成することができる。従っ
て、ＳＲＡＭ及びＤＲＡＭやこれらを搭載するＡＳＩＣ
等の様に特に微細化が要求される半導体装置を良好に製
造することができる。
【００３１】なお、上述の実施形態では、ＳｉＯ2 膜１
６に開口１６ａを形成する際に多結晶Ｓｉ膜２５をエッ
チングのストッパにしているが、非晶質Ｓｉ膜や酸素の
含有量が多い半絶縁性多結晶Ｓｉ膜であるサイポス膜等
の様にＳｉの組成比が高い膜や、タングステンシリサイ
ド膜やチタンシリサイド膜等のシリサイド膜や、タング
ステン膜等の金属膜等を、多結晶Ｓｉ膜２５の代わりに
用いてもよい。
６に開口１６ａを形成する際に多結晶Ｓｉ膜２５をエッ
チングのストッパにしているが、非晶質Ｓｉ膜や酸素の
含有量が多い半絶縁性多結晶Ｓｉ膜であるサイポス膜等
の様にＳｉの組成比が高い膜や、タングステンシリサイ
ド膜やチタンシリサイド膜等のシリサイド膜や、タング
ステン膜等の金属膜等を、多結晶Ｓｉ膜２５の代わりに
用いてもよい。
【００３２】また、上述の実施形態では、絶縁膜として
のＳｉＯ2 膜２４とストッパ層としての多結晶Ｓｉ膜２
５との両方を用いているが、単一層でストッパ層になり
得る絶縁膜があれば、この絶縁膜をＳｉＯ2 膜２４及び
多結晶Ｓｉ膜２５の代わりに用いてもよい。
のＳｉＯ2 膜２４とストッパ層としての多結晶Ｓｉ膜２
５との両方を用いているが、単一層でストッパ層になり
得る絶縁膜があれば、この絶縁膜をＳｉＯ2 膜２４及び
多結晶Ｓｉ膜２５の代わりに用いてもよい。
【００３３】また、上述の実施形態は、配線である多結
晶Ｓｉ膜２５とＳｉ基板１１とを接続するための接続孔
２２を有する半導体装置の製造に本願の発明を適用した
ものであるが、配線同士を接続するための接続孔を有す
る半導体装置の製造にも本願の発明を適用することがで
きる。
晶Ｓｉ膜２５とＳｉ基板１１とを接続するための接続孔
２２を有する半導体装置の製造に本願の発明を適用した
ものであるが、配線同士を接続するための接続孔を有す
る半導体装置の製造にも本願の発明を適用することがで
きる。
【００３４】
【発明の効果】請求項１の半導体装置の製造方法では、
接続孔及び配線層に必要な面積を縮小させることができ
るにも拘らず、微細で且つ信頼性の高い接続孔を配線層
に対して自己整合的に形成することができるので、微細
で且つ信頼性の高い半導体装置を製造することができ
る。
接続孔及び配線層に必要な面積を縮小させることができ
るにも拘らず、微細で且つ信頼性の高い接続孔を配線層
に対して自己整合的に形成することができるので、微細
で且つ信頼性の高い半導体装置を製造することができ
る。
【００３５】請求項２の半導体装置の製造方法では、膜
の堆積工程やパターニング工程が少なくてよいので、微
細で且つ信頼性の高い半導体装置を低コストで製造する
ことができる。
の堆積工程やパターニング工程が少なくてよいので、微
細で且つ信頼性の高い半導体装置を低コストで製造する
ことができる。
【図１】本願の発明の一実施形態の前半を順次に示す側
断面図である。
断面図である。
【図２】一実施形態の後半を順次に示す側断面図であ
る。
る。
【図３】本願の発明の一従来例を順次に示す側断面図で
ある。
ある。
１１ Ｓｉ基板 １５ ポリサイド層 １
６ ＳｉＯ2 膜 １６ａ 開口 ２１ ＳｉＯ2 膜 ２
２ 接続孔 ２３ 多結晶Ｓｉ膜 ２４ ＳｉＯ2 膜 ２
５ 多結晶Ｓｉ膜
６ ＳｉＯ2 膜 １６ａ 開口 ２１ ＳｉＯ2 膜 ２
２ 接続孔 ２３ 多結晶Ｓｉ膜 ２４ ＳｉＯ2 膜 ２
５ 多結晶Ｓｉ膜
Claims (2)
- 【請求項１】 第１の配線層同士の間で且つ前記第１の
配線層よりも下層の導電領域と前記第１の配線層よりも
上層の第２の配線層とを接続するための接続孔を形成す
べき位置の層間絶縁膜に開口を形成した後に、絶縁性の
側壁スペーサを前記開口内に形成することによって、前
記第１の配線層に対して自己整合的に前記接続孔を形成
する半導体装置の製造方法において、 前記第１の配線層上に絶縁膜を形成し、 前記層間絶縁膜に対してエッチング選択性を有する材料
膜を前記絶縁膜上に形成し、 前記材料膜上に前記層間絶縁膜を形成することを特徴と
する半導体装置の製造方法。 - 【請求項２】 前記層間絶縁膜に対するエッチング選択
性と絶縁性とを有する絶縁性材料膜を前記絶縁膜及び前
記材料膜の代わりに用いることを特徴とする請求項１記
載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5412396A JPH09223732A (ja) | 1996-02-16 | 1996-02-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5412396A JPH09223732A (ja) | 1996-02-16 | 1996-02-16 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09223732A true JPH09223732A (ja) | 1997-08-26 |
Family
ID=12961831
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5412396A Pending JPH09223732A (ja) | 1996-02-16 | 1996-02-16 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09223732A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013131580A (ja) * | 2011-12-20 | 2013-07-04 | Toshiba Corp | 半導体装置及びその製造方法 |
-
1996
- 1996-02-16 JP JP5412396A patent/JPH09223732A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013131580A (ja) * | 2011-12-20 | 2013-07-04 | Toshiba Corp | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5753546A (en) | Method for fabricating metal oxide field effect transistors | |
| US5747379A (en) | Method of fabricating seamless tungsten plug employing tungsten redeposition and etch back | |
| JP3022744B2 (ja) | 半導体装置及びその製造方法 | |
| US6884736B2 (en) | Method of forming contact plug on silicide structure | |
| KR100277377B1 (ko) | 콘택트홀/스루홀의형성방법 | |
| JPH0774250A (ja) | コンタクトホール形成方法 | |
| JP3114931B2 (ja) | 導電体プラグを備えた半導体装置およびその製造方法 | |
| US6383862B2 (en) | Method of forming a contact hole in a semiconductor substrate using oxide spacers on the sidewalls of the contact hole | |
| US6246120B1 (en) | Sidewalls for guiding the via etch | |
| US5786637A (en) | Interconnection with metal plug and reduced step | |
| JPH10135331A (ja) | 半導体装置のコンタクトホール形成方法 | |
| JP2776960B2 (ja) | 半導体装置の製造方法 | |
| US6093627A (en) | Self-aligned contact process using silicon spacers | |
| US6329252B1 (en) | Method of forming self-aligned contacts | |
| US20030015796A1 (en) | Semiconductor device and production method thereof | |
| US7557038B2 (en) | Method for fabricating self-aligned contact hole | |
| US6248636B1 (en) | Method for forming contact holes of semiconductor memory device | |
| JPH08321591A (ja) | 半導体装置及びその製造方法 | |
| JPH09223732A (ja) | 半導体装置の製造方法 | |
| JP3520697B2 (ja) | 半導体装置及びその製造方法 | |
| US6303491B1 (en) | Method for fabricating self-aligned contact hole | |
| JP2702007B2 (ja) | 半導体装置の製造方法 | |
| JPH05226333A (ja) | 半導体装置の製造方法 | |
| JPH08153795A (ja) | コンタクト孔の形成方法 | |
| KR960004082B1 (ko) | 반도체 장치의 배선형성방법 |