JPH09223949A - 論理回路 - Google Patents

Abstract

(57)【要約】 【課題】 デジタル信号の転送及びラッチを安定に行
う。 【解決手段】 制御信号の第１の状態に応じて入力信号
をそのまま転送するとともに制御信号の第２の状態に応
じて第２の状態の直前の入力信号を保持及び出力する論
理回路であり、前記制御信号と前記入力信号とが印加さ
れる第１ナンドゲート（７）と、該第１ナンドゲートの
出力信号と前記制御信号とが印加される第２ナンドゲー
ト（８）と、前記第１及び第２ナンドゲートの出力信号
に応じて反転するＲ−Ｓフリップフロップ（１１）とを
備える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、デジタル信号の転
送及びラッチを行う論理回路に関するもので、特に安定
に動作を行えるようにした論理回路に関する。

【０００２】

【従来の技術】最近、ＩＣの内部回路を外部から調整す
るのにマイクロコンピュータを用いてデジタル的に調整
するものがある。これは、バスライン制御と呼ばれるも
ので、バスラインに調整用のデジタル信号を乗せてい
る。このバスライン制御では、転送するデータのラッチ
を行う必要がある。

【０００３】ラッチは、一般的に図２に示すようなＤ型
フリップフロップ（１）が用いられる。図３は、図２の
Ｄ型フリップフロップの入出力関係を示すもので、図２
のデータ端子（２）には図３（ａ）の入力信号が印加さ
れる。又、図２のクロック端子（３）には図３（ｂ）の
クロック信号が印加される。Ｄ型フリップフロップ
（１）は、クロック端子（３）のクロック信号が時刻ｔ
１に立ち上がるとデータ端子（２）の入力信号を内部に
取り込み保持する。そして、 Ｄ型フリップフロップ
（１）は、クロック端子（３）のクロック信号が時刻ｔ
２に立ち下がるとデータ端子（２）の入力信号をＱ出力
信号として端子（４）に出力する。

【０００４】その為、Ｄ型フリップフロップ（１）の端
子（４）には図３（ｃ）の信号が得られる。

【０００５】

【発明が解決しようとする課題】図２の回路ではデータ
の取り込みタイミングはｔ１であり、出力タイミングは
ｔ２であり異なっている。これは、図３（ｂ）のクロッ
ク信号の周期に依存している。これに対して、図３
（ｂ）のタイミングｔ２の時のデータを取り込み保持
し、更に出力させたい場合がある。

【０００６】そのような場合には図２のＤ型フリップフ
ロップ（１）では設定が難しかった。更に、図５の如き
回路が考えられる。図５の入力端子（１００）には入力
信号が印加され、端子（１０１）にはクロック信号が印
加される。端子（１０１）のクロック信号が「Ｈ」レベ
ルであったとする。すると、トランスミッションゲート
（１０２）が導通し、トランスミッションゲート（１０
３）が遮断する。トランスミッションゲート（１０２）
の導通に応じて、入力端子（１００）からの入力信号
は、インバータ（１０４）（１０５）を介して出力端子
（１０６）にそのまま表れる。

【０００７】次に、端子（１０１）のクロック信号が
「Ｌ」レベルであったとする。すると、トランスミッシ
ョンゲート（１０２）が遮断し、トランスミッションゲ
ート（１０３）が導通する。トランスミッションゲート
（１０３）の導通に応じて、出力端子（１０６）の信号
がインバータ（１０４）の入力端に印加される。そのた
め、出力端子（１０６）の信号が保持されて出力される
こととなる。

【０００８】しかしながら、図５の回路ではトランスミ
ッションゲート（１０２）とトランスミッションゲート
（１０３）の開閉タイミングによっては異常動作を起こ
す可能性があった。即ち、入力端子（１００）からの入
力信号が「Ｈ」から「Ｌ」に落ちた場合、出力端子（１
０６）では２ゲート分だけ遅れて「Ｈ」から「Ｌ」に落
ちる。そして、トランスミッションゲート（１０２）と
トランスミッションゲート（１０３）が共に開く状態が
あるとインバータ（１０５）からトランスミッションゲ
ート（１０３）に短絡電流が流れてしまうおそれがあっ
た。

【０００９】

【課題を解決するための手段】本発明は、上述の点に鑑
みなされたもので、制御信号の第１の状態に応じて入力
信号をそのまま転送するとともに制御信号の第２の状態
に応じて第２の状態の直前の入力信号を保持及び出力す
る論理回路であり、前記制御信号と前記入力信号とが印
加される第１ナンドゲートと、該第１ナンドゲートの出
力信号と前記制御信号とが印加される第２ナンドゲート
と、前記第１及び第２ナンドゲートの出力信号に応じて
反転するＲ−Ｓフリップフロップとを備え、前記Ｒ−Ｓ
フリップフロップの出力端より出力信号を得るようにし
たことを特徴とする。

【００１０】

【発明の実施の形態】図１は、本発明の論理回路を示す
もので、（５）は入力信号が印加される入力端子、
（６）は制御信号が印加される端子、（７）は前記制御
信号と前記入力信号とが印加される第１ナンドゲート、
（８）は第１ナンドゲート（７）の出力信号と前記制御
信号とが印加される第２ナンドゲート、（９）は前記第
１ナンドゲート（７）の出力信号が印加される第３ナン
ドゲート、（１０）は前記第２ナンドゲート（８）の出
力信号が印加される第４ナンドゲートである。

【００１１】第３ナンドゲート（９）と第４ナンドゲー
ト（１０）は、Ｒ−Ｓフリップフロップ（１１）として
動作する。第３ナンドゲート（９）は、Ｒ−Ｓフリップ
フロップ（１１）のセット入力（Ｓ）となり、第４ナン
ドゲート（１０）は、Ｒ−Ｓフリップフロップ（１１）
のリセット入力（Ｒ）となる。今、図１の入力端子
（５）に図４（ａ）の入力信号が印加され、端子（ｂ）
に図４（ｂ）の制御信号が印加されたとする。

【００１２】まず、前記制御信号が「Ｈ」レベルであっ
たとすると、第１及び第２ナンドゲート（７）（８）
は、インバータ動作となる。すると、入力端子（５）か
らの入力信号は反転されてＲ−Ｓフリップフロップ（１
１）のセット入力（Ｓ）印加される。その為、入力端子
（５）からの入力信号が「Ｈ」レベルになったとする
と、Ｒ−Ｓフリップフロップ（１１）はセットされて出
力端子（１２）は「Ｈ」となる。

【００１３】同時に、第１ナンドゲート（７）の出力信
号は第２ナンドゲート（８）を介してＲ−Ｓフリップフ
ロップ（１１）のリセット入力に印加される。しかしな
がら、第２ナンドゲート（８）で反転されるので第４ナ
ンドゲート（１０）は、動作しない。その結果、入力端
子（５）からの入力信号が「Ｈ」レベルになったとする
と、出力端子（１２）も「Ｈ」となる。

【００１４】この状態から、入力端子（５）の入力信号
が「Ｌ」レベルになったとすると、出力端子（１２）も
「Ｌ」となるので、それについて説明する。入力端子
（５）が「Ｌ」となると、第１ナンドゲート（７）の出
力信号は「Ｈ」となる。すると、Ｒ−Ｓフリップフロッ
プ（１１）のセット入力（Ｓ）には「Ｈ」が、Ｒ−Ｓフ
リップフロップ（１１）のリセット入力（Ｒ）には
「Ｌ」が印加される。Ｒ−Ｓフリップフロップ（１１）
のリセット入力（Ｒ）の「Ｌ」レベルに応じてＲ−Ｓフ
リップフロップ（１１）はリセットされる。その為、出
力端子（１２）は「Ｌ」となる。

【００１５】従って、図１の回路によれば図４（ａ）乃
至（ｃ）の前半部分に示すように制御信号が「Ｈ」レベ
ルの時には入力信号をそのまま出力端子（１２）に導出
できる。次に、制御信号が「Ｌ」レベルの時について説
明する。制御信号が「Ｌ」レベルとなると、第１及び第
２ナンドゲート（７）（８）の出力信号は、入力信号に
関わらず「Ｈ」を保つ。Ｒ−Ｓフリップフロップ（１
１）は、「Ｈ」の信号には応答しない。そのため、Ｒ−
Ｓフリップフロップ（１１）は制御信号が「Ｌ」レベル
となると、いわゆる禁止状態となり、直前の値を保持す
る。

【００１６】従って、図１の回路によれば、デジタル信
号の転送及びラッチを制御信号に応じて行うことができ
る。ところで、図１の回路では端子（６）の信号の立ち
上がり後に、第１ナンドゲート（７）の出力信号が立ち
下がるので、第２ナンドゲート（８）の出力端に「Ｌ」
レベルの微分パルスが発生してしまう。第２ナンドゲー
ト（８）からの「Ｌ」レベルの微分パルスがＲ−Ｓフリ
ップフロップ（１１）のリセット端子に印加されるとＲ
−Ｓフリップフロップ（１１）が一時的にリセット状態
になってしまう恐れがある。

【００１７】そこで、本発明ではそのような場合には、
第１ナンドゲート（７）の出力信号を第２ナンドゲート
（８）に印加するのを止め、入力信号をインバータで反
転して第２ナンドゲート（８）に印加するようにしてい
る。これにより微分パルスが発生することがない。図６
は、そのような論理回路の具体回路例を示すもので、図
１と同一の回路素子については同一の符号を付し、説明
を省略する。図７（ａ）乃至（ｅ）は、図６（ａ）乃至
（ｅ）の波形図である。図７に期間Ｔ１で示すように素
子の動作時間を考慮しても図６の構成では、図７（ｂ）
の信号が立ち上がった時には、図７（ｄ）の信号は既に
「Ｌ」レベルとなるので、第２ナンドゲート（８）の出
力端に「Ｌ」レベルの微分パルスが発生することはな
い。

【００１８】

【発明の効果】以上述べた如く、本発明によれば、デジ
タル信号の転送及びラッチを制御信号に応じて行うこと
ができる。又、本発明によれば、制御信号の切り替わり
タイミングの直前のデータを保持することができる。

【００１９】更に、本発明によれば、入力信号をインバ
ータで反転して第２ナンドゲートに印加するようにして
いる。これにより微分パルスが発生することがなく、誤
動作の恐れがない。

【図面の簡単な説明】

【図１】本発明の論理回路を示す回路図である。

【図２】従来のＤ−ＦＦを示すブロック図である。

【図３】図２の説明をするための波形図である。

【図４】図１の説明をするための波形図である。

【図５】従来のラッチ回路を説明するための回路図であ
る。

【図６】本発明の別の実施例の論理回路を示す回路図で
ある。

【図７】図６の説明をするための波形図である。

【符号の説明】

（７） 第１ナンドゲート （８） 第２ナンドゲート （９） 第３ナンドゲート （１０） 第４ナンドゲート

Claims (3)

【特許請求の範囲】
1. 【請求項１】 制御信号の第１の状態に応じて入力信号
   をそのまま転送するとともに制御信号の第２の状態に応
   じて第２の状態の直前の入力信号を保持及び出力する論
   理回路であり、 前記制御信号と前記入力信号とが印加される第１ゲート
   と、 前記入力信号の反転信号と前記制御信号とが印加される
   第２ゲートと、 前記第１及び第２ゲートの出力信号に応じて反転するＲ
   −Ｓフリップフロップとを備え、前記Ｒ−Ｓフリップフ
   ロップの出力端より出力信号を得るようにしたことを特
   徴とする論理回路。
2. 【請求項２】 制御信号の第１の状態に応じて入力信号
   をそのまま転送するとともに制御信号の第２の状態に応
   じて第２の状態の直前の入力信号を保持及び出力する論
   理回路であり、 前記制御信号と前記入力信号とが印加される第１ナンド
   ゲートと、 該第１ナンドゲートの出力信号と前記制御信号とが印加
   される第２ナンドゲートと、 前記第１及び第２ナンドゲートの出力信号に応じて反転
   するＲ−Ｓフリップフロップと、を備え、前記Ｒ−Ｓフ
   リップフロップの出力端より出力信号を得るようにした
   ことを特徴とする論理回路。
3. 【請求項３】 制御信号の第１の状態に応じて入力信号
   をそのまま転送するとともに制御信号の第２の状態に応
   じて第２の状態の直前の入力信号を保持及び出力する論
   理回路であり、 前記制御信号と前記入力信号とが印加される第１ナンド
   ゲートと、 該第１ナンドゲートの出力信号と前記制御信号とが印加
   される第２ナンドゲートと、 前記第１ナンドゲートの出力信号が印加される第３ナン
   ドゲートと、 前記第２ナンドゲートの出力信号が印加される第４ナン
   ドゲートと、を備え、前記第３ナンドゲートの出力信号
   を第４ナンドゲートに印加するとともに前記第４ナンド
   ゲートの出力信号を前記第３ナンドゲートに印加するよ
   うにしたことを特徴とする論理回路。