JPH09224060A - ベースバンド波形生成回路 - Google Patents
ベースバンド波形生成回路Info
- Publication number
- JPH09224060A JPH09224060A JP8029136A JP2913696A JPH09224060A JP H09224060 A JPH09224060 A JP H09224060A JP 8029136 A JP8029136 A JP 8029136A JP 2913696 A JP2913696 A JP 2913696A JP H09224060 A JPH09224060 A JP H09224060A
- Authority
- JP
- Japan
- Prior art keywords
- register
- sampling data
- data
- output
- sampling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005070 sampling Methods 0.000 claims abstract description 65
- 230000003111 delayed effect Effects 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000001228 spectrum Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【課題】 ＲＯＭ読み出しを高速化せずに、補間データ
の入ったベースバンド波を生成する。 【解決手段】 ＲＯＭ１１から読み出したサンプリング
データ（ｎビット）をレジスタ１３と、それより１クロ
ック遅れでレジスタ１４へラッチし、その各ラッチした
データＡ12、Ａ14のＭＳＢをインバータ１５、１６で反
転したのち加算器１７で加算する。さらに加算結果の上
位ｎー１ビットを下位ｎー１ビット、キャリーアウト信
号をインバータ１８で反転したビットをＭＳＢとして半
クロック遅れでレジスタ１１０へラッチすることで、２
つの隣接したサンプリングデータの平均値を求める。そ
してセレクタ１１１でレジスタ１４とレジスタ１１０の
データを半クロックごとに交互に読み出して補間された
サンプリングデータを生成する。
の入ったベースバンド波を生成する。 【解決手段】 ＲＯＭ１１から読み出したサンプリング
データ（ｎビット）をレジスタ１３と、それより１クロ
ック遅れでレジスタ１４へラッチし、その各ラッチした
データＡ12、Ａ14のＭＳＢをインバータ１５、１６で反
転したのち加算器１７で加算する。さらに加算結果の上
位ｎー１ビットを下位ｎー１ビット、キャリーアウト信
号をインバータ１８で反転したビットをＭＳＢとして半
クロック遅れでレジスタ１１０へラッチすることで、２
つの隣接したサンプリングデータの平均値を求める。そ
してセレクタ１１１でレジスタ１４とレジスタ１１０の
データを半クロックごとに交互に読み出して補間された
サンプリングデータを生成する。
Description
【０００１】
【発明の属する技術分野】本発明は、ベースバンド波形
生成回路に関するものである。
生成回路に関するものである。
【０００２】
【従来の技術】伝送路を介してパルス伝送を行う場合、
変調後のスペクトルの拡がりや符号間干渉を考慮したベ
ースバンドパルス波形（以下単にパルス波形という）が
用いられる。このための従来技術としては、とくに移動
機等の小型、軽量化が必要なシステムにおいては、１シ
ンボル分のパルス波形をサンプリングしたサンプリング
データをＲＯＭへ格納しておき、これを読み出しフィル
タを通すことによって所望のパルス波形を生成する方法
が用いられていた。ここで１シンボル分のパルス波形
は、方形波を目標とする特性を持つフィルタを通した波
形であって、１シンボル長をこえて０以外の値をもち、
いわゆる符号間干渉を生じるものであるから、一般に数
シンボル長にわたる波形である。また、この波形のサン
プリングレートは、原理的にはシンボル長に対応するナ
イキストレート以上であればよい。
変調後のスペクトルの拡がりや符号間干渉を考慮したベ
ースバンドパルス波形（以下単にパルス波形という）が
用いられる。このための従来技術としては、とくに移動
機等の小型、軽量化が必要なシステムにおいては、１シ
ンボル分のパルス波形をサンプリングしたサンプリング
データをＲＯＭへ格納しておき、これを読み出しフィル
タを通すことによって所望のパルス波形を生成する方法
が用いられていた。ここで１シンボル分のパルス波形
は、方形波を目標とする特性を持つフィルタを通した波
形であって、１シンボル長をこえて０以外の値をもち、
いわゆる符号間干渉を生じるものであるから、一般に数
シンボル長にわたる波形である。また、この波形のサン
プリングレートは、原理的にはシンボル長に対応するナ
イキストレート以上であればよい。
【０００３】
【発明が解決しようとする課題】上記のようにＲＯＭに
格納されたサンプリングデータは、図３（ａ）に示した
ように、角周波数ω0＝２π／Ｔを周期とする周波数ス
ペクトルを有している。ここでＴはサンプリング周期で
ある。このサンプリングデータからパルス波形を生成す
るためには、図３（ａ）の中央（ＤＣ成分）の１つの成
分をフィルタで取り出すが、サンプリング周期Ｔをナイ
キストレートに近い必要最大限の値とすると、図３
（ａ）の繰り返し周期ω0が小さくなり、波形再生のた
めのフィルタＦＬ１は急峻なカットオフ特性を持つもの
を必要とした。しかし急峻なカットオフ特性のフィルタ
の実現は難しく、また高価にもなる。
格納されたサンプリングデータは、図３（ａ）に示した
ように、角周波数ω0＝２π／Ｔを周期とする周波数ス
ペクトルを有している。ここでＴはサンプリング周期で
ある。このサンプリングデータからパルス波形を生成す
るためには、図３（ａ）の中央（ＤＣ成分）の１つの成
分をフィルタで取り出すが、サンプリング周期Ｔをナイ
キストレートに近い必要最大限の値とすると、図３
（ａ）の繰り返し周期ω0が小さくなり、波形再生のた
めのフィルタＦＬ１は急峻なカットオフ特性を持つもの
を必要とした。しかし急峻なカットオフ特性のフィルタ
の実現は難しく、また高価にもなる。
【０００４】そのための従来の解決策としては、隣接す
るサンプリングデータの中間にサンプリングデータを補
間し、サンプリング周期Ｔを半分にしたのと同等なサン
プリングデータをＲＯＭに格納する方法がとられてい
た。この方法によると、サンプリングデータの周波数ス
ペクトルは図３（ｂ）のように、その山の繰り返しが２
倍の周期となる。従って波形再生のためのフィルタＦＬ
２は、フィルタＦＬ１に比べてゆるやかなカットオフ特
性のものでよい。
るサンプリングデータの中間にサンプリングデータを補
間し、サンプリング周期Ｔを半分にしたのと同等なサン
プリングデータをＲＯＭに格納する方法がとられてい
た。この方法によると、サンプリングデータの周波数ス
ペクトルは図３（ｂ）のように、その山の繰り返しが２
倍の周期となる。従って波形再生のためのフィルタＦＬ
２は、フィルタＦＬ１に比べてゆるやかなカットオフ特
性のものでよい。
【０００５】ところが、サンプリング数を２倍にする
と、それを読み出すためのクロック速度も２倍にする必
要があり、ＲＯＭもその高速化したクロックで動作可能
なものでなければならない。しかし、伝送速度が大きく
なると、このＲＯＭ読み出しクロックの上昇はＲＯＭの
高価格化、さらには実現の困難性を増すという問題があ
った。
と、それを読み出すためのクロック速度も２倍にする必
要があり、ＲＯＭもその高速化したクロックで動作可能
なものでなければならない。しかし、伝送速度が大きく
なると、このＲＯＭ読み出しクロックの上昇はＲＯＭの
高価格化、さらには実現の困難性を増すという問題があ
った。
【０００６】本発明の目的は、ＲＯＭの読み出しクロッ
クの速度を大きくせず、かつ波形再生用のフィルタもと
くに急峻なカットオフ特性を必要としないようにしたベ
ースバンド波形生成回路を提供するにある。
クの速度を大きくせず、かつ波形再生用のフィルタもと
くに急峻なカットオフ特性を必要としないようにしたベ
ースバンド波形生成回路を提供するにある。
【０００７】
【課題を解決するための手段】本発明は、生成すべきベ
ースバンド波形のサンプリングデータを格納するための
ＲＯＭと、入力データに対応して読み出されたサンプリ
ングデータをラッチするための第１のレジスタと、１サ
ンプリングクロック前に前記第１のレジスタにラッチさ
れていたサンプリングデータをラッチするための第２の
レジスタと、前記第１及び第２のレジスタにラッチされ
た２つのサンプリングデータの平均値を算出するための
平均値算出手段と、該手段により算出された平均値を前
記第２のレジスタへのサンプリングデータのラッチより
サンプリングクロックの半周期分遅れたタイミングでラ
ッチするための第３のレジスタと、前記第２のレジスタ
及び第３のレジスタからラッチされているデータを交互
に読み出して補間データの挿入されたサンプリングデー
タを生成するためのセレクト手段と、を備えたことを特
徴とするベースバンド波形生成回路を開示する。
ースバンド波形のサンプリングデータを格納するための
ＲＯＭと、入力データに対応して読み出されたサンプリ
ングデータをラッチするための第１のレジスタと、１サ
ンプリングクロック前に前記第１のレジスタにラッチさ
れていたサンプリングデータをラッチするための第２の
レジスタと、前記第１及び第２のレジスタにラッチされ
た２つのサンプリングデータの平均値を算出するための
平均値算出手段と、該手段により算出された平均値を前
記第２のレジスタへのサンプリングデータのラッチより
サンプリングクロックの半周期分遅れたタイミングでラ
ッチするための第３のレジスタと、前記第２のレジスタ
及び第３のレジスタからラッチされているデータを交互
に読み出して補間データの挿入されたサンプリングデー
タを生成するためのセレクト手段と、を備えたことを特
徴とするベースバンド波形生成回路を開示する。
【０００８】さらに本発明は、前記平均値算出手段が、
前記第１のレジスタにラッチされたサンプリングデータ
の符号ビットのみを反転させるための第１の反転手段
と、前記第２のレジスタにラッチされたサンプリングデ
ータの符号ビットのみを反転させるための第２の反転手
段と、前記第１及び第２の反転手段が出力したデータを
加算する加算手段と、該手段のキャリーアウト信号を反
転するインバータと、とからなり、該インバータ出力を
最上位ビットとし、かつ前記加算手段の加算出力の最下
位ビットを除いたビット列を下位のビット列として出力
するように構成されたことを特徴とするベースバンド波
形生成回路を開示する。
前記第１のレジスタにラッチされたサンプリングデータ
の符号ビットのみを反転させるための第１の反転手段
と、前記第２のレジスタにラッチされたサンプリングデ
ータの符号ビットのみを反転させるための第２の反転手
段と、前記第１及び第２の反転手段が出力したデータを
加算する加算手段と、該手段のキャリーアウト信号を反
転するインバータと、とからなり、該インバータ出力を
最上位ビットとし、かつ前記加算手段の加算出力の最下
位ビットを除いたビット列を下位のビット列として出力
するように構成されたことを特徴とするベースバンド波
形生成回路を開示する。
【０００９】さらに本発明は、前記平均値算出手段が、
前記第１及び第２のレジスタにラッチされたサンプリン
グデータを加算するための加算手段と、前記第１及び第
２のレジスタにラッチされたサンプリングデータの各最
上位ビットと、前記加算手段のキャリーアウト信号との
排他的論理和をとるためのＥＯＲゲートとから成り、該
ＥＯＲゲート出力を最上位ビットとし、かつ前記加算手
段から出力された加算出力の最下位ビットを除いたビッ
ト列を下位のビット列として出力するように構成された
ことを特徴とするベースバンド波形生成回路を開示す
る。
前記第１及び第２のレジスタにラッチされたサンプリン
グデータを加算するための加算手段と、前記第１及び第
２のレジスタにラッチされたサンプリングデータの各最
上位ビットと、前記加算手段のキャリーアウト信号との
排他的論理和をとるためのＥＯＲゲートとから成り、該
ＥＯＲゲート出力を最上位ビットとし、かつ前記加算手
段から出力された加算出力の最下位ビットを除いたビッ
ト列を下位のビット列として出力するように構成された
ことを特徴とするベースバンド波形生成回路を開示す
る。
【００１０】
【発明の実施の形態】以下、本発明の実施の形態を説明
する。図１は、本発明になるベースバンド波形生成回路
の一例を示すブロック図で、ＲＯＭ１１、加算器１７、
セレクタ１１１、及び複数のレジスタ、インバータから
構成されている。ここでＲＯＭ１１に格納されているサ
ンプリングデータは、補間を行っていない、ナイキスト
レートに近い周期でサンプリングされたものとする。従
って読み出しクロックもそのサンプリング周期に相当す
る低速のものでよい。また図４は、このベースバンド波
形生成回路の動作例を示すタイミングチャートであり、
この図４と図１を用いて動作を説明する。
する。図１は、本発明になるベースバンド波形生成回路
の一例を示すブロック図で、ＲＯＭ１１、加算器１７、
セレクタ１１１、及び複数のレジスタ、インバータから
構成されている。ここでＲＯＭ１１に格納されているサ
ンプリングデータは、補間を行っていない、ナイキスト
レートに近い周期でサンプリングされたものとする。従
って読み出しクロックもそのサンプリング周期に相当す
る低速のものでよい。また図４は、このベースバンド波
形生成回路の動作例を示すタイミングチャートであり、
この図４と図１を用いて動作を説明する。
【００１１】まず、入力データに応じたサンプリングデ
ータが読み出しクロックＣＬにより１サンプルずつＲＯ
Ｍ１１から読み出され、それがレジスタ１２にラッチさ
れる。但し１サンプルがｎビットとする。このラッチさ
れたサンプリングデータＡ11の各サンプル値は、図４で
は１６進数００Ｈ、０２Ｈ、０５Ｈ、・・・で表されて
いる。このサンプリングデータＡ11は、１クロック遅れ
て次のレジスタ１３へラッチされ、図４のサンプリング
データＡ12となり、さらにこのサンプリングデータＡ12
が１クロック遅れて次のレジスタ１４へラッチされ、サ
ンプリングデータＡ14となる。これらのレジスタ１３、
１４にラッチされたサンプリングデータＡ12、Ａ14はと
もに符号ビットのついたオフセットバイナリデータであ
るので、これを符号ビットのないバイナリデータへ変換
する。このために、本回路では、サンプリングデータＡ
12、Ａ14のＭＳＢ（最上位ビット＝符号ビット）をイン
バータ１５、１６でそれぞれ反転してＭＳＢ以外のビッ
トと合成したバイナリデータＡ13、Ａ15を生成する。こ
うして符号ビットの処理を必要としないデータとしてか
ら加算器１７で加算する。そしてこの加算結果の加算デ
ータのＬＳＢ（最下位ビット）は切り捨てられ（図１の
ｎC）、残りのｎー１ビットを下位側のｎー１ビットと
し、さらにキャリアウト信号ＣOUTをインバータで反転
したビットをＭＳＢとしたデータがレジスタ１１０へ格
納される。
ータが読み出しクロックＣＬにより１サンプルずつＲＯ
Ｍ１１から読み出され、それがレジスタ１２にラッチさ
れる。但し１サンプルがｎビットとする。このラッチさ
れたサンプリングデータＡ11の各サンプル値は、図４で
は１６進数００Ｈ、０２Ｈ、０５Ｈ、・・・で表されて
いる。このサンプリングデータＡ11は、１クロック遅れ
て次のレジスタ１３へラッチされ、図４のサンプリング
データＡ12となり、さらにこのサンプリングデータＡ12
が１クロック遅れて次のレジスタ１４へラッチされ、サ
ンプリングデータＡ14となる。これらのレジスタ１３、
１４にラッチされたサンプリングデータＡ12、Ａ14はと
もに符号ビットのついたオフセットバイナリデータであ
るので、これを符号ビットのないバイナリデータへ変換
する。このために、本回路では、サンプリングデータＡ
12、Ａ14のＭＳＢ（最上位ビット＝符号ビット）をイン
バータ１５、１６でそれぞれ反転してＭＳＢ以外のビッ
トと合成したバイナリデータＡ13、Ａ15を生成する。こ
うして符号ビットの処理を必要としないデータとしてか
ら加算器１７で加算する。そしてこの加算結果の加算デ
ータのＬＳＢ（最下位ビット）は切り捨てられ（図１の
ｎC）、残りのｎー１ビットを下位側のｎー１ビットと
し、さらにキャリアウト信号ＣOUTをインバータで反転
したビットをＭＳＢとしたデータがレジスタ１１０へ格
納される。
【００１２】こうして得られたデータＡ16は、インバー
タ１８の作用で再びオフセットバイナリーデータとさ
れ、かつ加算値のＬＳＢを捨てて１ビット下方へシフト
したことで加算値が１／２倍された値となっている。さ
らに、レジスタ１１０のラッチは、クロックをインバー
タ１９で反転したタイミングで行われているから、デー
タＡ16は加算器１７の入力よりもクロック周期の１／２
だけ遅れたタイミングでラッチされている。即ち、サン
プリングデータＡ14と、それより１サンプル前のサンプ
リングデータＡ12との和の半分（平均値）が、半クロッ
クサイクル遅れてレジスタ１１０にラッチされている。
これは補間データである。
タ１８の作用で再びオフセットバイナリーデータとさ
れ、かつ加算値のＬＳＢを捨てて１ビット下方へシフト
したことで加算値が１／２倍された値となっている。さ
らに、レジスタ１１０のラッチは、クロックをインバー
タ１９で反転したタイミングで行われているから、デー
タＡ16は加算器１７の入力よりもクロック周期の１／２
だけ遅れたタイミングでラッチされている。即ち、サン
プリングデータＡ14と、それより１サンプル前のサンプ
リングデータＡ12との和の半分（平均値）が、半クロッ
クサイクル遅れてレジスタ１１０にラッチされている。
これは補間データである。
【００１３】セレクタ１１１は、そのセレクト信号Ｓが
ハイレベルのとき入力Ａを、ローレベルのとき入力Ｂを
選択して出力する。従って、いまセレクト信号Ｓはクロ
ックであるので、クロックがハイレベルのときサンプリ
ングデータＡ14が、ローレベルのときレジスタ１１０の
データＡ16が交互に出力される。こうして、データＡ16
が前述したようにＲＯＭ出力のサンプリングデータの補
間データとなって、サンプリングデータＡ14の各サンプ
リングデータの間に補間されて出力データＡ17が得られ
るから、ＲＯＭ１１の読みだしクロックは補間なしの低
速のものであっても、波形再生用のフィルタは特に急峻
なカットオフ特性を必要としない。
ハイレベルのとき入力Ａを、ローレベルのとき入力Ｂを
選択して出力する。従って、いまセレクト信号Ｓはクロ
ックであるので、クロックがハイレベルのときサンプリ
ングデータＡ14が、ローレベルのときレジスタ１１０の
データＡ16が交互に出力される。こうして、データＡ16
が前述したようにＲＯＭ出力のサンプリングデータの補
間データとなって、サンプリングデータＡ14の各サンプ
リングデータの間に補間されて出力データＡ17が得られ
るから、ＲＯＭ１１の読みだしクロックは補間なしの低
速のものであっても、波形再生用のフィルタは特に急峻
なカットオフ特性を必要としない。
【００１４】図２は、本発明になるベースバンド波形生
成回路の別の構成例を示すブロック図で、図１の回路と
同一の機能の回路には同一符号を付している。異なって
いるのは符号ビットの処理方法で、図１のインバータ１
５、１６、１８に代わって、ＥＯＲゲート（排他的論理
和）２０が設けられている点である。また、この回路の
動作例が図５のタイミングチャートに示されており、以
下、これらの図を用いて動作を説明する。
成回路の別の構成例を示すブロック図で、図１の回路と
同一の機能の回路には同一符号を付している。異なって
いるのは符号ビットの処理方法で、図１のインバータ１
５、１６、１８に代わって、ＥＯＲゲート（排他的論理
和）２０が設けられている点である。また、この回路の
動作例が図５のタイミングチャートに示されており、以
下、これらの図を用いて動作を説明する。
【００１５】図２に於て、ＲＯＭから読み出されたサン
プリングデータがレジスタ１３にサンプリングデータＡ
12として、またそれより１クロック遅れでレジスタ１４
にサンプリングデータＡ14としてラッチされるまでは図
１及び図４と同じである。次いでこれらのサンプリング
データＡ12とサンプリングデータＡ14は、符号ビットの
処理をしないままで加算器１７で加算され、その加算デ
ータのＬＳＢはすてられて、残りのｎー１ビットがレジ
スタ１１０の下位のｎー１ビットにラッチされる。一
方、サンプリングデータＡ12、Ａ14の各ＭＳＢ（符号ビ
ット）と、加算器１７のキャリーアウト信号ＣOUTはＥ
ＯＲゲート２０へ入力され、そのゲート出力がレジスタ
１１０のＭＳＢにセットされる。このように、キャリー
アウト信号ＣOUTをＥＯＲゲート２０で符号拡張するこ
とで、レジスタ１１０には、サンプリングデータＡ12と
サンプリングデータＡ14の平均値、つまり補間データＡ
16が、オフセットバイナリデータとして得られる。さら
に、このレジスタ１１０へのデータラッチのタイミング
は、図１の場合と同様にインバータ１９で反転されたク
ロックのため、クロックの半サイクル分遅れとなる。従
ってセレクタ１１１からは、やはり図１の場合と同じよ
うにして補間データが挿入された出力データＡ17が出力
される。
プリングデータがレジスタ１３にサンプリングデータＡ
12として、またそれより１クロック遅れでレジスタ１４
にサンプリングデータＡ14としてラッチされるまでは図
１及び図４と同じである。次いでこれらのサンプリング
データＡ12とサンプリングデータＡ14は、符号ビットの
処理をしないままで加算器１７で加算され、その加算デ
ータのＬＳＢはすてられて、残りのｎー１ビットがレジ
スタ１１０の下位のｎー１ビットにラッチされる。一
方、サンプリングデータＡ12、Ａ14の各ＭＳＢ（符号ビ
ット）と、加算器１７のキャリーアウト信号ＣOUTはＥ
ＯＲゲート２０へ入力され、そのゲート出力がレジスタ
１１０のＭＳＢにセットされる。このように、キャリー
アウト信号ＣOUTをＥＯＲゲート２０で符号拡張するこ
とで、レジスタ１１０には、サンプリングデータＡ12と
サンプリングデータＡ14の平均値、つまり補間データＡ
16が、オフセットバイナリデータとして得られる。さら
に、このレジスタ１１０へのデータラッチのタイミング
は、図１の場合と同様にインバータ１９で反転されたク
ロックのため、クロックの半サイクル分遅れとなる。従
ってセレクタ１１１からは、やはり図１の場合と同じよ
うにして補間データが挿入された出力データＡ17が出力
される。
【００１６】
【発明の効果】本発明によれば、補間データをＲＯＭに
格納せずに加算器を用いて生成することにより、ＲＯＭ
の読み出し速度を高めることなくかつその容量を増加す
ることなしに、補間データを伴ったサンプリングデータ
を生成できるという効果がある。
格納せずに加算器を用いて生成することにより、ＲＯＭ
の読み出し速度を高めることなくかつその容量を増加す
ることなしに、補間データを伴ったサンプリングデータ
を生成できるという効果がある。
【図１】本発明になるベースバンド波形生成回路の構成
例を示すブロック図である。
例を示すブロック図である。
【図２】本発明になるベースバンド波形生成回路の別の
構成例を示すブロック図である。
構成例を示すブロック図である。
【図３】ＲＯＭからサンプリングデータを読み出してベ
ースバンド波形（パルス波形）を生成する処理の説明図
である。
ースバンド波形（パルス波形）を生成する処理の説明図
である。
【図４】図１の回路の動作例を示すタイミングチャート
である。
である。
【図５】図２の回路の動作例を示すタイミングチャート
である。
である。
１１ ＲＯＭ １２、１３、１４、１１０ レジスタ １５、１６、１８、１９ インバータ １７ 加算器 １１１ セレクタ ２０ ＥＯＲゲート
Claims (3)
- 【請求項１】 生成すべきベースバンド波形のサンプリ
ングデータを格納するためのＲＯＭと、 入力データに対応して読み出されたサンプリングデータ
をラッチするための第１のレジスタと、 １サンプリングクロック前に前記第１のレジスタにラッ
チされていたサンプリングデータをラッチするための第
２のレジスタと、 前記第１及び第２のレジスタにラッチされた２つのサン
プリングデータの平均値を算出するための平均値算出手
段と、 該手段により算出された平均値を前記第２のレジスタへ
のサンプリングデータのラッチよりサンプリングクロッ
クの半周期分遅れたタイミングでラッチするための第３
のレジスタと、 前記第２のレジスタ及び第３のレジスタからラッチされ
ているデータを交互に読み出して補間データの挿入され
たサンプリングデータを生成するためのセレクト手段
と、 を備えたことを特徴とするベースバンド波形生成回路。 - 【請求項２】 前記平均値算出手段は、 前記第１のレジスタにラッチされたサンプリングデータ
の符号ビットのみを反転させるための第１の反転手段
と、 前記第２のレジスタにラッチされたサンプリングデータ
の符号ビットのみを反転させるための第２の反転手段
と、 前記第１及び第２の反転手段が出力したデータを加算す
る加算手段と、 該手段のキャリーアウト信号を反転するインバータと、 とから成り、該インバータ出力を最上位ビットとし、か
つ前記加算手段の加算出力の最下位ビットを除いたビッ
ト列を下位のビット列として出力するように構成された
ことを特徴とする請求項１記載のベースバンド波形生成
回路。 - 【請求項３】 前記平均値算出手段は、 前記第１及び第２のレジスタにラッチされたサンプリン
グデータを加算するための加算手段と、 前記第１及び第２のレジスタにラッチされたサンプリン
グデータの各最上位ビットと、前記加算手段のキャリー
アウト信号との排他的論理和をとるためのＥＯＲゲート
とから成り、該ＥＯＲゲート出力を最上位ビットとし、
かつ前記加算手段から出力された加算出力の最下位ビッ
トを除いたビット列を下位のビット列として出力するよ
うに構成されたことを特徴とする請求項１記載のベース
バンド波形生成回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8029136A JPH09224060A (ja) | 1996-02-16 | 1996-02-16 | ベースバンド波形生成回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8029136A JPH09224060A (ja) | 1996-02-16 | 1996-02-16 | ベースバンド波形生成回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09224060A true JPH09224060A (ja) | 1997-08-26 |
Family
ID=12267875
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8029136A Pending JPH09224060A (ja) | 1996-02-16 | 1996-02-16 | ベースバンド波形生成回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09224060A (ja) |
-
1996
- 1996-02-16 JP JP8029136A patent/JPH09224060A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2968350B2 (ja) | 直交変調回路 | |
| EP0631398A2 (en) | Method and apparatus for waveform shaping of packet data | |
| JP2000504514A (ja) | Ｎｒｚ／ｎｒｚｉデータを再生するためのデジタルアーキテクチャ | |
| JP3276852B2 (ja) | 符号変換回路 | |
| JPH0775343B2 (ja) | 同期検出回路及び方法 | |
| JPH082032B2 (ja) | スペクトラム拡散通信用相関器 | |
| JP3065979B2 (ja) | 高速フーリエ変換装置および方法、可変ビットリバース回路、逆高速フーリエ変換装置および方法、並びにｏｆｄｍ受信および送信装置 | |
| JP2000252795A (ja) | 移動平均フィルタ | |
| JPH0865107A (ja) | ディジタル補間フィルタ回路 | |
| JP2002208971A (ja) | 波形発生装置 | |
| JPH1125071A (ja) | 複素数乗算器 | |
| US6194977B1 (en) | State variable-based table-driven modulation signal generation | |
| JPH09168035A (ja) | 伝送データ整形装置 | |
| JP3574755B2 (ja) | π／４シフトＱＰＳＫ変調器および通信装置 | |
| JPH06291790A (ja) | π／４シフトＱＰＳＫ変調器 | |
| US4983965A (en) | Demodulation apparatus | |
| JP3619384B2 (ja) | シンボルタイミング検出方法 | |
| CN119854083B (zh) | 一种gmsk正交调制器 | |
| JPH0671275B2 (ja) | ディジタル符号復号装置 | |
| JPH07225630A (ja) | シーケンス機能付き任意波形発生器 | |
| JP3041932B2 (ja) | サンプルレート変換回路 | |
| KR100224313B1 (ko) | 고속 처리용 유한 임펄스 응답 필터 | |
| JP3092404B2 (ja) | 波形整形装置 | |
| JP2003115749A (ja) | 波形整形回路 | |
| JPH06188685A (ja) | Ｆｉｒフィルタ |