JP2000252795A - 移動平均フィルタ - Google Patents
移動平均フィルタInfo
- Publication number
- JP2000252795A JP2000252795A JP11050625A JP5062599A JP2000252795A JP 2000252795 A JP2000252795 A JP 2000252795A JP 11050625 A JP11050625 A JP 11050625A JP 5062599 A JP5062599 A JP 5062599A JP 2000252795 A JP2000252795 A JP 2000252795A
- Authority
- JP
- Japan
- Prior art keywords
- data
- coefficient
- signal
- moving average
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 10
- 238000010586 diagram Methods 0.000 description 11
- 230000000295 complement effect Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 101150065817 ROM2 gene Proteins 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/0248—Filters characterised by a particular frequency response or filtering method
- H03H17/026—Averaging filters
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Complex Calculations (AREA)
Abstract
(57)【要約】
【目的】 演算誤差が少なくハードも少ない移動平均フ
ィルタ 【構成】 連続する複数のデータを保持するデータ保持
部と、係数を記憶する係数記憶部と前記データ保持部に
保持されたデータのうち所定の組み合わせのデータを加
算する加算器と、該加算結果に前記係数記憶部から得ら
れる係数データを乗算する乗算器と、前記乗算器の乗算
結果を所定個数加算する加算器とを有することを特徴と
する移動平均フィルタ。
ィルタ 【構成】 連続する複数のデータを保持するデータ保持
部と、係数を記憶する係数記憶部と前記データ保持部に
保持されたデータのうち所定の組み合わせのデータを加
算する加算器と、該加算結果に前記係数記憶部から得ら
れる係数データを乗算する乗算器と、前記乗算器の乗算
結果を所定個数加算する加算器とを有することを特徴と
する移動平均フィルタ。
Description
【０００１】
【発明の属する技術分野】本発明は、入力信号の平均値
を計算して出力する平均値演算回路に関するものであ
り、特に移動平均値を算出するための移動平均フィルタ
に関するものである。
を計算して出力する平均値演算回路に関するものであ
り、特に移動平均値を算出するための移動平均フィルタ
に関するものである。
【０００２】
【従来技術の説明】信号を平滑化する一つの方法として
移動平均法を称される方法がある(例えば文献Ｉ：「ビ
ギナーズデジタルフィルタ」（1989.11.30）中村 尚吾
著、東京電機大学出版局、pp．９〜15)。この移動平均
法による移動平均の具体的な算出法は、ｋ番目に移動平
均値が求まっていてk+1番目の移動平均値を求める際
に、ｋ番目の移動平均値を求める際に用いたデータ中の
最も古いデータとk+1番目の移動平均値を求めるため入
力される新しいデータとの差をｋ番目の移動平均値に加
算して、移動平均値を求める方法である（文献Ｉの第14
頁）。この方法は、移動平均値を求める際の計算量を減
らせるという利点がある。
移動平均法を称される方法がある(例えば文献Ｉ：「ビ
ギナーズデジタルフィルタ」（1989.11.30）中村 尚吾
著、東京電機大学出版局、pp．９〜15)。この移動平均
法による移動平均の具体的な算出法は、ｋ番目に移動平
均値が求まっていてk+1番目の移動平均値を求める際
に、ｋ番目の移動平均値を求める際に用いたデータ中の
最も古いデータとk+1番目の移動平均値を求めるため入
力される新しいデータとの差をｋ番目の移動平均値に加
算して、移動平均値を求める方法である（文献Ｉの第14
頁）。この方法は、移動平均値を求める際の計算量を減
らせるという利点がある。
【０００３】
【発明が解決しようとする課題】しかしながら、最も古
いデータと新しいデータとの差を、いままで求めてあっ
た移動平均値に加算して移動平均値を求めるという従来
の方法では、次々の移動平均値の算出の際にそれ以前の
演算結果を用いたため、一度ノイズあるいは誤動作によ
って演算誤差が生じるとそれがどこまでも影響してしま
うという問題点があった。
いデータと新しいデータとの差を、いままで求めてあっ
た移動平均値に加算して移動平均値を求めるという従来
の方法では、次々の移動平均値の算出の際にそれ以前の
演算結果を用いたため、一度ノイズあるいは誤動作によ
って演算誤差が生じるとそれがどこまでも影響してしま
うという問題点があった。
【０００４】また、従来は移動平均をとった結果のさら
に移動平均をとるような場合があり、移動平均の段数が
多段になる場合には、移動平均の段数に応じてハードの
量が極端に増加するといった問題点があった。
に移動平均をとるような場合があり、移動平均の段数が
多段になる場合には、移動平均の段数に応じてハードの
量が極端に増加するといった問題点があった。
【０００５】
【課題を解決するための手段】上記の問題点を解決する
ために本発明の代表的な移動平均フィルタでは連続する
複数のデータを保持するデータ保持部と、係数を記憶す
る係数記憶部と前記データ保持部に保持されたデータの
うち所定の組み合わせのデータを加算する加算器と、該
加算結果に前記係数記憶部から得られる係数データを乗
算する乗算器と、前記乗算器の乗算結果を所定個数加算
する加算器とを有することを特徴とする。
ために本発明の代表的な移動平均フィルタでは連続する
複数のデータを保持するデータ保持部と、係数を記憶す
る係数記憶部と前記データ保持部に保持されたデータの
うち所定の組み合わせのデータを加算する加算器と、該
加算結果に前記係数記憶部から得られる係数データを乗
算する乗算器と、前記乗算器の乗算結果を所定個数加算
する加算器とを有することを特徴とする。
【０００６】
【発明の実施の形態】（第1の実施の形態）従来、移動
平均値の移動平均値を取るような場合は、移動平均計算
回路が複数段接続されていたが、本発明ではFIR（Finit
e Impulse Response：有限インパルス応答）型のフィル
タ構成で行う。以下、図面を参照して、本発明の実施の
形態について説明する。
平均値の移動平均値を取るような場合は、移動平均計算
回路が複数段接続されていたが、本発明ではFIR（Finit
e Impulse Response：有限インパルス応答）型のフィル
タ構成で行う。以下、図面を参照して、本発明の実施の
形態について説明する。
【０００７】図１は本発明第1の実施の形態に関わる移
動平均値演算回路の構成を示したブロック図である。
動平均値演算回路の構成を示したブロック図である。
【０００８】第１の実施の形態における移動平均値演算
回路では、1ビットの入力信号がRAMまたはシフトレジス
タで構成されたデータ保持部101に入力されている。こ
のデータ保持部101は、本発明における移動平均値を出
すのに最低限必要な数のデータが保持されている。本実
施の形態では後述するように、少なくとも連続する２２
個のデータが保持されている。データ保持部101からは
必要に応じて2つのデータが読み出される。この2つのデ
ータは加算器102の2つの入力端子に入力される。この加
算器102から出力される信号は乗算器103に入力される。
また乗算器103には係数記憶部である係数ROM104より、
係数データが入力されている。この乗算器103からの出
力信号は2つの入力端子を有する加算器105の一方の入力
に入力される。加算器105からの出力信号はD-F/F106に
入力される。このD-F/F106の出力信号は加算器105の他
方の入力およびラッチ回路107に入力されている。ラッ
チ回路107からの出力信号が移動平均の出力信号OUTとな
る。
回路では、1ビットの入力信号がRAMまたはシフトレジス
タで構成されたデータ保持部101に入力されている。こ
のデータ保持部101は、本発明における移動平均値を出
すのに最低限必要な数のデータが保持されている。本実
施の形態では後述するように、少なくとも連続する２２
個のデータが保持されている。データ保持部101からは
必要に応じて2つのデータが読み出される。この2つのデ
ータは加算器102の2つの入力端子に入力される。この加
算器102から出力される信号は乗算器103に入力される。
また乗算器103には係数記憶部である係数ROM104より、
係数データが入力されている。この乗算器103からの出
力信号は2つの入力端子を有する加算器105の一方の入力
に入力される。加算器105からの出力信号はD-F/F106に
入力される。このD-F/F106の出力信号は加算器105の他
方の入力およびラッチ回路107に入力されている。ラッ
チ回路107からの出力信号が移動平均の出力信号OUTとな
る。
【０００９】本実施の形態では、従来構成で、1段の移
動平均フィルタが移動平均を取るデータの個数を8個、
移動平均フィルタを従属に3段接続した場合を例に説明
する。
動平均フィルタが移動平均を取るデータの個数を8個、
移動平均フィルタを従属に3段接続した場合を例に説明
する。
【００１０】まず、移動平均を取る対象となる一つ目の
データをD0とする。平均値の対象となるデータはD0から
順にサンプリングタイムｔ毎にD1、D2…と入力される。
入力データが8個すなわちD7まで入力された時刻をT=0と
する。T=0の時の1段目の移動平均値データの出力は、 Ma0=(D0+D1+D2+…＋D5＋D6+D7)/８ となる。移動平均値であるので、この値はサンプリング
タイムtの期間経過するたびに変化する。
データをD0とする。平均値の対象となるデータはD0から
順にサンプリングタイムｔ毎にD1、D2…と入力される。
入力データが8個すなわちD7まで入力された時刻をT=0と
する。T=0の時の1段目の移動平均値データの出力は、 Ma0=(D0+D1+D2+…＋D5＋D6+D7)/８ となる。移動平均値であるので、この値はサンプリング
タイムtの期間経過するたびに変化する。
【００１１】データがDn+7まで入力された時刻をT=n（n
は自然数）とした場合、T=nの時の1段目の移動平均デー
タManは、 Man=(Dn+Dn+1+ Dn+2+…＋Dn+5＋Dn+6+ Dn+7)/8 (1) となる。
は自然数）とした場合、T=nの時の1段目の移動平均デー
タManは、 Man=(Dn+Dn+1+ Dn+2+…＋Dn+5＋Dn+6+ Dn+7)/8 (1) となる。
【００１２】1段目の移動平均フィルタに接続された2段
目の移動平均フィルタは、1段目の出力の8個の移動平均
をとる。
目の移動平均フィルタは、1段目の出力の8個の移動平均
をとる。
【００１３】T=7の時の2段目の移動平均データの出力を
Mb0とすると、 Mb0=(Ma0+Ma1+Ma2+…＋Ma5＋Ma6+Ma7)/8 となる。
Mb0とすると、 Mb0=(Ma0+Ma1+Ma2+…＋Ma5＋Ma6+Ma7)/8 となる。
【００１４】Ma0〜Ma7に、それぞれ前述の（1）式を代
入すると Mb0=(D0+2D1+3D2+…+6D5+7D6+8D7+7D8+6D9+…＋3D12＋2
D13+D14)/82 となる。
入すると Mb0=(D0+2D1+3D2+…+6D5+7D6+8D7+7D8+6D9+…＋3D12＋2
D13+D14)/82 となる。
【００１５】T=nの時、2段目の移動平均フィルタの出力
は Mbn=(Dn+2Dn+1+3Dn+2+4Dn+3+5Dn+4+6Dn+5+7Dn+6+8Dn+7+7Dn+8+6Dn+9+5Dn+10+4Dn +11 +3Dn+12＋2Dn+13+Dn+14)/82 (2) となる。
は Mbn=(Dn+2Dn+1+3Dn+2+4Dn+3+5Dn+4+6Dn+5+7Dn+6+8Dn+7+7Dn+8+6Dn+9+5Dn+10+4Dn +11 +3Dn+12＋2Dn+13+Dn+14)/82 (2) となる。
【００１６】更に2段目の移動平均出力に接続された3段
目の移動平均フィルタは、2段目の出力の8個の移動平均
をとる。T=14 の時の3段目の移動平均データをMc0とす
ると、 Mc0=(Mb0+Mb1+Mb2+…＋Mb5＋Mb6+Mb7)/8 となる。
目の移動平均フィルタは、2段目の出力の8個の移動平均
をとる。T=14 の時の3段目の移動平均データをMc0とす
ると、 Mc0=(Mb0+Mb1+Mb2+…＋Mb5＋Mb6+Mb7)/8 となる。
【００１７】Mb0〜Mb7に前述の（2）式を代入すると、T
=nの時の3段目の移動平均フィルタの出力は Mcn=(Dn+3Dn+1+6Dn+2+10Dn+3+15Dn+4+21Dn+5+28Dn+6+36Dn+7+42Dn+8+46Dn+9+48D n+10 +48Dn+11+46Dn+12+42Dn+13+36Dn+14+28Dn+15+21Dn+16+15Dn+17+ 10Dn+18+6D n+19 +3Dn+20+Dn+21)/83 ={(Dn+Dn+21)+3(Dn+1+Dn+20)+6(Dn+2+Dn+19)+10(Dn+3+Dn+18)+15(Dn+4+Dn+17) + 21(Dn+5+Dn+16)+28(Dn+6+Dn+15)+36(Dn+7+Dn+14)+42(Dn+8+Dn+13) +46(Dn+9+Dn+ 12 )+48(Dn+10+Dn+11)}/83 (3) となる。
=nの時の3段目の移動平均フィルタの出力は Mcn=(Dn+3Dn+1+6Dn+2+10Dn+3+15Dn+4+21Dn+5+28Dn+6+36Dn+7+42Dn+8+46Dn+9+48D n+10 +48Dn+11+46Dn+12+42Dn+13+36Dn+14+28Dn+15+21Dn+16+15Dn+17+ 10Dn+18+6D n+19 +3Dn+20+Dn+21)/83 ={(Dn+Dn+21)+3(Dn+1+Dn+20)+6(Dn+2+Dn+19)+10(Dn+3+Dn+18)+15(Dn+4+Dn+17) + 21(Dn+5+Dn+16)+28(Dn+6+Dn+15)+36(Dn+7+Dn+14)+42(Dn+8+Dn+13) +46(Dn+9+Dn+ 12 )+48(Dn+10+Dn+11)}/83 (3) となる。
【００１８】これは11次のFIR（Finite Impulse Respon
se：有限インパルス応答）型のフィルタで実現可能であ
ることを示している。図２は前述の（3）式を実現する
ためのFIRフィルタのシグナルフローを示す図である。
se：有限インパルス応答）型のフィルタで実現可能であ
ることを示している。図２は前述の（3）式を実現する
ためのFIRフィルタのシグナルフローを示す図である。
【００１９】以下、図1及び図2を用いて、本発明の第1
の実施の形態の動作について説明する。
の実施の形態の動作について説明する。
【００２０】データ保持部101には、1ビットのデータが
連続して入力されている。このデータ保持部は連続する
22個のデータを保持している。データ保持部101から
は、最新データDn+21と最古のデータDnが読み出され
る。読み出されたデータDn+21とDnとが加算器102により
加算される。この加算結果は乗算器103に入力される。
乗算機103では、係数ROM104より読み出された係数ｋ0=1
が入力された加算結果に乗算される。この乗算結果は加
算器105に入力される。その後加算器105の出力データは
D-F/F106に一時的に保持される。
連続して入力されている。このデータ保持部は連続する
22個のデータを保持している。データ保持部101から
は、最新データDn+21と最古のデータDnが読み出され
る。読み出されたデータDn+21とDnとが加算器102により
加算される。この加算結果は乗算器103に入力される。
乗算機103では、係数ROM104より読み出された係数ｋ0=1
が入力された加算結果に乗算される。この乗算結果は加
算器105に入力される。その後加算器105の出力データは
D-F/F106に一時的に保持される。
【００２１】次に、データ保持部101から、2つのデータ
Dn+1とDn+20が読み出され、加算器102により加算され
る。この加算結果が乗算器103に入力される。係数ROM10
4より読み出された係数ｋ1=3がこの加算結果に乗算され
る。この乗算結果が加算器105の一方の入力へと入力さ
れる。加算器105の他方の入力には、(Dn+1+Dn+20)＊ｋ1
の乗算結果が入力されるタイミングに合せて、D-F/F106
に一時的に保持されていた加算器105の結果が入力され
る。つまり一つ前のタイミングで加算器105によって計
算された結果が累積加算される。以下同様にしてデータ
保持部101から読み出されたDmとD2n+21-m(m=n,n+1,…,n
+10)が加算器102により加算され、この加算結果と係数R
OM104より読み出された係数ｋl(l=1〜10)が乗算器103に
より乗算され、この乗算結果が加算器105により累積加
算されという動作を繰り返す。前述の（3）式の分子に
当る部分、つまり図２のすべてが累積加算されたタイミ
ングで図示しないタイミング発生回路に基づいて、ラッ
チ回路107に対してラッチ信号が与えられ、ラッチ回路1
07は計算結果をラッチする。ラッチ回路は最終出力とし
ての移動平均値を出力する。ここで正確な最終出力を得
るためには、(3)式の分母に当る部分を計算し、ｋ11 =1
/83の乗算(83の除算)を行う必要がある。一般に2進数に
おける計算では2のｎ乗の乗算、除算は出力をそれぞれ
ｎビット上方、下方にシフトすることにより実現する事
が出来る。そこで実際にはD-F/F(F)からラッチ回路107
へ配線を行う場合に、下方に９ヒ゛ットシフトさせるような
接続とすること等により実現できる。よって83の除算に
関しては、特別なハードウェアの増加などはなく、簡単
に行う事が可能である。
Dn+1とDn+20が読み出され、加算器102により加算され
る。この加算結果が乗算器103に入力される。係数ROM10
4より読み出された係数ｋ1=3がこの加算結果に乗算され
る。この乗算結果が加算器105の一方の入力へと入力さ
れる。加算器105の他方の入力には、(Dn+1+Dn+20)＊ｋ1
の乗算結果が入力されるタイミングに合せて、D-F/F106
に一時的に保持されていた加算器105の結果が入力され
る。つまり一つ前のタイミングで加算器105によって計
算された結果が累積加算される。以下同様にしてデータ
保持部101から読み出されたDmとD2n+21-m(m=n,n+1,…,n
+10)が加算器102により加算され、この加算結果と係数R
OM104より読み出された係数ｋl(l=1〜10)が乗算器103に
より乗算され、この乗算結果が加算器105により累積加
算されという動作を繰り返す。前述の（3）式の分子に
当る部分、つまり図２のすべてが累積加算されたタイミ
ングで図示しないタイミング発生回路に基づいて、ラッ
チ回路107に対してラッチ信号が与えられ、ラッチ回路1
07は計算結果をラッチする。ラッチ回路は最終出力とし
ての移動平均値を出力する。ここで正確な最終出力を得
るためには、(3)式の分母に当る部分を計算し、ｋ11 =1
/83の乗算(83の除算)を行う必要がある。一般に2進数に
おける計算では2のｎ乗の乗算、除算は出力をそれぞれ
ｎビット上方、下方にシフトすることにより実現する事
が出来る。そこで実際にはD-F/F(F)からラッチ回路107
へ配線を行う場合に、下方に９ヒ゛ットシフトさせるような
接続とすること等により実現できる。よって83の除算に
関しては、特別なハードウェアの増加などはなく、簡単
に行う事が可能である。
【００２２】以上のように、本発明の第1の実施の形態
の発明によればを、FIR型フィルタの構成を用いたた
め、一度ノイズあるいは誤動作によって演算誤差が生じ
ても、次の演算サイクルでは正常な出力結果を得ること
ができる。また、移動平均の平均個数、従属接続段数が
変わっても、加算器、乗算器等のビット数及び係数ROM
を変更するだけで対応できるため、比較的ハードの面積
を増加させることなく実現できる。
の発明によればを、FIR型フィルタの構成を用いたた
め、一度ノイズあるいは誤動作によって演算誤差が生じ
ても、次の演算サイクルでは正常な出力結果を得ること
ができる。また、移動平均の平均個数、従属接続段数が
変わっても、加算器、乗算器等のビット数及び係数ROM
を変更するだけで対応できるため、比較的ハードの面積
を増加させることなく実現できる。
【００２３】（第2の実施の形態）図3は本発明の第2の
実施の形態の移動平均値演算回路の構成を示すブロック
図である。
実施の形態の移動平均値演算回路の構成を示すブロック
図である。
【００２４】第2の実施の形態における移動平均値演算
回路では、第1の実施の形態同様、1ビットの入力信号が
RAMまたはシフトレジスタで構成されたデータ保持部201
に入力されている。データ保持部201からは2つのデータ
が読み出される。この2つのデータはデコーダ210の2つ
の入力端子に入力される。このデコーダ210から出力さ
れる信号はセレクタ220のセレクト端子に入力される。
セレクタ220には係数ROM204より、係数データが入力さ
れている。このセレクタ220からの出力信号は2つの入力
端子を有する加算器205の一方の入力に入力される。加
算器205からの出力信号はD-F/F206に入力される。このD
-F/F206の出力信号は加算器205の他方の入力およびラッ
チ回路207に入力されている。ラッチ回路207からの出力
信号が移動平均の出力信号OUTとなる。
回路では、第1の実施の形態同様、1ビットの入力信号が
RAMまたはシフトレジスタで構成されたデータ保持部201
に入力されている。データ保持部201からは2つのデータ
が読み出される。この2つのデータはデコーダ210の2つ
の入力端子に入力される。このデコーダ210から出力さ
れる信号はセレクタ220のセレクト端子に入力される。
セレクタ220には係数ROM204より、係数データが入力さ
れている。このセレクタ220からの出力信号は2つの入力
端子を有する加算器205の一方の入力に入力される。加
算器205からの出力信号はD-F/F206に入力される。このD
-F/F206の出力信号は加算器205の他方の入力およびラッ
チ回路207に入力されている。ラッチ回路207からの出力
信号が移動平均の出力信号OUTとなる。
【００２５】以下、本発明第2の実施の形態の動作につ
いて説明する。データ保持部201には、1ビットのデータ
が連続して入力されている。このデータ保持部は連続す
る22個のデータを保持している。データ保持部201から
は、第1の実施の形態と同様に、それぞれDnとDｎ+21、D
n+1とDｎ+20、・・・・Dｎ+10とDn+11といった組み合わ
せの２つのデータが読み出される。この組み合わせは
（3）式に示された通りのものである。
いて説明する。データ保持部201には、1ビットのデータ
が連続して入力されている。このデータ保持部は連続す
る22個のデータを保持している。データ保持部201から
は、第1の実施の形態と同様に、それぞれDnとDｎ+21、D
n+1とDｎ+20、・・・・Dｎ+10とDn+11といった組み合わ
せの２つのデータが読み出される。この組み合わせは
（3）式に示された通りのものである。
【００２６】このデコーダは、読み出された二つのデー
タのそれぞれの値に応じて表1に示すようなデコード値
信号を出力するデコーダである。
タのそれぞれの値に応じて表1に示すようなデコード値
信号を出力するデコーダである。
【００２７】
【表１】
【００２８】つまり、デコーダへの二つの入力信号の和
が0となる時はゼロ信号を出力し、デコーダへの二つの
入力信号の和が1となる時はスルー信号を出力し、デコ
ーダへの二つの入力信号の和が2となる時はシフト信号
を出力する。このデコーダ210の回路例を図4に示す。デ
コーダ210はAND回路、EX-OR回路、NOR回路のそれぞれに
前記の2つの入力データが与えられる。またその出力は
それぞれシフト、スルー、ゼロ信号である。これは前述
の表1の論理を満たす論理回路であれば適宜変更も可能
である。
が0となる時はゼロ信号を出力し、デコーダへの二つの
入力信号の和が1となる時はスルー信号を出力し、デコ
ーダへの二つの入力信号の和が2となる時はシフト信号
を出力する。このデコーダ210の回路例を図4に示す。デ
コーダ210はAND回路、EX-OR回路、NOR回路のそれぞれに
前記の2つの入力データが与えられる。またその出力は
それぞれシフト、スルー、ゼロ信号である。これは前述
の表1の論理を満たす論理回路であれば適宜変更も可能
である。
【００２９】係数処理部であるセレクタ220はデコーダ2
10からのデコード値信号に応じて動作を行う。デコーダ
210からゼロ信号を受けた場合、セレクタ220は、係数RO
M204からの信号には関係なく"L"レベル信号を加算デー
タとして出力する。デコーダ210からスルー信号を受け
た場合には、係数ROM204からの信号をそのまま出力す
る。またデコーダ210からシフト信号を受けた場合には
係数ROM204からの信号を1ヒ゛ット上方にシフトして出力す
る。このセレクタ220の回路例を図5に示す。
10からのデコード値信号に応じて動作を行う。デコーダ
210からゼロ信号を受けた場合、セレクタ220は、係数RO
M204からの信号には関係なく"L"レベル信号を加算デー
タとして出力する。デコーダ210からスルー信号を受け
た場合には、係数ROM204からの信号をそのまま出力す
る。またデコーダ210からシフト信号を受けた場合には
係数ROM204からの信号を1ヒ゛ット上方にシフトして出力す
る。このセレクタ220の回路例を図5に示す。
【００３０】加算器205ではD-F/F206に保持されていた
一つ前の加算結果と、セレクタ220から受け取った加算
データを加算し、新たにD-F/F206に出力する。
一つ前の加算結果と、セレクタ220から受け取った加算
データを加算し、新たにD-F/F206に出力する。
【００３１】全てが加算されるとラッチ信号によりD-F/
F206の出力信号がラッチ回路207にラッチされる。
F206の出力信号がラッチ回路207にラッチされる。
【００３２】ラッチ回路207からの出力信号は、移動平
均値として出力される。
均値として出力される。
【００３３】このように式（3）の ( )の中だけの演
算、つまりDnとDｎ+21、Dn+1とDｎ+20、・・・・Dｎ+10
とDn+11といった組み合わせの２つのデータの加算をデ
コーダを用いて行い、演算結果に応じたデコード値信号
を出力する。このデコード値信号に基づいて係数ROM204
から読み出された係数値を処理をする。この処理された
係数値を累積加算することにより移動平均値を算出する
ことができる。
算、つまりDnとDｎ+21、Dn+1とDｎ+20、・・・・Dｎ+10
とDn+11といった組み合わせの２つのデータの加算をデ
コーダを用いて行い、演算結果に応じたデコード値信号
を出力する。このデコード値信号に基づいて係数ROM204
から読み出された係数値を処理をする。この処理された
係数値を累積加算することにより移動平均値を算出する
ことができる。
【００３４】以上のように、本発明の第２の実施例を用
いると、第1の実施の形態と同様効果を得ると同時に、
乗算器を用いず、簡単なデコード回路とセレクタ回路で
実現できるため、ハードウェアに要する面積をより小さ
くすることができる。
いると、第1の実施の形態と同様効果を得ると同時に、
乗算器を用いず、簡単なデコード回路とセレクタ回路で
実現できるため、ハードウェアに要する面積をより小さ
くすることができる。
【００３５】（第３の実施の形態）図６は本発明の第３
の実施の形態の移動平均値演算回路の構成を示すブロッ
ク図である。図６において第2の実施の形態と同様の構
成に関しては同一の符号を用いるものとする。
の実施の形態の移動平均値演算回路の構成を示すブロッ
ク図である。図６において第2の実施の形態と同様の構
成に関しては同一の符号を用いるものとする。
【００３６】第3の実施の形態では、第2の実施の形態
と、デコーダ310とセレクタ320、キャリーイン端子付き
加算器350が異なる構成となっている。デコーダ310から
の出力信号は、セレクタに入力されるとともにキャリー
イン端子付き加算器のキャリーイン信号端子Ciに入力さ
れる。
と、デコーダ310とセレクタ320、キャリーイン端子付き
加算器350が異なる構成となっている。デコーダ310から
の出力信号は、セレクタに入力されるとともにキャリー
イン端子付き加算器のキャリーイン信号端子Ciに入力さ
れる。
【００３７】デコーダが読み出す二つのデータは第2の
実施の形態と同様である。このデコーダでは、表2に示
すデコードを行い、この結果をセレクタ及びキャリーイ
ン端子付き加算器のキャリーイン信号端子Ciにセレクト
信号として出力する。
実施の形態と同様である。このデコーダでは、表2に示
すデコードを行い、この結果をセレクタ及びキャリーイ
ン端子付き加算器のキャリーイン信号端子Ciにセレクト
信号として出力する。
【００３８】
【表２】
【００３９】例えば、デコーダ310に入力されたDnとD
n+21の和が0であった場合には、セレクト信号としてマ
イナス信号を出力する。和が1であった場合にはゼロ信
号を出力する。和が１０であった場合にはスルー信号を
出力する。このデコーダからの出力信号を受けて、セレ
クタはマイナス信号を受けた場合には、係数ROM204から
の信号のを反転させた信号を出力する。ゼロ信号を受け
た場合には、係数ROM204からの信号によらず"L"レベル
信号を出力する。スルー信号を受けた場合には係数ROM2
04からの信号をそのまま出力する。また、デコーダから
マイナス信号が出力された場合のみデコーダ310からキ
ャリーイン端子付き加算器350へ"H"レベル信号を出力さ
れる。デコーダ310からのデコーダ値信号がその他の信
号の場合には、キャリーイン端子付き加算器へ"L"レベ
ル信号を出力する。
n+21の和が0であった場合には、セレクト信号としてマ
イナス信号を出力する。和が1であった場合にはゼロ信
号を出力する。和が１０であった場合にはスルー信号を
出力する。このデコーダからの出力信号を受けて、セレ
クタはマイナス信号を受けた場合には、係数ROM204から
の信号のを反転させた信号を出力する。ゼロ信号を受け
た場合には、係数ROM204からの信号によらず"L"レベル
信号を出力する。スルー信号を受けた場合には係数ROM2
04からの信号をそのまま出力する。また、デコーダから
マイナス信号が出力された場合のみデコーダ310からキ
ャリーイン端子付き加算器350へ"H"レベル信号を出力さ
れる。デコーダ310からのデコーダ値信号がその他の信
号の場合には、キャリーイン端子付き加算器へ"L"レベ
ル信号を出力する。
【００４０】一般に、ΔΣ方式のA/Dコンバータより出
力される1ビットデータは、"H"または"L"の2値のレベル
データであるが、移動平均フィルター以後のブロックで
の演算では、2の補数形式のデータが使用される。実施
例２の回路では、この移動平均ブロック後に、この2値
レベル信号から2の補数形式への変換ブロックを必要と
するが、第3の実施の形態のデコーダ310の回路を用いる
ことにより、このブロック内で2値レベル信号から2の補
数形式への変換も同時に行うことができる。すなわち、
式（3）の ( )の中だけの加算値が１０であった場合
には係数値を加え、演算値が1であった場合には加算せ
ず、演算値が0であった場合には係数値を減算すること
により、出力値が符号をもった2の補数形式へと変換で
きる。このように、演算をデコーダを用いて行い、その
演算結果により係数値を処理し、累積加算することによ
り移動平均値を算出することができる。このデコーダ
と、セレクタの回路例をそれぞれ図7、図8に示す。
力される1ビットデータは、"H"または"L"の2値のレベル
データであるが、移動平均フィルター以後のブロックで
の演算では、2の補数形式のデータが使用される。実施
例２の回路では、この移動平均ブロック後に、この2値
レベル信号から2の補数形式への変換ブロックを必要と
するが、第3の実施の形態のデコーダ310の回路を用いる
ことにより、このブロック内で2値レベル信号から2の補
数形式への変換も同時に行うことができる。すなわち、
式（3）の ( )の中だけの加算値が１０であった場合
には係数値を加え、演算値が1であった場合には加算せ
ず、演算値が0であった場合には係数値を減算すること
により、出力値が符号をもった2の補数形式へと変換で
きる。このように、演算をデコーダを用いて行い、その
演算結果により係数値を処理し、累積加算することによ
り移動平均値を算出することができる。このデコーダ
と、セレクタの回路例をそれぞれ図7、図8に示す。
【００４１】以上のように、本発明の第3の実施例を用
いると、第1、第２の実施例と同様効果を得ると同時
に、2値レベル信号から、2の補数形式への変換回路も含
んでいるため、ハードウェアに要する面積をより小さく
することができる。
いると、第1、第２の実施例と同様効果を得ると同時
に、2値レベル信号から、2の補数形式への変換回路も含
んでいるため、ハードウェアに要する面積をより小さく
することができる。
【図１】本発明の第1の実施の形態のブロック図を示
す。
す。
【図２】本発明のFIRフィルタのシグナルフローを示
す。
す。
【図３】本発明の第2の実施の形態のブロック図を示
す。
す。
【図４】本発明の第2の実施の形態におけるデコーダの
回路図を示す。
回路図を示す。
【図５】本発明第２の実施の形態におけるセレクタの回
路図を示す。
路図を示す。
【図６】本発明の第３の実施の形態のブロック図を示
す。
す。
【図７】本発明の第３の実施の形態におけるデコーダの
回路図を示す。
回路図を示す。
【図８】本発明の第3の実施の形態におけるセレクタの
回路図を示す。
回路図を示す。
Claims (4)
- 【請求項１】 連続する複数のデータを保持するデータ
保持部と、 係数を記憶する係数記憶部と前記データ保持部に保持さ
れたデータのうち所定の組み合わせのデータを加算する
加算器と、 該加算結果に前記係数記憶部から得られる係数データを
乗算する乗算器と、 前記乗算器の乗算結果を所定個数加算する加算器とを有
することを特徴とする移動平均フィルタ。 - 【請求項２】 連続する複数のデータを保持するデータ
保持部と、 係数を記憶する係数記憶部と前記データ保持部に保持さ
れたデータのうち所定の組み合わせのデータを加算し、
該加算結果に応じた信号を出力するデコード値信号出力
部と、 前記デコード値信号出力部から出力されるデコード値信
号に基づいて、前記係数記憶部から得られる係数データ
を処理し、加算データとして出力する係数処理部と、 前記加算データを所定個数連続して加算する加算器とを
有することを特徴とする移動平均フィルタ。 - 【請求項３】 前記デコード値信号出力部は前記係数記
憶部から得られる係数データに関わらず出力を固定する
第1の信号と、 前記係数記憶部から得られる係数データを通過させる第
2の信号と、前記係数記憶部から得られる係数データを
所定ビット数シフトさせる第3の信号とを出力すること
を特徴とする請求項2記載の移動平均フィルタ。 - 【請求項４】 前記デコード値信号出力部は前記係数記
憶部から得られる係数データに関わらず出力を固定する
第1の信号と、前記係数記憶部から得られる係数データ
を通過させる第2の信号と、前記係数記憶部から得られ
る係数データを反転させる第3の信号とを出力すること
を特徴とする請求項2記載の移動平均フィルタ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11050625A JP2000252795A (ja) | 1999-02-26 | 1999-02-26 | 移動平均フィルタ |
| US09/512,345 US6304133B1 (en) | 1999-02-26 | 2000-02-24 | Moving average filter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11050625A JP2000252795A (ja) | 1999-02-26 | 1999-02-26 | 移動平均フィルタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000252795A true JP2000252795A (ja) | 2000-09-14 |
Family
ID=12864177
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11050625A Pending JP2000252795A (ja) | 1999-02-26 | 1999-02-26 | 移動平均フィルタ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6304133B1 (ja) |
| JP (1) | JP2000252795A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010271210A (ja) * | 2009-05-22 | 2010-12-02 | Seiko Epson Corp | 周波数測定装置 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4687321B2 (ja) * | 2005-08-12 | 2011-05-25 | オムロンヘルスケア株式会社 | 電子血圧計 |
| US7673111B2 (en) * | 2005-12-23 | 2010-03-02 | Intel Corporation | Memory system with both single and consolidated commands |
| ES2335855B1 (es) | 2006-09-26 | 2011-02-07 | Universidad Antonio De Nebrija | Filtro de media movil y metedo para la deteccion y correccion de errores utilizando paridad bidimensional. |
| JP4838206B2 (ja) * | 2007-07-18 | 2011-12-14 | ラピスセミコンダクタ株式会社 | フィルタ回路および方法 |
| US8381053B1 (en) | 2008-04-09 | 2013-02-19 | Marvell International Ltd. | Generating a moving average |
| KR101029611B1 (ko) * | 2008-12-23 | 2011-04-15 | 한국전자통신연구원 | 이동 평균 필터 |
| CN102195903A (zh) * | 2010-03-11 | 2011-09-21 | 南方医科大学 | 一种信号去噪方法及其信号去噪放大器 |
| DE102013201126B4 (de) * | 2013-01-24 | 2023-12-28 | Rohde & Schwarz GmbH & Co. Kommanditgesellschaft | Filter für interpolierte Signale |
| WO2017037880A1 (ja) * | 2015-09-01 | 2017-03-09 | 日本電気株式会社 | Δς変調器、送信機及び積分器 |
| TWI625935B (zh) * | 2017-05-12 | 2018-06-01 | 中原大學 | 移動平均低通濾波裝置與方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5079734A (en) * | 1990-04-30 | 1992-01-07 | Harris Corporation | Digital decimation filter |
| JP2591864B2 (ja) * | 1991-01-30 | 1997-03-19 | 日本電気アイシーマイコンシステム株式会社 | ディジタルフィルタ |
| JPH09238048A (ja) | 1996-02-29 | 1997-09-09 | Sanyo Electric Co Ltd | デジタルフィルタ |
-
1999
- 1999-02-26 JP JP11050625A patent/JP2000252795A/ja active Pending
-
2000
- 2000-02-24 US US09/512,345 patent/US6304133B1/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010271210A (ja) * | 2009-05-22 | 2010-12-02 | Seiko Epson Corp | 周波数測定装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6304133B1 (en) | 2001-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6243729B1 (en) | Digital finite-impulse-response (FIR) filter with a modified architecture based on high order Radix-N numbering | |
| US6131105A (en) | Calculation of a scalar product in a direct-type FIR filter | |
| JP2000252795A (ja) | 移動平均フィルタ | |
| FI96256B (fi) | Menetelmä ja järjestely transponoidussa digitaalisessa FIR-suodattimessa binäärisen sisääntulosignaalin kertomiseksi tappikertoimilla sekä menetelmä transponoidun digitaalisen suodattimen suunnittelemiseksi | |
| Balaji et al. | Design of FIR filter with fast adders and fast multipliers using RNS algorithm | |
| JP2570874B2 (ja) | デシメータ回路 | |
| Premkumar | A formal framework for conversion from binary to residue numbers | |
| JPH082014B2 (ja) | 多段デジタル・フィルタ | |
| CN120743221A (zh) | 一种概率符号生成方法、概率符号的运算方法及设备 | |
| JP3833884B2 (ja) | ディジタルフィルタ | |
| JPH10509011A (ja) | 改良されたディジタルフィルタ | |
| JPH0590897A (ja) | オーバーサンプリングフイルタ回路 | |
| CN112988111B (zh) | 一种单比特乘法器 | |
| CN116781041B (zh) | 一种具有高资源利用率的多速率变换滤波器 | |
| CN219179915U (zh) | 多项式运算电路和信号处理装置 | |
| JP4408727B2 (ja) | ディジタル回路 | |
| JP2002026692A (ja) | アダプティブフィルタおよびアダプティブフィルタのタップ係数更新方法 | |
| KR0140805B1 (ko) | 에프아이알 필터의 비트 직렬 연산장치 | |
| US6578062B1 (en) | Method and circuit for digital division | |
| JP3258938B2 (ja) | デシメーションフィルタ | |
| KR0162320B1 (ko) | 고집적 회로 구현에 적합한 고차 유한 충격 응답 필터 구조 | |
| Fraser et al. | An adaptive digital signal processor based on the residue number system | |
| JP2864598B2 (ja) | ディジタル演算回路 | |
| CN116579353A (zh) | 一种实现并行转置fir滤波器的方法及装置 | |
| CN121461929A (zh) | 数字滤波装置、芯片及其控制方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020416 |