JPH09230970A5

JPH09230970A5 -

Info

Publication number: JPH09230970A5
Application number: JP1997034463A
Authority: JP
Filing date: 1997-02-03
Publication date: 2005-01-06

Claims

データ処理システム（１０）であって、
複数の集積回路端子（１２４，１２６，１２８）、
複数のアドレス値、複数のデータ値、および複数の制御値を通信するための中央処理ユニット（１２）、
前記中央処理ユニット（１２）に結合され前記複数の制御値を受ける制御回路（１０２）であって、該制御回路（１０２）は第１の制御値および複数の内部制御値を提供するもの、そして
前記制御回路（１０２）に結合され前記第１の制御値を受けるための第１の制御レジスタ（９４）であって、該第１の制御レジスタ（９４）は前記第１の制御値に応じて第１のデータ属性値を選択的に提供し、該第１のデータ属性値は前記複数の集積回路端子（１２４，１２６，１２８）の第１の部分によって通信されるべき第１のデータ値の第１の電圧レベルを指示するもの、
を具備することを特徴とするデータ処理システム（１０）。
データプロセッサであって、
複数のアドレス値、複数のデータ値、および複数の制御値を通信するための中央処理システム、
複数の集積回路端子、および
システム統合ユニット（２２）であって、
前記中央処理ユニット（１２）に結合され前記複数の制御値を受けるための制御回路であって、該制御回路は第１の外部装置に対応する第１の制御値を提供するもの、
前記制御回路（１０２）に結合され前記第１の制御値を受けるための第１の制御レジスタ（９４）であって、該第１の制御レジスタ（９４）は前記第１の制御値に応じて第１のデータ属性値を選択的に提供するもの、そして
前記中央処理ユニット（１２）に結合され前記複数のデータ値を受けかつ前記第１の制御レジスタ（９４）に結合されて前記第１のデータ属性値を受けるバス結合回路（１００）であって、該バス結合回路（１００）は複数の集積回路端子（１２４，１２６，１２８）に結合されて前記複数の集積回路端子（１２４，１２６，１２８）によって通信される複数のデータ値の第１の電圧レベルを指示する第１の電圧信号を提供し、前記第１の電圧レベルは前記第１のデータ属性値によって決定されるもの、
を具備する前記システム統合ユニット（２２）、
を具備することを特徴とするデータプロセッサ。
データプロセッサにおける外部装置へのアクセス方法であって、
中央処理ユニット（１２）と複数のアドレス値、複数のデータ値、および複数の制御値を通信する段階、
比較回路（１０１）を前記中央処理ユニット（１２）に結合して前記複数のアドレス値を受ける段階、
前記比較回路（１０１）をイネーブルして前記複数のアドレス値の内の第１の１つを含むアドレス範囲を示す比較信号（１２１）を提供する段階、
制御回路（１０２）を前記中央処理ユニット（１２）に結合して前記複数の制御値を受ける段階、
前記制御回路（１０２）を前記比較回路（１０１）に結合して前記比較信号（１２１）を受ける段階、
前記制御回路（１０２）をイネーブルして第１の外部装置に対応する第１の制御値を提供しかつ前記制御回路（１０２）が複数の内部制御信号を提供する段階、
制御レジスタ（９４）を前記制御回路（１０２）に結合して前記第１の制御値を受ける段階、
前記制御レジスタ（９４）をイネーブルして前記第１の制御値に応じて選択的に第１のデータ属性値を提供する段階、
前記バス結合回路（１００）を制御レジスタ（９４）に結合して第１のデータ属性値を受ける段階、
前記バス結合回路（１００）をイネーブルして前記第１のデータ属性値および前記複数のデータ値の内の第１の１つを多重化して前記第１のデータ属性値によって決定される電圧レベルを有する第１のデータ値を提供する段階、そして
前記複数の集積回路端子（１２４，１２６，１２８）を前記バス結合回路（１００）に結合して前記第１のデータ値を受ける段階、
を具備することを特徴とするデータプロセッサにおける外部装置へのアクセス方法。
データプロセッサであって、
複数のバス信号を有するバス、および
前記バスに結合されたシステム統合ユニットであって、該システム統合ユニットは、
複数の端子、
前記複数のバス信号を前記複数の端子に結合するためのバス結合回路、そして
複数対の電圧レベルの内の１つを選択された対の電圧レベルとして選択する１組の装置属性ビットを含む第１の制御レジスタであって、
前記複数対の電圧レベルは第１のデータ属性値によって選択される第１の対の電圧レベルおよび第２のデータ属性値によって選択される第２の対の電圧レベルを備え、
前記複数対の電圧レベルの各々は第１の電圧レベルおよび第２の電圧レベルを含み、
前記複数対の電圧レベルの各々に対する前記第１の電圧レベルと前記第２の電圧レベルとの間の差はある電圧スイングを形成し、
前記第１の対の電圧レベルは前記第２の対の電圧レベルと異なる少なくとも１つの電圧レベルを含み、そして
前記選択された対の電圧レベルは前記バスに供給されるもの、
を具備することを特徴とするデータプロセッサ。
さらに、
前記制御回路に結合され第１の制御値を受ける複数の制御レジスタを具備し、前記複数の制御レジスタの内の第１の１つは前記第１の制御値が制御回路によって提供された場合に前記第１のデータ属性値を選択的に提供し、かつ前記複数の制御レジスタの内の第２の１つは前記制御回路によって第２の制御値が提供された場合に前記第２のデータ属性値を選択的に提供する、
ことを特徴とする請求項４に記載のデータプロセッサ。
前記第１の制御値は第１の外部装置に対応し、そして
前記第２の制御値は第２の外部装置に対応する、
ことを特徴とする請求項５に記載のデータプロセッサ。