JPS6373352A - サ−キツトボ−ド実装検出方式 - Google Patents
サ−キツトボ−ド実装検出方式Info
- Publication number
- JPS6373352A JPS6373352A JP21839586A JP21839586A JPS6373352A JP S6373352 A JPS6373352 A JP S6373352A JP 21839586 A JP21839586 A JP 21839586A JP 21839586 A JP21839586 A JP 21839586A JP S6373352 A JPS6373352 A JP S6373352A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- peripheral circuit
- packaging
- cpu
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 8
- 238000004806 packaging method and process Methods 0.000 title abstract 7
- 230000002093 peripheral effect Effects 0.000 claims abstract description 33
- 230000004044 response Effects 0.000 claims description 7
- DOIRQSBPFJWKBE-UHFFFAOYSA-N dibutyl phthalate Chemical compound CCCCOC(=O)C1=CC=CC=C1C(=O)OCCCC DOIRQSBPFJWKBE-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はサーキットボードの実装検出方式に関する。
従来、サーキットボードの実装、非実装の検出は、サー
キットボードの特定端子を地気レベルにしておき、これ
をプロセッサボード側で読み取ることにより該サーキッ
トボードの実装、非実装の判別を行っていた。
キットボードの特定端子を地気レベルにしておき、これ
をプロセッサボード側で読み取ることにより該サーキッ
トボードの実装、非実装の判別を行っていた。
上述した従来のサーキットボード実装検出方式では、メ
イボードと各周辺サーキットボード間に少なくとも１つ
の実装非実装用検出信号が必要となるので、周辺サーキ
ットボードが多数存在する場合にはこの検出信号も多数
となる欠点がある。
イボードと各周辺サーキットボード間に少なくとも１つ
の実装非実装用検出信号が必要となるので、周辺サーキ
ットボードが多数存在する場合にはこの検出信号も多数
となる欠点がある。
本発明のサーキットボード実装検出方式は、常一時実装
される１０セサボードおよび常時実装されているとは限
らない周辺サーキットボードからなリ、前記プロセサボ
ードは前記周辺サーキットボードヘアクセスする際に設
定されるハードウェアタイマと、周辺サーキットボード
の番号を設定されるメモリとを備え、前記アクセスに対
する前記周辺サーキットボードがらの応答がないときに
前記ハードウェアタイマのオーバフローにより該周辺サ
ーキットボードが非実装であることを検出し、前記応答
があるときは前記ハードウェアタイマのリセットにより
該周辺サーキットボードが実装されていることを検出で
きるように構成されている。
される１０セサボードおよび常時実装されているとは限
らない周辺サーキットボードからなリ、前記プロセサボ
ードは前記周辺サーキットボードヘアクセスする際に設
定されるハードウェアタイマと、周辺サーキットボード
の番号を設定されるメモリとを備え、前記アクセスに対
する前記周辺サーキットボードがらの応答がないときに
前記ハードウェアタイマのオーバフローにより該周辺サ
ーキットボードが非実装であることを検出し、前記応答
があるときは前記ハードウェアタイマのリセットにより
該周辺サーキットボードが実装されていることを検出で
きるように構成されている。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例を示す回路ブロック図である
。
。
同図において、プロセサボード１と周辺サーキットボー
ド２は外部バス（以下ＥＢ）３を介して接続され、プロ
セサボード１にはプロセサ（以下ＣＰＵ）１．０．メモ
リ（以下ＭＡ）１１．ハードウェアタイマ（以下ＴＭ）
１２．バスドライバレシーバ（以下ＢＵＦＡ）１４が搭
載され、ＢＵＦＡ １．４はプロセサバス１３をＦ、Ｂ
３として駆動するためのものである。また、周辺サーキ
ットボード２は同様にバスドライバレシーバ（以下ＢＵ
ＦＢ）２０を介してＥＢ３と接続されるメモリ（以下Ｍ
Ｂ）２１．入出力ボート（以下ｌ１０）２２を備えてい
る。
ド２は外部バス（以下ＥＢ）３を介して接続され、プロ
セサボード１にはプロセサ（以下ＣＰＵ）１．０．メモ
リ（以下ＭＡ）１１．ハードウェアタイマ（以下ＴＭ）
１２．バスドライバレシーバ（以下ＢＵＦＡ）１４が搭
載され、ＢＵＦＡ １．４はプロセサバス１３をＦ、Ｂ
３として駆動するためのものである。また、周辺サーキ
ットボード２は同様にバスドライバレシーバ（以下ＢＵ
ＦＢ）２０を介してＥＢ３と接続されるメモリ（以下Ｍ
Ｂ）２１．入出力ボート（以下ｌ１０）２２を備えてい
る。
本実施例について、周辺サーキットボード２の実装、非
実装の検出は、ＣＰＵｌ０がプロセサバス１３を介して
周辺サーキットボード２の番号をＭＡＩＩに書き込むと
ともにＴＭ１２を設定して周辺サーキットボード２のＭ
Ｂ２１または任意のｌ１０２２をアクセスする。ここで
アクセスが可能であれば、その応答信号ＴＸＡを受信し
てＴＭ１２がリセッｌ−されるので、Ｃ： Ｐ Ｕ １
０への割込ＩＮＴは発生しない。従ってこのときは周辺
サーキットボード２が実装されていることがわがる。
実装の検出は、ＣＰＵｌ０がプロセサバス１３を介して
周辺サーキットボード２の番号をＭＡＩＩに書き込むと
ともにＴＭ１２を設定して周辺サーキットボード２のＭ
Ｂ２１または任意のｌ１０２２をアクセスする。ここで
アクセスが可能であれば、その応答信号ＴＸＡを受信し
てＴＭ１２がリセッｌ−されるので、Ｃ： Ｐ Ｕ １
０への割込ＩＮＴは発生しない。従ってこのときは周辺
サーキットボード２が実装されていることがわがる。
また、前記アクセスが不可能であれば、応答信号ＴＸＡ
が受信できないので、ＴＭ１２はオーバフローしてＣＰ
Ｕｌ０への割込ＩＮＴを発生する。
が受信できないので、ＴＭ１２はオーバフローしてＣＰ
Ｕｌ０への割込ＩＮＴを発生する。
ＣＰＵｌ０ではこの割込ＩＮＴを受けると割込プログラ
ムが走り、ＭＡｌｌに書かれた周辺サーキットボード２
の番号を読み取り、該周辺サーキッＩ・ボードが非実装
であることを検出できる。
ムが走り、ＭＡｌｌに書かれた周辺サーキットボード２
の番号を読み取り、該周辺サーキッＩ・ボードが非実装
であることを検出できる。
（発明の効果〕
以上説明したように本発明は、常時実装されているプロ
セサボード内にハードウェアタイマを備え該プロセサボ
ードがら他の周辺サーキットボード上の入出力ボートま
たはメモリをアクセスする際に該ハードウェアタイマの
設定と周辺サーキットボードの番号の該プロセサボード
内のメモリへの設定を行い、周辺サーキットボードがら
の応答の有無により該周辺サーキットボードの実装非実
装を検出できる効果がある。
セサボード内にハードウェアタイマを備え該プロセサボ
ードがら他の周辺サーキットボード上の入出力ボートま
たはメモリをアクセスする際に該ハードウェアタイマの
設定と周辺サーキットボードの番号の該プロセサボード
内のメモリへの設定を行い、周辺サーキットボードがら
の応答の有無により該周辺サーキットボードの実装非実
装を検出できる効果がある。
第１図は本発明の一実施例を示す回路ブロック図である
。 １・・・・・・プロセサボード、２・・・・・・周辺サ
ーキットボード、３・・・・・外部バス（ＥＢ）、１０
・・・・・・プロセサ（ＣＰＵ）１１．２１・・・・・
・メモリ（ＭＡ。 ＭＢ）、１．２・・・・・・ハードウェアタイマ（ＴＭ
）、１３・・・・・・プロセサバス、１４．２０・・・
・・・バスドライバレシーバ（ＢＵＦＡ、ＢＵＦＢ）、
２２・・・・・・入出力ボート（Ｉｌｏ＞。
。 １・・・・・・プロセサボード、２・・・・・・周辺サ
ーキットボード、３・・・・・外部バス（ＥＢ）、１０
・・・・・・プロセサ（ＣＰＵ）１１．２１・・・・・
・メモリ（ＭＡ。 ＭＢ）、１．２・・・・・・ハードウェアタイマ（ＴＭ
）、１３・・・・・・プロセサバス、１４．２０・・・
・・・バスドライバレシーバ（ＢＵＦＡ、ＢＵＦＢ）、
２２・・・・・・入出力ボート（Ｉｌｏ＞。
Claims (1)
- 常時実装されているプロセサボードおよび常時実装され
るとは限らない周辺サーキットボードからなり、前記プ
ロセサボードは前記周辺サーキットボードへアクセスす
る際に設定されるハードウェアタイマと、周辺サーキッ
トボードの番号を設定されるメモリとを備え、前記アク
セスに対する前記周辺サーキットボードからの応答がな
いときに前記ハードウェアタイマのオーバフローにより
該周辺サーキットボードが非実装であることを検出し、
前記応答があるときは前記ハードウェアタイマのリセッ
トにより該周辺サーキットボードが実装されていること
を検出できることを特徴とするサーキットボード実装検
出方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21839586A JPS6373352A (ja) | 1986-09-16 | 1986-09-16 | サ−キツトボ−ド実装検出方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21839586A JPS6373352A (ja) | 1986-09-16 | 1986-09-16 | サ−キツトボ−ド実装検出方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6373352A true JPS6373352A (ja) | 1988-04-02 |
Family
ID=16719234
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21839586A Pending JPS6373352A (ja) | 1986-09-16 | 1986-09-16 | サ−キツトボ−ド実装検出方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6373352A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110850776A (zh) * | 2019-11-21 | 2020-02-28 | 杭州迪普科技股份有限公司 | 一种框式设备的控制方法、控制装置及框式设备 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59158425A (ja) * | 1983-03-01 | 1984-09-07 | Oki Electric Ind Co Ltd | 入出力機器の制御方式 |
-
1986
- 1986-09-16 JP JP21839586A patent/JPS6373352A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59158425A (ja) * | 1983-03-01 | 1984-09-07 | Oki Electric Ind Co Ltd | 入出力機器の制御方式 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110850776A (zh) * | 2019-11-21 | 2020-02-28 | 杭州迪普科技股份有限公司 | 一种框式设备的控制方法、控制装置及框式设备 |
| CN110850776B (zh) * | 2019-11-21 | 2021-03-23 | 杭州迪普科技股份有限公司 | 一种框式设备的控制方法、控制装置及框式设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR880003237A (ko) | 초대형 컴퓨터 | |
| JPS6373352A (ja) | サ−キツトボ−ド実装検出方式 | |
| JPH01305460A (ja) | プロセッサ間通信方式 | |
| JPH01276241A (ja) | 多重割り込み装置 | |
| JP2725680B2 (ja) | バス異常検出回路 | |
| JPH01160547U (ja) | ||
| JPS63268053A (ja) | バス制御装置 | |
| JPH033043A (ja) | 半導体装置 | |
| JPH07104795B2 (ja) | エラ−検出方式 | |
| JPS6159565A (ja) | マルチコンピユ−タシステムの割込入力装置 | |
| JPS60164978A (ja) | Ｖｔｒ編集制御装置 | |
| JPS5898900A (ja) | マイクロプロセツサ制御システム | |
| JPH04128961A (ja) | マルチプロセッサ制御方式 | |
| JPS61220054A (ja) | 情報処理システムの構成確認方式 | |
| JPS6327742B2 (ja) | ||
| JPS61269545A (ja) | 計算機システム | |
| JPS62182960A (ja) | 入出力制御装置の接続検知装置 | |
| JPH03252831A (ja) | Ｄｍａ転送によるｒａｓ情報収集方法 | |
| JPH05274067A (ja) | 情報処理装置 | |
| JPS60120460A (ja) | マルチプロセツサシステム | |
| JPH02271449A (ja) | バス障害検出方式 | |
| JPS61292756A (ja) | プログラムデバツク補助回路 | |
| JPS63211053A (ja) | 接続回路 | |
| JPS6310242A (ja) | 制御装置 | |
| JPS63245549A (ja) | バス制御装置 |