JPH09231901A - 冷陰極素子の製造方法 - Google Patents

冷陰極素子の製造方法

Info

Publication number
JPH09231901A
JPH09231901A JP3498896A JP3498896A JPH09231901A JP H09231901 A JPH09231901 A JP H09231901A JP 3498896 A JP3498896 A JP 3498896A JP 3498896 A JP3498896 A JP 3498896A JP H09231901 A JPH09231901 A JP H09231901A
Authority
JP
Japan
Prior art keywords
cold cathode
forming
insulating film
mask pattern
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3498896A
Other languages
English (en)
Inventor
Hirotsugu Harada
昿嗣 原田
Soichiro Okuda
莊一郎 奥田
Shinsuke Yura
信介 由良
Kazutoshi Morikawa
和敏 森川
Akihiko Hosono
彰彦 細野
Shinji Kawabuchi
真嗣 川渕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP3498896A priority Critical patent/JPH09231901A/ja
Publication of JPH09231901A publication Critical patent/JPH09231901A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Cold Cathode And The Manufacture (AREA)

Abstract

(57)【要約】 【課題】 冷陰極素子の設計の自由度を拡大でき、歩留
りが高くなる冷陰極素子の製造方法を得る。 【解決手段】 冷陰極形成工程により、準備した基板1
上に二酸化シリコン膜3,冷陰極4及びゲート電極金属
5までを形成する。冷陰極形成工程の後、制御電極形成
工程により、残りの酸化膜9及び制御電極金属10を形
成する。また、冷陰極形成工程,制御電極形成工程はそ
れぞれ1回のリフトオフを含む。従って、リフトオフを
2回に分けて行うため、1回のリフトオフで剥離される
材料の量が少なくなり、剥離された材料の再付着の確率
が低くなることで、冷陰極素子の歩留りが高くなる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は主として真空マイ
クロエレクトロニクスにおける冷陰極素子の製造方法に
関し、特に冷陰極とゲート電極との間に電界を印加する
ことにより電界放出される電子の軌道を制御電極によっ
て制御する冷陰極素子の製造方法に関する。
【0002】
【従来の技術】制御電極を備えた冷陰極素子の製造方法
として、従来からリフトオフと呼ばれている方法が適用
されている場合が多い。以下にリフトオフを用いた、冷
陰極,ゲート電極及び制御電極を備えた冷陰極素子の製
造方法を2種類説明する。
【0003】まず、図32〜図36はシリコンからなる
基板1を材料として冷陰極を形成する冷陰極素子の製造
方法である。まず、図32を参照して、シリコンからな
る基板1を準備する。その基板1上に二酸化シリコン
(SiO2)からなる所望の形状のマスクパターン3b
を形成する。マスクパターン3bの形成は、半導体集積
回路の製造において周知の写真製版及びエッチング技術
を用いる。
【0004】次に、図33を参照して、マスクパターン
3bをマスクとしてマスクパターン3bに覆われていな
い基板1の表面をエッチングして除去する。このエッチ
ングは、例えば反応性イオンエッチング(Reactive Ion
Etching)等の方法による。
【0005】次に、図34を参照して、基板1の表面を
酸化して、二酸化シリコン(SiO2)からなる絶縁膜
3を形成すると共にマスクパターン3bの直下において
シリコンからなる基板1を材料とした鋭角を有する冷陰
極4を形成する。冷陰極4以外の基板1の表面に形成さ
れた絶縁膜3とマスクパターン3bとは段差形状とな
る。
【0006】次に図35を参照して、真空蒸着法により
SiOからなる絶縁膜9a,ゲート電極金属5,SiO
からなる絶縁膜9,制御電極金属10を順に形成する。
真空蒸着法においては蒸発粒子の平均自由工程が大き
く、蒸着粒子は直進するので条件を適切に設定すること
により、順に形成したこれらの膜は段差形状により図3
5に示すように絶縁膜3上の積層構造(絶縁膜9a,ゲ
ート電極金属5,絶縁膜9及び制御電極金属10)とマ
スクパターン3b上の積層構造とは分離され、不連続に
なる。
【0007】次に図36を参照して、上述の不連続の部
分からエッチング液を侵入させることによりマスクパタ
ーン3bをエッチングして除去する。これによりマスク
パターン3b上に形成された積層構造はマスクパターン
3bを除去すると同時に除去される。これがリフトオフ
と呼ばれる方法であり、マスクパターン3bはスペーサ
と呼ばれる。なお、マスクパターン3bのエッチング液
として例えば弗酸を用いることにより絶縁膜9,絶縁膜
9a等の材料を侵食することはない。さらにマスクパタ
ーン3bと同じ材質(SiO2)からなる冷陰極4の表
面の絶縁膜3も上述のエッチング液でエッチングして除
去することにより、冷陰極素子が完成する。
【0008】以上のように、図32〜図36に示す冷陰
極素子の製造方法は、一度のリフトオフで冷陰極4上の
絶縁膜9a,ゲート電極金属5,絶縁膜9及び制御電極
金属10を除去する。
【0009】図37〜図41はシリコンからなる基板1
以外の材料より冷陰極を形成する冷陰極素子の製造方法
である。まず、図37を参照して、導電体からなる基板
1aを準備する。その基板1a上にSiOからなる絶縁
膜9a,ゲート電極金属5,SiOからなる絶縁膜9,
制御電極金属10を順に形成する。これらの膜の形成方
法としては真空蒸着法、スパッタリング、CVD(Chem
ical Vapor Deposition;化学気相成長)等を用いる。
【0010】次に図38を参照して、制御電極金属10
上に写真製版技術等によりポジレジストからなる所望の
形状のマスクパターン7bを形成する。
【0011】次に図39を参照して、マスクパターン7
bをマスクとして制御電極金属10、絶縁膜9、ゲート
電極金属5、絶縁膜9aを順にイオンエッチング(Ion
Etching )または反応性イオンエッチングにより除去し
て、穴11を形成する。
【0012】次に図40を参照して、真空蒸着法によ
り、マスクパターン7b及び穴11の底面に冷陰極の材
料を堆積していく。その堆積する過程において、真空蒸
着法による蒸着粒子の飛来方向を基板1aの主面に沿っ
た方向に対して傾斜させる。すると、マスクパターン7
bの上に形成される堆積膜4bは基板1の主面に沿った
方向にも成長する。その結果、穴11の上部の開口部
は、蒸着の進行に伴い開口部が徐々に小さくなり、最終
的に開口部は殆どなくなる。一方、穴11内に入る蒸着
粒子の量は開口部が徐々に小さくなるため、徐々に少な
くなる。従って、穴11の底部に形成される冷陰極4a
の先端は電界電子放出に適した鋭角を有する。
【0013】次に図41を参照して、マスクパターン7
bをエッチングして除去する。即ち、マスクパターン7
bをスペーサとするリフトオフにより制御電極金属10
上の不用な堆積膜4bを除去して、冷陰極素子が完成す
る。
【0014】なお、図40において、真空蒸着法による
蒸着粒子の飛来方向を基板1aの主面に沿った方向に対
して傾斜させているため、穴11内に入る蒸着粒子の一
部は穴11の側壁にも付着してしまう。この蒸着粒子の
側壁への付着を防止する方法として、図39において穴
11を形成した後、マスクパターン7bを除去する。次
に、真空蒸着法により、穴11の底面に露出している基
板1aを除いて、穴11の側壁の一部及び制御電極金属
10の表面に、冷陰極4aとは異なる材料である蒸着粒
子を堆積させて堆積層を形成する。その後、上述の図4
0と同様に、冷陰極4a,堆積膜4bを形成する。その
際、上述の堆積層上にも蒸着粒子が付着する。次に、上
述の堆積層をスペーサとするリフトオフにより、スペー
サ上の不要な堆積膜4b及び穴11の側壁側に付着した
蒸着粒子を除去する。
【0015】図36、図41において冷陰極4,冷陰極
4aが冷陰極、ゲート電極金属5がゲート電極、制御電
極金属10が制御電極であり、冷陰極とゲート電極との
間に印加する電界が107V/cmを越えるようになる
と電界電子放出が生じ、制御電極に印加する電圧により
放出電子の軌道を制御することにより集束性のよい冷陰
極素子を得る。
【0016】
【発明が解決しようとする課題】従来の図32〜図36
において、絶縁膜9a、ゲート電極金属5、絶縁膜9、
制御電極金属10を連続して形成しているため、上述の
不連続を保つための蒸着条件の設定が困難であり冷陰極
素子の設計の自由度が小さい問題点がある。
【0017】また従来の図32〜図36において、リフ
トオフにより不用な絶縁膜9a、ゲート電極金属5、絶
縁膜9、制御電極金属10を同時に剥離して除去してい
るが、剥離した材料はエッチング液に溶解しないので基
板1に再付着しないように細心の注意が払われているも
のの、同時に多くの異なる材料を剥離しているため再付
着の確率が高く、歩留りが低い問題点がある。
【0018】また図37〜図41においては、冷陰極4
aの高さは穴11の底部の長さL1、穴11の高さL2
(すなわち絶縁膜9aからゲート電極金属5,絶縁膜
9,制御電極金属10及びマスクパターン7bまでの高
さ)と蒸着条件により決り、最適な素子の設計の観点か
ら長さL1、高さL2を決められないという冷陰極素子
の設計の自由度が小さい問題点がある。
【0019】この発明は上記のような問題点を解消する
ためになされたもので、冷陰極素子の設計の自由度を拡
大でき、歩留りが高くなる冷陰極素子の製造方法を得る
ことを目的とする。
【0020】
【課題を解決するための手段】本発明の請求項1に係る
課題解決手段は、冷陰極とゲート電極との間に電界を印
加することにより電界放出される電子の軌道を制御電極
によって制御する冷陰極素子をリフトオフを用いて製造
する冷陰極素子の製造方法であって、前記リフトオフ
は、第1及び第2のリフトオフに分けて行われ、前記第
1のリフトオフを用いて、前記冷陰極及び前記ゲート電
極を形成する冷陰極形成工程と、前記冷陰極形成工程の
後、前記第2のリフトオフを用いて、前記制御電極を形
成する制御電極形成工程とを備える。
【0021】本発明の請求項2に係る課題解決手段にお
いて、前記冷陰極形成工程は、基板を準備する工程と、
前記基板上に第1のマスクパターンを形成する工程と、
前記第1のマスクパターンをマスクとして前記基板の表
面の一部をエッチングして除去する工程と、前記基板を
酸化して第1の絶縁膜を形成すると共に前記第1のマス
クパターンの直下に鋭角を有する前記冷陰極を形成する
工程と、前記第1の絶縁膜及び前記第1のマスクパター
ン上に前記ゲート電極となる第1の金属膜を形成する工
程と、前記第1のマスクパターンを第1のスペーサとす
る前記第1のリフトオフを行う工程とを備える。
【0022】本発明の請求項3に係る課題解決手段にお
いて、前記冷陰極形成工程は、基板を準備する工程と、
前記基板上に第1の絶縁膜を形成する工程と、前記第1
の絶縁膜上に前記ゲート電極となる第1の金属膜を形成
する工程と、前記第1の金属膜上に第1のマスクパター
ンを形成する工程と、前記第1のマスクパターンをマス
クとして、前記第1の絶縁膜及び前記第1の金属膜をエ
ッチングして前記基板を露出させる工程と、前記露出し
た基板上及び前記第1のマスクパターン上に前記冷陰極
の材料を堆積させ、その際前記露出した基板上に堆積す
る前記材料を鋭角を有する形状に形成することにより、
前記冷陰極とする工程と、前記第1のマスクパターンを
第1のスペーサとする前記第1のリフトオフを行う工程
とを備える。
【0023】本発明の請求項4に係る課題解決手段にお
いて、前記制御電極形成工程は、前記第1の金属膜上
と、前記冷陰極上に形成されている第1の凹凸部上とに
第2の絶縁膜を形成すると共に、前記第2の絶縁膜の表
面に前記第1の凹凸部に基づく第2の凹凸部を形成する
工程と、前記第2の凹凸部のみに第2のマスクパターン
を形成する工程と、前記第2のマスクパターンをマスク
として前記第2の絶縁膜をエッチングして前記第1の金
属膜を露出させ、前記第2のマスクパターンの直下に前
記第2の絶縁膜を残す工程と、前記第2のマスクパター
ン上及び前記第1の金属膜上に第3の絶縁膜を形成する
工程と、前記第3の絶縁膜上に前記制御電極となる第2
の金属膜を形成する工程と、前記第2の絶縁膜を第2の
スペーサとする前記第2のリフトオフを行う工程とを備
える。
【0024】本発明の請求項5に係る課題解決手段にお
いて、前記冷陰極形成工程は、前記基板と前記第1のマ
スクパターンの間に前記基板と前記第1のマスクパター
ンとの間に生じるストレスを緩和する緩和膜を形成する
工程をさらに備える。
【0025】本発明の請求項6に係る課題解決手段は、
前記第1及び第2の凹凸部は凹面であって、前記第2の
凹凸部のみに第2のマスクパターンを形成する工程は、
前記第2の絶縁膜上にポジレジストを形成する工程と、
前記ポジレジストに紫外線を照射して現像することによ
り、前記凹面内のみに前記ポジレジストを前記第2のマ
スクパターンとして残す工程とを備える。
【0026】本発明の請求項7に係る課題解決手段は、
前記第1及び第2の凹凸部は凹面であって、前記第2の
凹凸部のみに第2のマスクパターンを形成する工程は、
前記第2の絶縁膜上に流動性を有する有機膜あるいは無
機膜を形成する工程と、前記有機膜あるいは無機膜をエ
ッチバックして、前記凹面内のみに前記有機膜あるいは
無機膜を前記第2のマスクパターンとして残す工程とを
備える。
【0027】本発明の請求項8に係る課題解決手段は、
前記第1及び第2の凹凸部は凸面であって、前記第2の
凹凸部のみに第2のマスクパターンを形成する工程は、
前記第2の絶縁膜上にネガレジストを形成する工程と、
前記ネガレジストに紫外線を照射して現像することによ
り、前記凸面上のみに前記ネガレジストを前記第2のマ
スクパターンとして残す工程とを備える。
【0028】本発明の請求項9に係る課題解決手段にお
いて、前記制御電極形成工程は、前記冷陰極上に形成さ
れている第1の凹凸部において露出している前記第1の
絶縁膜を除去する工程と、前記第1の金属膜上と前記第
1の凹凸部上とに第2の絶縁膜を形成すると共に、前記
第2の絶縁膜の表面に前記第1の凹凸部に基づく第2の
凹凸部を形成する工程と、前記第2の凹凸部のみに第2
のマスクパターンを形成する工程と、前記第2のマスク
パターンをマスクとして前記第2の絶縁膜をエッチング
して前記第1の金属膜を露出させ、前記第2のマスクパ
ターンの直下に前記第2の絶縁膜を残す工程と、前記第
2のマスクパターン上及び前記第1の金属膜上に第3の
絶縁膜を形成する工程と、前記第3の絶縁膜上に前記制
御電極となる第2の金属膜を形成する工程と、前記第2
の絶縁膜を第2のスペーサとする前記第2のリフトオフ
を行う工程とを備える。
【0029】本発明の請求項10に係る課題解決手段
は、前記第2のリフトオフを行う工程において、前記第
2の絶縁膜を除去すると共に、前記第1の絶縁膜も除去
して、前記冷陰極の先端を露出させる。
【0030】本発明の請求項11に係る課題解決手段に
おいて、前記制御電極形成工程は、前記第3の絶縁膜を
形成する工程の前に、前記第2のマスクパターンを除去
する工程をさらに備える。
【0031】
【発明の実施の形態】
実施の形態1.図1〜図12は本発明の実施の形態1に
おける冷陰極とゲート電極との間に電界を印加すること
により電界放出される電子の軌道を制御電極によって制
御する冷陰極素子をリフトオフを用いて製造する冷陰極
素子の製造方法を示す図である。
【0032】まず、図1を参照して、シリコンからなる
基板1を準備する。その基板1上に窒化シリコン(Si
34)からなる所望の形状のマスクパターン2を形成す
る。マスクパターン2の形成は、半導体集積回路の製造
において周知の写真製版及びエッチング技術を用いる。
【0033】次に図2を参照して、マスクパターン2を
マスクとしてマスクパターン2に覆われていない基板1
の表面をエッチングして除去する。このエッチングは、
例えば反応性イオンエッチング(Reactive Ion Etchin
g)等の方法による。
【0034】次に図3を参照して、マスクパターン2を
マスクとして酸素雰囲気中において基板1の表面を酸化
して、二酸化シリコン(SiO2)からなる絶縁膜3を
形成する。酸化は深さ方向だけでなく横方向にも進行す
るので図3に示すように絶縁膜3を形成すると共にマス
クパターン2の直下においてシリコンからなる基板1を
材料とした鋭角を有する冷陰極4を形成する。シリコン
は熱酸化により酸化膜になると、その体積が約2倍にな
る。従って、図2の基板1のエッチングの深さを適切に
選ぶことにより、冷陰極4の高さと後に形成するゲート
電極金属5の高さの位置関係は自由に設定できる。実施
の形態1では冷陰極4の高さとゲート電極金属5の高さ
とは、ほぼ同じにする。
【0035】次に図4を参照して、真空蒸着法によりマ
スクパターン2及び絶縁膜3上にゲート電極金属5を形
成する。
【0036】次に図5を参照して、マスクパターン2を
エッチングして除去する。即ち、マスクパターン2をス
ペーサとするリフトオフにより、マスクパターン2上の
不用なゲート電極金属5を除去する。また、冷陰極4上
に絶縁膜3の表面及びゲート電極金属5の側壁より凹凸
部5a(図5においては凹面)が形成される。
【0037】次に図6を参照して、化学気相成長法(Ch
emical Vapor Deposition )でPSG(Phospho-Silica
te Glass)からなる絶縁膜6を全面に形成する。凹凸部
5aに対応して冷陰極4の上方に位置する絶縁膜6の表
面にも凹凸部6a(図6においては凹面)ができる。
【0038】次に図7を参照して、全面にポジレジスト
7を形成する。ポジレジスト7は流動性がよく下地の絶
縁膜6の凹凸部6aに関係なく、図7に示すように平坦
に形成される。
【0039】次に図7及び図8を参照して、ポジレジス
ト7の全表面に紫外線8を照射して現像する。ポジレジ
スト7は紫外線8の照射により分解して現像により溶解
するが紫外線8の当る表面から分解していくので、紫外
線8の照射条件を適切に行うことにより凹凸部6aのポ
ジレジスト7は未分解のまま残すことができる。凹凸部
6a内のポジレジスト7をマスクパターン7aとする。
【0040】次に図9を参照して、マスクパターン7a
をマスクとして絶縁膜6をエッチングして、ゲート電極
金属5の表面を露出させ、後述するリフトオフのスペー
サとなる絶縁膜6を残す。
【0041】次に図10を参照して、真空蒸着法により
SiOからなる絶縁膜9,制御電極金属10を順に形成
する。真空蒸着法においては蒸発粒子の平均自由工程が
大きく蒸着粒子は直進するので条件を適切に設定するこ
とにより、順に形成したこれらの膜は段差形状により図
10に示すようにマスクパターン7a上の積層構造(こ
こでは絶縁膜9及び制御電極金属10)と絶縁膜3上の
積層構造とは分離され、不連続になる。また、図6にお
いて、絶縁膜6の厚さを適切に選ぶことにより、マスク
パターン7a上の積層構造と絶縁膜3上の積層構造の位
置関係は自由に設定できる。実施の形態1ではマスクパ
ターン7aの表面と制御電極金属10の表面とはほぼ同
じ位置にする。
【0042】次に図11を参照して、絶縁膜6をエッチ
ングして除去する。即ち、絶縁膜6をスペーサとするリ
フトオフにより、絶縁膜6上の不用なマスクパターン7
a,絶縁膜9,制御電極金属10を除去する。
【0043】次に図12を参照して、冷陰極4の表面の
絶縁膜3を弗酸系の液を用いた化学エッチングにより除
去し、冷陰極4の先端を露出させることにより、冷陰極
素子が完成する。
【0044】図1〜図5に示す工程より冷陰極形成工程
を構成する。図6〜図12に示す工程より制御電極形成
工程を構成する。
【0045】図12において冷陰極4が冷陰極、ゲート
電極金属5がゲート電極、制御電極金属10が制御電極
であり、冷陰極とゲート電極の間に印加する電界が10
7V/cmを越えるようになると電界電子放出が生じ、
制御電極に印加する電圧により放出電子の軌道を制御す
ることにより集束性のよい冷陰極素子を得る。
【0046】また、冷陰極形成工程の最終の工程(図
5)において、冷陰極4上のゲート電極金属5の側壁で
形成される凹凸部5aを利用して、制御電極形成工程の
工程(図10)において、その凹凸部5aに基づいて形
成されたマスクパターン7aをマスクとして制御電極金
属10を形成しているため、制御電極金属10の位置は
冷陰極4上方以外のゲート電極金属5上方に自己整合的
に規制される。
【0047】本実施の形態では、2回のリフトオフに分
けて冷陰極素子を形成し、かつ冷陰極素子の製造方法を
冷陰極形成工程と制御電極形成工程とに大別して、それ
ぞれの工程においてリフトオフを行うことにより、1回
のリフトオフで剥離される材料の量が少なくなり、剥離
された材料の再付着の確率が低くなることで、冷陰極素
子の歩留りが高くなる。
【0048】また、凹凸部5aを利用して、自己整合的
に制御電極を形成できるため、冷陰極形成工程と制御電
極形成工程とを大別しても、両者の工程の位置合わせの
ズレを防止でき、冷陰極素子の性能が低下することを防
止できる。
【0049】また、冷陰極形成工程と制御電極形成工程
とを分離し、図10におけるスペーサである絶縁膜6の
高さを調整できるため、マスクパターン7a上の積層構
造とゲート電極金属5上の積層構造との不連続を保つた
めの蒸着条件の設定が容易になり冷陰極素子の設計の自
由度を拡大できる。
【0050】なお、図11の絶縁膜6をスペーサとする
リフトオフと図12の冷陰極4の表面の絶縁膜3のエッ
チングとを分けて行っているが、同時に行ってもよい。
【0051】また、図1において、マスクパターン2の
パターンを形成するために、例えば基板1上に窒化シリ
コン膜を形成し、その膜上にフォトレジストを形成して
膜のパターンの形成を行い、マスクパターン2を形成す
る。この際、マスクパターン2上に形成されたフォトレ
ジストは残余していてもかまわないが図3に示す絶縁膜
3を形成する前までに除去することが必要である。
【0052】実施の形態2.図13〜図23は本発明の
実施の形態2における冷陰極とゲート電極との間に電界
を印加することにより電界放出される電子の軌道を制御
電極によって制御する冷陰極素子をリフトオフを用いて
製造する冷陰極素子の製造方法を示す図である。
【0053】まず、図13を参照して、導電体からなる
基板1aを準備する。その基板1a上にSiO2からな
る絶縁膜3、ゲート電極金属5を順に形成する。絶縁膜
3,ゲート電極金属5の形成方法としては真空蒸着法、
スパッタリング、CVD等を用いてもよい。
【0054】次に図14を参照して、ゲート電極金属5
上に写真製版技術によりフォトレジストからなる所望の
形状のマスクパターン7bを形成する。
【0055】次に図15を参照して、マスクパターン7
bをマスクとしてゲート電極金属5、絶縁膜3を順にイ
オンエッチング(Ion Etching )または反応性イオンエ
ッチングにより除去して、穴11を形成する。
【0056】次に図16を参照して、真空蒸着法によ
り、マスクパターン7bの上部及び穴11の底面に冷陰
極の材料を堆積していく。その堆積する過程において、
真空蒸着法による蒸着粒子の飛来方向を基板1aの主面
に沿った方向に対して傾斜させる。すると、マスクパタ
ーン7bの上部に形成される堆積膜4bは基板1aの主
面に沿った方向にも成長する。その結果、穴11の上部
の開口部は、蒸着の進行に伴い開口部が徐々に小さくな
り、最終的に開口部は殆どなくなる。一方、穴11内に
入る蒸着粒子の量は開口部が徐々に小さくなるため、徐
々に少なくなる。従って、穴11の底部に形成される冷
陰極4aの先端は電界電子放出に適した鋭角を有する。
【0057】次に図17を参照して、マスクパターン7
bをエッチングして除去する。即ち、マスクパターン7
bをスペーサとするリフトオフによりゲート電極金属5
上の不用な堆積膜4bを除去する。
【0058】次に図18を参照して、PSG(Phospho-
Silicate Glass)からなる絶縁膜6を全面に形成する。
凹凸部(穴11)に対応して冷陰極4aの上方に位置す
る絶縁膜6の表面にも凹凸部6aができる。次に、全面
にポジレジスト7を形成する。ポジレジスト7は流動性
がよく下地の絶縁膜6の凹凸部6aに関係なく、図19
に示すように平坦に形成される。
【0059】次に図19及び図20を参照して、ポジレ
ジスト7の全表面に紫外線8を照射して現像する。ポジ
レジスト7は紫外線8の照射により分解して現像により
溶解するが紫外線8の当る表面から分解していくので、
紫外線8の照射条件を適切に行うことにより凹凸部6a
内のポジレジスト7は未分解のまま残すことができる。
凹凸部6a内のポジレジスト7をマスクパターン7aと
する。
【0060】次に図21を参照して、マスクパターン7
aをマスクとして絶縁膜6を反応性イオンエッチングに
より除去して、ゲート電極金属5の表面を露出させ、後
述するリフトオフのスペーサとなる絶縁膜6を残す。
【0061】次に図22を参照して、真空蒸着法により
SiOからなる絶縁膜9,制御電極金属10を順に形成
する。真空蒸着法においては蒸発粒子の平均自由工程が
大きく、蒸着粒子は直進するので条件を適切に設定する
ことにより、順に形成したこれらの膜は段差形状により
図22に示すようにマスクパターン7a上の積層構造
(絶縁膜9及び制御電極金属10)とゲート電極金属5
上の積層構造とは分離され、不連続になる。また、図1
8において、絶縁膜6の厚さを適切に選ぶことにより、
マスクパターン7a上の積層構造とゲート電極金属5上
の積層構造の位置関係は自由に設定できる。実施の形態
2ではマスクパターン7aの表面と制御電極金属10の
表面とはほぼ同じ位置にする。
【0062】次に図23を参照して、絶縁膜6をエッチ
ングして除去する。即ち、絶縁膜6をスペーサとするリ
フトオフにより、絶縁膜6上の不用なマスクパターン7
a,絶縁膜9,制御電極金属10を除去することで、冷
陰極素子が完成する。
【0063】図13〜図17に示す工程より冷陰極形成
工程を構成する。図18〜図23に示す工程より制御電
極形成工程を構成する。
【0064】図23において冷陰極4aが冷陰極、ゲー
ト電極金属5がゲート電極、制御電極金属10が制御電
極であり、冷陰極とゲート電極の間に印加する電界が1
7V/cmを越えるようになると電界電子放出が生
じ、制御電極に印加する電圧により放出電子の軌道を制
御することにより集束性のよい冷陰極素子を得る。
【0065】本実施の形態では、2回のリフトオフに分
けて冷陰極素子を形成し、かつ冷陰極素子の製造方法を
冷陰極形成工程と制御電極形成工程とに大別して、それ
ぞれの工程においてリフトオフを行うことにより、1回
のリフトオフで剥離される材料の量が少なくなり、剥離
された材料の再付着の確率が低くなることで、冷陰極素
子の歩留りが高くなる。
【0066】また、凹凸部(穴11)を利用して、自己
整合的に制御電極を形成できるため、冷陰極形成工程と
制御電極形成工程とを大別しても、両者の工程の位置合
わせのズレを防止でき、冷陰極素子の性能が低下するこ
とを防止できる。
【0067】また、冷陰極形成工程と制御電極形成工程
とを分離し、図22におけるスペーサである絶縁膜6の
高さを調整できるため、マスクパターン7a上の積層構
造とゲート電極金属5上の積層構造との不連続を保つた
めの蒸着条件の設定が容易になり冷陰極素子の設計の自
由度を拡大できる。
【0068】また、図16において、冷陰極4aの高さ
は穴11の底部の長さL1、穴11の高さL2’(すな
わち絶縁膜3からゲート電極金属5及びマスクパターン
7bまでの高さ)と蒸着条件により決まるが、図37〜
図41に示す冷陰極素子の製造方法に比べて、絶縁膜9
及び制御電極金属10がないため、穴11の高さL2’
は短くなり、冷陰極4aの高さの調整は容易になり、冷
陰極素子の設計の自由度を拡大できる。
【0069】実施の形態3.図1において、マスクパタ
ーン2を直接基板1上に形成する場合について説明した
がリフトオフにおいて正常にマスクパターン2を除去す
るためにはなるべくマスクパターン2が厚いことが望ま
しい。しかし、マスクパターン2が厚くなると基板1と
マスクパターン2との間に発生するストレスの増加によ
りマスクパターン2にクラックが発生してマスクパター
ン2の形成が正常に行えなくなり、さらに図3における
絶縁膜3の形成においてもマスクパターン2にクラック
が発生する場合がある。
【0070】この場合を回避するには、図24を参照し
て、基板1を準備した後、基板1上に二酸化シリコン
(SiO2)からなる緩和膜である絶縁膜3a,Si3
4からなるマスクパターン2を順に形成する。以後の工
程は図2〜図12と同様である。その場合、絶縁膜3a
の除去は図5のマスクパターン2の除去の後、あるいは
図11の絶縁膜6の除去の後行ってもよい。
【0071】本実施の形態では、マスクパターン2を厚
く形成できるため、リフトオフを正常に行うことがで
き、冷陰極素子の歩留りが高くなる。
【0072】実施の形態4.実施の形態1においては自
己整合的に制御電極を形成する方法としてポジレジスト
7を用いる方法について述べたが、ポジレジスト7を流
動性のよいポリイミドのような有機薄膜あるいはシラノ
ールを主成分とするような無機薄膜に代えてもよい。こ
の場合は図7の工程において紫外線8の代わりにいわゆ
るエッチバックにより有機薄膜あるいは無機薄膜を除去
して凹凸部6a内のみに残す。
【0073】本実施の形態では、実施の形態1と同様の
効果が得られる。
【0074】実施の形態5.図25〜図30は本発明の
実施の形態5におけるリフトオフを用いた、電子を放出
する冷陰極と放出された電子の軌道を制御する制御電極
とを備えた冷陰極素子の製造方法である。
【0075】まず、図25を参照して、図1と同様に、
シリコンからなる基板1を準備する。その基板1上に窒
化シリコン(Si34)からなる所望の形状のマスクパ
ターン2を形成する。次に、図2と同様に、マスクパタ
ーン2をマスクとしてマスクパターン2に覆われていな
い基板1の表面をエッチングして除去する。
【0076】次に図26を参照して、マスクパターン2
をマスクとして酸化雰囲気中において基板1の表面を酸
化して、二酸化シリコン(SiO2)からなる絶縁膜3
を形成する。酸化は深さ方向だけでなく横方向にも進行
するので図26に示すように絶縁膜3を形成すると共に
マスクパターン2の直下においてシリコンからなる基板
1を材料とした冷陰極4を形成する。また、図25にお
いて、基板1のエッチングの深さを深くしているため、
二酸化シリコン膜3の表面は窒化シリコン膜2の裏面よ
り低い位置になる。
【0077】次に図27を参照して、真空蒸着法により
ゲート電極金属5を形成する。
【0078】次に図28を参照して、マスクパターン2
をエッチングして除去する。即ち、マスクパターン2を
スペーサとするリフトオフにより、マスクパターン2上
の不用なゲート電極金属5を除去する。また、ゲート電
極金属5の表面より絶縁膜3,冷陰極4が突出した凹凸
部5a(図28においては凸面)が形成される。
【0079】次に図29を参照して、PSGからなる絶
縁膜6を全面に形成する。凹凸部5aに対応して冷陰極
4の上方に位置する絶縁膜6の表面にも凹凸部6a(図
29では凸面)ができる。その後、全面にネガレジスト
7cを形成する。
【0080】次に図29及び図30を参照して、ネガレ
ジスト7cの全表面に紫外線8を照射して現像する。ネ
ガレジスト7cは、紫外線8の照射により架橋反応した
部分が現像の際残り、未反応の部分が溶解する。従って
本実施の形態のように絶縁膜6の表面の凹凸部6aでは
架橋反応を完了させ、それ以外の部分に未反応部を残す
ように紫外線の照射条件を選ぶ。従って、図30に示す
ように絶縁膜6の表面の凹凸部6aのネガレジスト7c
は残り、それ以外のネガレジスト7cは除去される。凹
凸部6a上のネガレジスト7cをマスクパターン7dと
する。
【0081】以後の工程は図9〜図12と同様である。
【0082】図28までの工程より冷陰極形成工程を構
成する。図29から先の工程より制御電極形成工程を構
成する。
【0083】また、冷陰極形成工程の最終の工程(図2
8)において、ゲート電極金属5の側壁より内側の絶縁
膜3が突出した凹凸部5aを利用して、制御電極形成工
程の工程において、その凹凸部に基づいて形成されたマ
スクパターン7dをマスクとして制御電極金属10を形
成しているため、制御電極金属10の位置は冷陰極4上
方以外のゲート電極金属5上方に自己整合的に規正され
る。
【0084】本実施の形態では、ネガレジストを用いて
も、自己整合的に制御電極を形成できるため、冷陰極形
成工程と制御電極形成工程とを大別しても、両者の工程
の位置合わせのズレを防止でき、冷陰極素子の性能が低
下することを防止できる。
【0085】実施の形態6.図31は本発明の実施の形
態6における冷陰極素子の製造方法を示す図である。ま
ず、図1〜図5までの工程を行う。
【0086】次に、図31を参照して、冷陰極4上の凹
凸部5aにおいて露出している絶縁膜3の一部を弗酸系
の液を用いた化学エッチングにより除去して、冷陰極4
を露出させる。これにより、さらに凹凸部5a(凹面)
が強調される。
【0087】以後の工程は図6〜図12の工程と同様で
ある。なお、図31の工程は制御電極形成工程に含まれ
る。
【0088】本実施の形態では、図6における凹凸部6
aの深さを調整でき、凹凸部6aにポジレジスト7を残
すことが一層容易になる。
【0089】なお、スペーサである絶縁膜6の材料とし
てPSGを用いたが、SiO2、BSG(Boro-Silicate
Glass)等の材料でもよい。同様に、絶縁膜9の材料と
してSiOを用いたが、PSGあるいはSiO2、BS
G等を用いてもよい。但し、絶縁膜6と絶縁膜9のエッ
チング速度が異なり、絶縁膜6を選択的にエッチングで
きる必要がある。
【0090】また、ゲート電極金属5,制御電極金属1
0の材料としてはMo,W,Nb,AuあるいはMoS
2、WSi2等各種の金属あるいはそれらの化合物,合
金等を用いてもよい。
【0091】実施の形態1及び2における制御電極形成
工程において、図9,図21の工程の後、マスクパター
ン7aを除去して、絶縁膜9及び制御電極金属10を形
成してもよい。
【0092】尚、図1〜図5の工程と類似の工程の後、
冷陰極の周辺の絶縁膜を除去することにより、冷陰極と
ゲート電極とだけ有する冷陰極素子の製造方法が特開平
3−95829号公報に開示されているが、本発明の各
実施の形態は、冷陰極,ゲート電極さらに制御電極を有
する冷陰極素子の製造方法である。
【0093】
【発明の効果】本発明請求項1によると、1回のリフト
オフだけで冷陰極素子を形成するよりも、第1,第2の
リフトオフに分けて冷陰極素子を形成し、かつ冷陰極素
子の製造方法を冷陰極形成工程と制御電極形成工程とに
大別して、それぞれの工程において第1,第2のリフト
オフを行うことにより、1回のリフトオフで剥離される
材料の量が少なくなり、剥離された材料の再付着の確率
が低くなることで、冷陰極素子の歩留りが高くなるとい
う効果を奏す。
【0094】本発明請求項2によると、基板を材料とし
て冷陰極を形成し、第1のリフトオフを含めて冷陰極と
ゲート電極とを備えた冷陰極素子の製造方法を適用する
ことができるという効果を奏す。
【0095】本発明請求項3によると、基板以外の材料
より冷陰極を形成し、第1のリフトオフを含めて冷陰極
とゲート電極とを備えた冷陰極素子の製造方法を適用す
ることができるという効果を奏す。
【0096】本発明請求項4によると、第1の凹凸部を
利用して、自己整合的に制御電極を形成できるため、冷
陰極形成工程と制御電極形成工程とを大別しても、両者
の工程の位置合わせのズレを防止でき、冷陰極素子の性
能が低下することを防止できるという効果を奏す。
【0097】本発明請求項5によると、基板とマスクパ
ターンとの間に生じるストレスを緩和膜が緩和するた
め、マスクパターンを厚く形成することができるため、
第1のリフトオフをより正常に行うことができ、冷陰極
素子の歩留りが高くなるという効果を奏す。
【0098】本発明請求項6によると、ポジレジストを
用いて容易に凹凸部のみに第2のマスクパターンを形成
することができるという効果を奏す。
【0099】本発明請求項7によると、流動性を有する
有機膜あるいは無機膜を用いて容易に凹凸部のみに第2
のマスクパターンを形成することができるという効果を
奏す。
【0100】本発明請求項8によると、ネガレジストを
用いて容易に凹凸部のみに第2のマスクパターンを形成
することができるという効果を奏す。
【0101】本発明請求項9によると、第1の凹凸部を
利用して、自己整合的に制御電極を形成できるため、冷
陰極形成工程と制御電極形成工程とを大別しても、両者
の工程の位置合わせのズレを防止でき、冷陰極素子の性
能が低下することを防止でき、さらに、凹凸部の深さを
調整して容易に凹凸部のみに第2のマスクパターンを形
成することができ、第1のリフトオフをより正常に行う
ことができ、冷陰極素子の歩留りが高くなるという効果
を奏す。
【0102】本発明請求項10によると、第1及び第2
の絶縁膜を同時に除去することで工程数を減らすことが
できるという効果を奏す。
【0103】本発明請求項11によると、予め第2のマ
スクパターンを除去することにより、第2のリフトオフ
で剥離される材料の量が少なくなり、剥離された材料の
再付着の確率が低くなることで、冷陰極素子の歩留りが
高くなるという効果を奏す。
【図面の簡単な説明】
【図1】 本発明の実施の形態1における冷陰極素子の
製造方法を示す断面図である。
【図2】 本発明の実施の形態1における冷陰極素子の
製造方法を示す断面図である。
【図3】 本発明の実施の形態1における冷陰極素子の
製造方法を示す断面図である。
【図4】 本発明の実施の形態1における冷陰極素子の
製造方法を示す断面図である。
【図5】 本発明の実施の形態1における冷陰極素子の
製造方法を示す断面図である。
【図6】 本発明の実施の形態1における冷陰極素子の
製造方法を示す断面図である。
【図7】 本発明の実施の形態1における冷陰極素子の
製造方法を示す断面図である。
【図8】 本発明の実施の形態1における冷陰極素子の
製造方法を示す断面図である。
【図9】 本発明の実施の形態1における冷陰極素子の
製造方法を示す断面図である。
【図10】 本発明の実施の形態1における冷陰極素子
の製造方法を示す断面図である。
【図11】 本発明の実施の形態1における冷陰極素子
の製造方法を示す断面図である。
【図12】 本発明の実施の形態1における冷陰極素子
を示す断面図である。
【図13】 本発明の実施の形態2における冷陰極素子
の製造方法を示す断面図である。
【図14】 本発明の実施の形態2における冷陰極素子
の製造方法を示す断面図である。
【図15】 本発明の実施の形態2における冷陰極素子
の製造方法を示す断面図である。
【図16】 本発明の実施の形態2における冷陰極素子
の製造方法を示す断面図である。
【図17】 本発明の実施の形態2における冷陰極素子
の製造方法を示す断面図である。
【図18】 本発明の実施の形態2における冷陰極素子
の製造方法を示す断面図である。
【図19】 本発明の実施の形態2における冷陰極素子
の製造方法を示す断面図である。
【図20】 本発明の実施の形態2における冷陰極素子
の製造方法を示す断面図である。
【図21】 本発明の実施の形態2における冷陰極素子
の製造方法を示す断面図である。
【図22】 本発明の実施の形態2における冷陰極素子
の製造方法を示す断面図である。
【図23】 本発明の実施の形態2における冷陰極素子
を示す断面図である。
【図24】 本発明の実施の形態3における冷陰極素子
の製造方法を示す断面図である。
【図25】 本発明の実施の形態5における冷陰極素子
の製造方法を示す断面図である。
【図26】 本発明の実施の形態5における冷陰極素子
の製造方法を示す断面図である。
【図27】 本発明の実施の形態5における冷陰極素子
の製造方法を示す断面図である。
【図28】 本発明の実施の形態5における冷陰極素子
の製造方法を示す断面図である。
【図29】 本発明の実施の形態5における冷陰極素子
の製造方法を示す断面図である。
【図30】 本発明の実施の形態5における冷陰極素子
の製造方法を示す断面図である。
【図31】 本発明の実施の形態6における冷陰極素子
の製造方法を示す断面図である。
【図32】 従来の冷陰極素子の製造方法の一例を示す
断面図である。
【図33】 従来の冷陰極素子の製造方法の一例を示す
断面図である。
【図34】 従来の冷陰極素子の製造方法の一例を示す
断面図である。
【図35】 従来の冷陰極素子の製造方法の一例を示す
断面図である。
【図36】 従来の冷陰極素子の一例を示す断面図であ
る。
【図37】 従来の冷陰極素子の製造方法の他の例を示
す断面図である。
【図38】 従来の冷陰極素子の製造方法の他の例を示
す断面図である。
【図39】 従来の冷陰極素子の製造方法の他の例を示
す断面図である。
【図40】 従来の冷陰極素子の製造方法の他の例を示
す断面図である。
【図41】 従来の冷陰極素子の他の例を示す断面図で
ある。
【符号の説明】
1,1a 基板、2 マスクパターン、3,3a 絶縁
膜、3b マスクパターン、4,4a 冷陰極、4b
堆積膜、5 ゲート電極金属、5a 凹凸部、6 絶縁
膜、6a 凹凸部、7 ポジレジスト、7a,7b マ
スクパターン、7c ネガレジスト、7d マスクパタ
ーン、8 紫外線、9,9a 絶縁膜、10 制御電極
金属、11 穴。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 森川 和敏 東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内 (72)発明者 細野 彰彦 東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内 (72)発明者 川渕 真嗣 東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内

Claims (11)

    【特許請求の範囲】
  1. 【請求項1】 冷陰極とゲート電極との間に電界を印加
    することにより電界放出される電子の軌道を制御電極に
    よって制御する冷陰極素子をリフトオフを用いて製造す
    る冷陰極素子の製造方法であって、 前記リフトオフは、第1及び第2のリフトオフに分けて
    行われ、 前記第1のリフトオフを用いて、前記冷陰極及び前記ゲ
    ート電極を形成する冷陰極形成工程と、 前記冷陰極形成工程の後、前記第2のリフトオフを用い
    て、前記制御電極を形成する制御電極形成工程と、を備
    えた冷陰極素子の製造方法。
  2. 【請求項2】 前記冷陰極形成工程は、 基板を準備する工程と、 前記基板上に第1のマスクパターンを形成する工程と、 前記第1のマスクパターンをマスクとして前記基板の表
    面の一部をエッチングして除去する工程と、 前記基板を酸化して第1の絶縁膜を形成すると共に前記
    第1のマスクパターンの直下に鋭角を有する前記冷陰極
    を形成する工程と、 前記第1の絶縁膜及び前記第1のマスクパターン上に前
    記ゲート電極となる第1の金属膜を形成する工程と、 前記第1のマスクパターンを第1のスペーサとする前記
    第1のリフトオフを行う工程と、を備えた請求項1記載
    の冷陰極素子の製造方法。
  3. 【請求項3】 前記冷陰極形成工程は、 基板を準備する工程と、 前記基板上に第1の絶縁膜を形成する工程と、 前記第1の絶縁膜上に前記ゲート電極となる第1の金属
    膜を形成する工程と、 前記第1の金属膜上に第1のマスクパターンを形成する
    工程と、 前記第1のマスクパターンをマスクとして、前記第1の
    絶縁膜及び前記第1の金属膜をエッチングして前記基板
    を露出させる工程と、 前記露出した基板上及び前記第1のマスクパターン上に
    前記冷陰極の材料を堆積させ、その際前記露出した基板
    上に堆積する前記材料を鋭角を有する形状に形成するこ
    とにより、前記冷陰極とする工程と、 前記第1のマスクパターンを第1のスペーサとする前記
    第1のリフトオフを行う工程と、を備えた請求項1記載
    の冷陰極素子の製造方法。
  4. 【請求項4】 前記制御電極形成工程は、 前記第1の金属膜上と、前記冷陰極上に形成されている
    第1の凹凸部上とに第2の絶縁膜を形成すると共に、前
    記第2の絶縁膜の表面に前記第1の凹凸部に基づく第2
    の凹凸部を形成する工程と、 前記第2の凹凸部のみに第2のマスクパターンを形成す
    る工程と、 前記第2のマスクパターンをマスクとして前記第2の絶
    縁膜をエッチングして前記第1の金属膜を露出させ、前
    記第2のマスクパターンの直下に前記第2の絶縁膜を残
    す工程と、 前記第2のマスクパターン上及び前記第1の金属膜上に
    第3の絶縁膜を形成する工程と、 前記第3の絶縁膜上に前記制御電極となる第2の金属膜
    を形成する工程と、 前記第2の絶縁膜を第2のスペーサとする前記第2のリ
    フトオフを行う工程と、を備えた請求項2又は3記載の
    冷陰極素子の製造方法。
  5. 【請求項5】 前記冷陰極形成工程は、 前記基板と前記第1のマスクパターンの間に前記基板と
    前記第1のマスクパターンとの間に生じるストレスを緩
    和する緩和膜を形成する工程をさらに備えた請求項2記
    載の冷陰極素子の製造方法。
  6. 【請求項6】 前記第1及び第2の凹凸部は凹面であっ
    て、 前記第2の凹凸部のみに第2のマスクパターンを形成す
    る工程は、 前記第2の絶縁膜上にポジレジストを形成する工程と、 前記ポジレジストに紫外線を照射して現像することによ
    り、前記凹面内のみに前記ポジレジストを前記第2のマ
    スクパターンとして残す工程と、を備えた請求項4記載
    の冷陰極素子の製造方法。
  7. 【請求項7】 前記第1及び第2の凹凸部は凹面であっ
    て、 前記第2の凹凸部のみに第2のマスクパターンを形成す
    る工程は、 前記第2の絶縁膜上に流動性を有する有機膜あるいは無
    機膜を形成する工程と、 前記有機膜あるいは無機膜をエッチバックして、前記凹
    面内のみに前記有機膜あるいは無機膜を前記第2のマス
    クパターンとして残す工程と、を備えた請求項4記載の
    冷陰極素子の製造方法。
  8. 【請求項8】 前記第1及び第2の凹凸部は凸面であっ
    て、 前記第2の凹凸部のみに第2のマスクパターンを形成す
    る工程は、 前記第2の絶縁膜上にネガレジストを形成する工程と、 前記ネガレジストに紫外線を照射して現像することによ
    り、前記凸面上のみに前記ネガレジストを前記第2のマ
    スクパターンとして残す工程と、を備えた請求項4記載
    の冷陰極素子の製造方法。
  9. 【請求項9】 前記制御電極形成工程は、 前記冷陰極上に形成されている第1の凹凸部において露
    出している前記第1の絶縁膜を除去する工程と、 前記第1の金属膜上と前記第1の凹凸部上とに第2の絶
    縁膜を形成すると共に、前記第2の絶縁膜の表面に前記
    第1の凹凸部に基づく第2の凹凸部を形成する工程と、 前記第2の凹凸部のみに第2のマスクパターンを形成す
    る工程と、 前記第2のマスクパターンをマスクとして前記第2の絶
    縁膜をエッチングして前記第1の金属膜を露出させ、前
    記第2のマスクパターンの直下に前記第2の絶縁膜を残
    す工程と、 前記第2のマスクパターン上及び前記第1の金属膜上に
    第3の絶縁膜を形成する工程と、 前記第3の絶縁膜上に前記制御電極となる第2の金属膜
    を形成する工程と、 前記第2の絶縁膜を第2のスペーサとする前記第2のリ
    フトオフを行う工程と、を備えた請求項2記載の冷陰極
    素子の製造方法。
  10. 【請求項10】 前記第2のリフトオフを行う工程にお
    いて、前記第2の絶縁膜を除去すると共に、前記第1の
    絶縁膜も除去して、前記冷陰極の先端を露出させる請求
    項4記載の冷陰極素子の製造方法。
  11. 【請求項11】 前記制御電極形成工程は、 前記第3の絶縁膜を形成する工程の前に、前記第2のマ
    スクパターンを除去する工程をさらに備えた請求項4記
    載の冷陰極素子の製造方法。
JP3498896A 1996-02-22 1996-02-22 冷陰極素子の製造方法 Pending JPH09231901A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3498896A JPH09231901A (ja) 1996-02-22 1996-02-22 冷陰極素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3498896A JPH09231901A (ja) 1996-02-22 1996-02-22 冷陰極素子の製造方法

Publications (1)

Publication Number Publication Date
JPH09231901A true JPH09231901A (ja) 1997-09-05

Family

ID=12429533

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3498896A Pending JPH09231901A (ja) 1996-02-22 1996-02-22 冷陰極素子の製造方法

Country Status (1)

Country Link
JP (1) JPH09231901A (ja)

Similar Documents

Publication Publication Date Title
US7335542B2 (en) Semiconductor device with mushroom electrode and manufacture method thereof
EP0802555B1 (en) Field-emission electron source and method of manufacturing the same
JP2918637B2 (ja) 微小真空管及びその製造方法
JPH0850850A (ja) 電界放出型電子放出素子およびその製造方法
US6326221B1 (en) Methods for manufacturing field emitter arrays on a silicon-on-insulator wafer
JP2000021287A (ja) 電界放出型電子源及びその製造方法
KR101301080B1 (ko) 삼극 전계방출소자의 제조방법
JPH10261713A (ja) 半導体装置の製造方法
JP3303908B2 (ja) 微小冷陰極およびその製造方法
JPH09231901A (ja) 冷陰極素子の製造方法
JP3175666B2 (ja) 半導体装置の製造方法
JPH10144633A (ja) 半導体装置の製造方法
JP2001351512A (ja) 電界放出陰極の製造方法
JPH0711937B2 (ja) 微小真空三極管とその製造方法
JP3160547B2 (ja) 電界放出型電子源の製造方法
US20230268356A1 (en) Manufacturing method of display device
CN112635553B (zh) 薄膜晶体管的制作方法和显示装置
JPH05242797A (ja) 電子放出素子の製造方法
JP2811755B2 (ja) 微小真空三極管の製造方法
JPH0487135A (ja) 電子放出素子およびその製造方法
JP3144297B2 (ja) 真空マイクロデバイス及びその製造方法
JP3101433B2 (ja) 半導体装置の製造方法
JPH0794083A (ja) 電界放出陰極とその製造方法
JP2846988B2 (ja) 電界放出型電子放出源素子
KR100186253B1 (ko) Locos에 의한 실리콘 fea 제조방법