JPH09232116A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH09232116A JPH09232116A JP8039258A JP3925896A JPH09232116A JP H09232116 A JPH09232116 A JP H09232116A JP 8039258 A JP8039258 A JP 8039258A JP 3925896 A JP3925896 A JP 3925896A JP H09232116 A JPH09232116 A JP H09232116A
- Authority
- JP
- Japan
- Prior art keywords
- impurity diffusion
- diffusion layer
- wiring layer
- resistance value
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 抵抗体が温度上昇することなく、かつ、トリ
ミングによる抵抗体における過度の電流集中やマイクロ
クラックが発生することがなく抵抗値の調整を行うこと
のできる半導体装置及びその製造方法を提供する。 【解決手段】 単結晶シリコン基板１の表面に不純物拡
散層２を形成した後、不純物拡散層２上及び単結晶シリ
コン基板１上にシリコン酸化膜３を堆積し、不純物拡散
層２上のシリコン酸化膜３にフォトリソグラフィ技術及
びエッチング技術を用いてコンタクト孔４を形成し、コ
ンタクト孔４に配線層５を形成することにより抵抗素子
を製造する。そして、抵抗素子の抵抗値を測定しながら
配線層５にレーザーを照射してトリミングを行い、不純
物拡散層２と配線層５とのコンタクト面積を減少させる
ことによりコンタクト抵抗値を増加させ、所望の抵抗値
になるように調整する。最後に、配線層５の少なくとも
一部を除いて保護膜６を形成する。
ミングによる抵抗体における過度の電流集中やマイクロ
クラックが発生することがなく抵抗値の調整を行うこと
のできる半導体装置及びその製造方法を提供する。 【解決手段】 単結晶シリコン基板１の表面に不純物拡
散層２を形成した後、不純物拡散層２上及び単結晶シリ
コン基板１上にシリコン酸化膜３を堆積し、不純物拡散
層２上のシリコン酸化膜３にフォトリソグラフィ技術及
びエッチング技術を用いてコンタクト孔４を形成し、コ
ンタクト孔４に配線層５を形成することにより抵抗素子
を製造する。そして、抵抗素子の抵抗値を測定しながら
配線層５にレーザーを照射してトリミングを行い、不純
物拡散層２と配線層５とのコンタクト面積を減少させる
ことによりコンタクト抵抗値を増加させ、所望の抵抗値
になるように調整する。最後に、配線層５の少なくとも
一部を除いて保護膜６を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、抵抗素子を有して
成る半導体装置及びその製造方法に関し、特に抵抗素子
の抵抗値の調整方法に関するものである。
成る半導体装置及びその製造方法に関し、特に抵抗素子
の抵抗値の調整方法に関するものである。
【０００２】
【従来の技術】図２は、従来例に係る抵抗素子を示す模
式図であり、（ａ）は上面から見た状態を示す略平面図
であり、（ｂ）はＡ−Ｂでの略断面図である。抵抗素子
は、層間絶縁膜としてのシリコン酸化膜３上に抵抗体７
が形成され、抵抗体７の両端に配線層５が形成されてい
る。そして、抵抗素子の抵抗値を調整するために、抵抗
体７にレーザーを使って切り込み部８を形成（トリミン
グ）することにより抵抗修正を行う。
式図であり、（ａ）は上面から見た状態を示す略平面図
であり、（ｂ）はＡ−Ｂでの略断面図である。抵抗素子
は、層間絶縁膜としてのシリコン酸化膜３上に抵抗体７
が形成され、抵抗体７の両端に配線層５が形成されてい
る。そして、抵抗素子の抵抗値を調整するために、抵抗
体７にレーザーを使って切り込み部８を形成（トリミン
グ）することにより抵抗修正を行う。
【０００３】
【発明が解決しようとする課題】ところが、上述のよう
にレーザーを使ってトリミングを行った場合、レーザー
を照射するため抵抗体７自体に発熱が発生し、その温度
上昇により抵抗値の調整後に抵抗素子の抵抗値が変化す
るとともに、抵抗体のトリミングを行った箇所で過度の
電流集中が起こったり、マイクロクラックが発生すると
いった問題があった。
にレーザーを使ってトリミングを行った場合、レーザー
を照射するため抵抗体７自体に発熱が発生し、その温度
上昇により抵抗値の調整後に抵抗素子の抵抗値が変化す
るとともに、抵抗体のトリミングを行った箇所で過度の
電流集中が起こったり、マイクロクラックが発生すると
いった問題があった。
【０００４】本発明は、上記の点に鑑みて成されたもの
であり、その目的とするところは、抵抗体が温度上昇す
ることなく、かつ、トリミングによる抵抗体における過
度の電流集中やマイクロクラックが発生することがなく
抵抗値の調整を行うことのできる半導体装置及びその製
造方法を提供することにある。
であり、その目的とするところは、抵抗体が温度上昇す
ることなく、かつ、トリミングによる抵抗体における過
度の電流集中やマイクロクラックが発生することがなく
抵抗値の調整を行うことのできる半導体装置及びその製
造方法を提供することにある。
【０００５】
【課題を解決するための手段】請求項１記載の発明は、
抵抗体としての不純物拡散層を表面に有する半導体基板
と、該半導体基板の表面上に形成された絶縁膜と、前記
不純物拡散層上の前記絶縁膜に形成されたコンタクト孔
と、該コンタクト孔内に形成された配線層とを有して成
る半導体装置において、前記配線層をトリミングするこ
とで前記不純物拡散層と前記配線層とのコンタクト面積
を減少させることにより抵抗値を調整するようにしたこ
とを特徴とするものである。
抵抗体としての不純物拡散層を表面に有する半導体基板
と、該半導体基板の表面上に形成された絶縁膜と、前記
不純物拡散層上の前記絶縁膜に形成されたコンタクト孔
と、該コンタクト孔内に形成された配線層とを有して成
る半導体装置において、前記配線層をトリミングするこ
とで前記不純物拡散層と前記配線層とのコンタクト面積
を減少させることにより抵抗値を調整するようにしたこ
とを特徴とするものである。
【０００６】請求項２記載の発明は、半導体基板上に抵
抗体としての不純物拡散層を形成した後、前記不純物拡
散層が形成された前記半導体基板の面上に絶縁膜を形成
し、前記不純物拡散層上の前記絶縁膜に、前記不純物拡
散層との接続を行うためのコンタクト孔を形成し、該コ
ンタクト孔に配線層を形成して成る半導体装置の製造方
法において、前記配線層をトリミングすることで前記不
純物拡散層と前記配線層とのコンタクト面積を減少させ
ることにより抵抗値を調整するようにしたことを特徴と
するものである。
抗体としての不純物拡散層を形成した後、前記不純物拡
散層が形成された前記半導体基板の面上に絶縁膜を形成
し、前記不純物拡散層上の前記絶縁膜に、前記不純物拡
散層との接続を行うためのコンタクト孔を形成し、該コ
ンタクト孔に配線層を形成して成る半導体装置の製造方
法において、前記配線層をトリミングすることで前記不
純物拡散層と前記配線層とのコンタクト面積を減少させ
ることにより抵抗値を調整するようにしたことを特徴と
するものである。
【０００７】
【発明の実施の形態】以下、本発明の一実施形態につい
て図面に基づき説明する。図１は、本発明の一実施形態
に係る抵抗素子を示す製造工程図である。先ず、単結晶
シリコン基板１の表面に抵抗体としての不純物拡散層２
を形成し、不純物拡散層２上及び単結晶シリコン基板１
の不純物拡散層２が形成された面上にプラズマＣＶＤ法
等を用いて層間絶縁膜としてのシリコン酸化膜３を堆積
し、不純物拡散層２上のシリコン酸化膜３にフォトリソ
グラフィ技術，エッチング技術を用いてコンタクト孔４
を形成する。なお、不純物拡散層２の形成方法の一例と
しては、ボロン（Ｂ）を単結晶シリコン基板１上にイオ
ン注入し、熱拡散を行うことにより形成できる。また、
本実施形態においては、コンタクト孔４として１辺の長
さがα（＝１０μｍ）の正方形状のものを形成した。更
に、本実施形態においては、不純物拡散層２は、予め所
望の抵抗値よりも小さな値となるように形成されてい
る。
て図面に基づき説明する。図１は、本発明の一実施形態
に係る抵抗素子を示す製造工程図である。先ず、単結晶
シリコン基板１の表面に抵抗体としての不純物拡散層２
を形成し、不純物拡散層２上及び単結晶シリコン基板１
の不純物拡散層２が形成された面上にプラズマＣＶＤ法
等を用いて層間絶縁膜としてのシリコン酸化膜３を堆積
し、不純物拡散層２上のシリコン酸化膜３にフォトリソ
グラフィ技術，エッチング技術を用いてコンタクト孔４
を形成する。なお、不純物拡散層２の形成方法の一例と
しては、ボロン（Ｂ）を単結晶シリコン基板１上にイオ
ン注入し、熱拡散を行うことにより形成できる。また、
本実施形態においては、コンタクト孔４として１辺の長
さがα（＝１０μｍ）の正方形状のものを形成した。更
に、本実施形態においては、不純物拡散層２は、予め所
望の抵抗値よりも小さな値となるように形成されてい
る。
【０００８】そして、コンタクト孔４に素子間配線用の
配線層５を形成することにより抵抗素子を製造する（図
１（ａ））。なお、配線層５の形成方法の一例として
は、ターゲットにアルミニウム（Ａｌ）を用いてスパッ
タリングを行うことによりアルミニウム層を形成し、フ
ォトリソグラフィ技術及びエッチング技術を用いて所定
形状にパターニングすることにより形成できる。
配線層５を形成することにより抵抗素子を製造する（図
１（ａ））。なお、配線層５の形成方法の一例として
は、ターゲットにアルミニウム（Ａｌ）を用いてスパッ
タリングを行うことによりアルミニウム層を形成し、フ
ォトリソグラフィ技術及びエッチング技術を用いて所定
形状にパターニングすることにより形成できる。
【０００９】続いて、抵抗素子の抵抗値を測定しながら
配線層５にレーザーを照射してトリミングを行い、不純
物拡散層２と配線層５とのコンタクト面積を減少（本実
施形態においては、辺の長さα（＝１０μｍ）×β（＝
５μｍ））させることによりコンタクト抵抗値を増加
（本実施形態においてはトリミングを行う前の抵抗値の
２倍になる）させ、所望の抵抗値になるように調整する
（図１（ｂ））。
配線層５にレーザーを照射してトリミングを行い、不純
物拡散層２と配線層５とのコンタクト面積を減少（本実
施形態においては、辺の長さα（＝１０μｍ）×β（＝
５μｍ））させることによりコンタクト抵抗値を増加
（本実施形態においてはトリミングを行う前の抵抗値の
２倍になる）させ、所望の抵抗値になるように調整する
（図１（ｂ））。
【００１０】最後に、シリコン樹脂等を用いて配線層５
の少なくとも一部を除いて保護膜６を形成する（図１
（ｃ））。
の少なくとも一部を除いて保護膜６を形成する（図１
（ｃ））。
【００１１】従って、本実施形態においては、配線層５
にレーザートリミングを行うようにし、高温の熱処理を
行う必要のないシリコン樹脂等により保護膜６を形成す
るようにしたので、抵抗体としての不純物拡散層２が温
度上昇することがなく、温度上昇に伴う抵抗値の変化を
防止することができる。また、配線層５にレーザートリ
ミングを行うので、不純物拡散層２に過度の電流集中や
マイクロクラックが発生することがなくなる。
にレーザートリミングを行うようにし、高温の熱処理を
行う必要のないシリコン樹脂等により保護膜６を形成す
るようにしたので、抵抗体としての不純物拡散層２が温
度上昇することがなく、温度上昇に伴う抵抗値の変化を
防止することができる。また、配線層５にレーザートリ
ミングを行うので、不純物拡散層２に過度の電流集中や
マイクロクラックが発生することがなくなる。
【００１２】
【発明の効果】請求項１または請求項２記載の発明は、
抵抗体としての不純物拡散層を表面に有する半導体基板
と、半導体基板の表面上に形成された絶縁膜と、不純物
拡散層上の絶縁膜に形成されたコンタクト孔と、コンタ
クト孔内に形成された配線層とを有して成る半導体装置
における配線層をトリミングすることで不純物拡散層と
配線層とのコンタクト面積を減少させるようにしたの
で、抵抗値を増加させることができ、これにより抵抗値
を調整することができ、また、配線層にトリミングを行
うようにしたので、抵抗体が温度上昇することなく、か
つ、トリミングによる抵抗体における過度の電流集中や
マイクロクラックが発生することがなく抵抗値の調整を
行うことのできる半導体装置及びその製造方法を提供す
ることができた。
抵抗体としての不純物拡散層を表面に有する半導体基板
と、半導体基板の表面上に形成された絶縁膜と、不純物
拡散層上の絶縁膜に形成されたコンタクト孔と、コンタ
クト孔内に形成された配線層とを有して成る半導体装置
における配線層をトリミングすることで不純物拡散層と
配線層とのコンタクト面積を減少させるようにしたの
で、抵抗値を増加させることができ、これにより抵抗値
を調整することができ、また、配線層にトリミングを行
うようにしたので、抵抗体が温度上昇することなく、か
つ、トリミングによる抵抗体における過度の電流集中や
マイクロクラックが発生することがなく抵抗値の調整を
行うことのできる半導体装置及びその製造方法を提供す
ることができた。
【図１】本発明の一実施形態に係る抵抗素子を示す製造
工程図である。
工程図である。
【図２】従来例に係る抵抗素子を示す模式図であり、
（ａ）は上面から見た状態を示す略平面図であり、
（ｂ）はＡ−Ｂでの略断面図である。
（ａ）は上面から見た状態を示す略平面図であり、
（ｂ）はＡ−Ｂでの略断面図である。
１ 単結晶シリコン基板 ２ 不純物拡散層 ３ シリコン酸化膜 ４ コンタクト孔 ５ 配線層 ６ 保護膜 ７ 抵抗体 ８ 切り込み部
Claims (2)
- 【請求項１】 抵抗体としての不純物拡散層を表面に有
する半導体基板と、該半導体基板の表面上に形成された
絶縁膜と、前記不純物拡散層上の前記絶縁膜に形成され
たコンタクト孔と、該コンタクト孔内に形成された配線
層とを有して成る半導体装置において、前記配線層をト
リミングすることで前記不純物拡散層と前記配線層との
コンタクト面積を減少させることにより抵抗値を調整す
るようにしたことを特徴とする半導体装置。 - 【請求項２】 半導体基板上に抵抗体としての不純物拡
散層を形成した後、前記不純物拡散層が形成された前記
半導体基板の面上に絶縁膜を形成し、前記不純物拡散層
上の前記絶縁膜に、前記不純物拡散層との接続を行うた
めのコンタクト孔を形成し、該コンタクト孔に配線層を
形成して成る半導体装置の製造方法において、前記配線
層をトリミングすることで前記不純物拡散層と前記配線
層とのコンタクト面積を減少させることにより抵抗値を
調整するようにしたことを特徴とする半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8039258A JPH09232116A (ja) | 1996-02-27 | 1996-02-27 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8039258A JPH09232116A (ja) | 1996-02-27 | 1996-02-27 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09232116A true JPH09232116A (ja) | 1997-09-05 |
Family
ID=12548127
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8039258A Pending JPH09232116A (ja) | 1996-02-27 | 1996-02-27 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09232116A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008139135A (ja) * | 2006-12-01 | 2008-06-19 | Matsushita Electric Ind Co Ltd | 力学量センサおよびその製造方法 |
-
1996
- 1996-02-27 JP JP8039258A patent/JPH09232116A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008139135A (ja) * | 2006-12-01 | 2008-06-19 | Matsushita Electric Ind Co Ltd | 力学量センサおよびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6322711B1 (en) | Method for fabrication of thin film resistor | |
| JPH04267366A (ja) | 薄膜抵抗器 | |
| JPH0546102B2 (ja) | ||
| US4692190A (en) | Trimming of metal interconnection layer by selective migration of metal atoms by energy beams | |
| JPS60150618A (ja) | 半導体装置の製造方法 | |
| JPH09232116A (ja) | 半導体装置及びその製造方法 | |
| JP2870933B2 (ja) | 半導体装置の製造方法 | |
| JPS5852843A (ja) | 半導体集積回路装置の製造法 | |
| JP2639153B2 (ja) | 半導体素子の製造方法 | |
| JPH09232520A (ja) | 半導体装置及びその製造方法 | |
| JPS6130060A (ja) | 半導体ヒユ−ズ素子の製造方法 | |
| JPH09232119A (ja) | 半導体装置及びその製造方法 | |
| JPS5885529A (ja) | 半導体装置の製造方法 | |
| JPS61276211A (ja) | 半導体素子の温度検出方法 | |
| JP2989831B2 (ja) | 半導体装置の製造方法 | |
| JPS63275142A (ja) | 半導体装置の製造方法 | |
| JPH0783055B2 (ja) | 半導体装置の製造方法 | |
| JPH09307066A (ja) | 半導体装置の製造方法 | |
| JPS58180019A (ja) | 半導体基体およびその製造方法 | |
| JP2605286B2 (ja) | 半導体装置の製造方法 | |
| KR100264517B1 (ko) | 압력센서의 제조방법 | |
| JPH0334322A (ja) | 半導体装置の製造方法 | |
| JPS5980929A (ja) | 半導体装置の製造方法 | |
| JPH09232519A (ja) | 半導体装置及びその製造方法 | |
| JPS59151447A (ja) | 半導体装置の製造方法 |