JPH0923219A - 情報送受信装置 - Google Patents
情報送受信装置Info
- Publication number
- JPH0923219A JPH0923219A JP7171059A JP17105995A JPH0923219A JP H0923219 A JPH0923219 A JP H0923219A JP 7171059 A JP7171059 A JP 7171059A JP 17105995 A JP17105995 A JP 17105995A JP H0923219 A JPH0923219 A JP H0923219A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- information
- controlled
- response
- transmitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Programmable Controllers (AREA)
- Bidirectional Digital Transmission (AREA)
- Time-Division Multiplex Systems (AREA)
- Small-Scale Networks (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Abstract
(57)【要約】
【課題】 本発明は、情報送受信装置に関し、被制御側
から制御側への応答情報の衝突、その誤受信の回避、並
びにそれらの特定を達成することを目的とする。 【解決手段】 送信情報を送信装置の分岐装置２で被制
御装置数分だけ複写分岐して得られた送信情報を複数の
被制御装置へ送信し、識別情報を認識した被制御装置４
−ｉ（ｉは１，２，・・・，Ｎ）から応答情報を送信装
置へ返送する情報送受信装置において、送信情報の識別
情報を抽出して当該識別情報対応の被制御装置からの応
答情報に対する有効信号を次の送信情報が発生されるま
で出力する信号出力装置６と、有効信号に応答して該有
効信号対応の被制御装置からの応答情報のみを前記送信
装置に受信させる受信装置８とを設けたことを特徴とす
る。
から制御側への応答情報の衝突、その誤受信の回避、並
びにそれらの特定を達成することを目的とする。 【解決手段】 送信情報を送信装置の分岐装置２で被制
御装置数分だけ複写分岐して得られた送信情報を複数の
被制御装置へ送信し、識別情報を認識した被制御装置４
−ｉ（ｉは１，２，・・・，Ｎ）から応答情報を送信装
置へ返送する情報送受信装置において、送信情報の識別
情報を抽出して当該識別情報対応の被制御装置からの応
答情報に対する有効信号を次の送信情報が発生されるま
で出力する信号出力装置６と、有効信号に応答して該有
効信号対応の被制御装置からの応答情報のみを前記送信
装置に受信させる受信装置８とを設けたことを特徴とす
る。
Description
【０００１】
【発明の属する技術分野】本発明は、複写分岐されて送
信される送信情報の送信先識別情報を送信先から返送さ
れる応答情報の受信制御に用いる情報送受信装置に関す
る。通信システム等の大規模装置には、その装置が複数
のプリント基板から構成され、その複数のプリント基板
が１つの制御回路によって制御されるように構成された
ものがある。このような構成において、制御回路からの
制御信号が複数のプリント基板へ複写分岐されて送信さ
れる場合には、複数のプリント基板からの応答信号の衝
突、誤受信を回避する必要がある。
信される送信情報の送信先識別情報を送信先から返送さ
れる応答情報の受信制御に用いる情報送受信装置に関す
る。通信システム等の大規模装置には、その装置が複数
のプリント基板から構成され、その複数のプリント基板
が１つの制御回路によって制御されるように構成された
ものがある。このような構成において、制御回路からの
制御信号が複数のプリント基板へ複写分岐されて送信さ
れる場合には、複数のプリント基板からの応答信号の衝
突、誤受信を回避する必要がある。
【０００２】
【従来の技術】従来の前述した情報送受信装置の構成を
図１０に示す。１００は制御盤で、前述した制御回路に
相当し、１０２−１、１０２−２、１０２−３、１０２
−４は被制御盤で、前述したプリント基板に相当する。
制御盤１００は、信号分岐／集約盤１０１へ制御信号を
送出する。信号分岐／集約盤１０１は、被制御盤１０２
−１、１０２−２、１０２−３、１０２−４へ転送する
制御信号を複写分岐するデータ分岐部１０４と、被制御
盤１０２−１、１０２−２、１０２−３、１０２−４か
らの応答信号を受信するオア部１０６とを有する。
図１０に示す。１００は制御盤で、前述した制御回路に
相当し、１０２−１、１０２−２、１０２−３、１０２
−４は被制御盤で、前述したプリント基板に相当する。
制御盤１００は、信号分岐／集約盤１０１へ制御信号を
送出する。信号分岐／集約盤１０１は、被制御盤１０２
−１、１０２−２、１０２−３、１０２−４へ転送する
制御信号を複写分岐するデータ分岐部１０４と、被制御
盤１０２−１、１０２−２、１０２−３、１０２−４か
らの応答信号を受信するオア部１０６とを有する。
【０００３】制御盤１００から被制御盤１０２−１、１
０２−２、１０２−３、１０２−４へ制御信号を送信す
るとき、その制御信号は、データ分岐部１０４において
被制御盤数分の制御信号に複写分岐される。制御信号の
データフォーマットは、アドレス番号と送信データとか
ら成る（図１１参照）。１つの制御信号に付加されるア
ドレス番号は、前記被制御盤１０２−１、１０２−２、
１０２−３、１０２−４のうちのいずれか１つの被制御
盤のアドレス番号である。
０２−２、１０２−３、１０２−４へ制御信号を送信す
るとき、その制御信号は、データ分岐部１０４において
被制御盤数分の制御信号に複写分岐される。制御信号の
データフォーマットは、アドレス番号と送信データとか
ら成る（図１１参照）。１つの制御信号に付加されるア
ドレス番号は、前記被制御盤１０２−１、１０２−２、
１０２−３、１０２−４のうちのいずれか１つの被制御
盤のアドレス番号である。
【０００４】その複写分岐されたデータ信号は、各被制
御盤１０２−１、１０２−２、１０２−３、１０２−４
へ転送される。データ信号を受信した各被制御盤１０２
−１、１０２−２、１０２−３、１０２−４は、アドレ
ス信号を解析して自己に割り付けられているアドレス信
号と一致したとき受信したデータ信号が自己宛のもので
あるとしてそのデータ信号を取り込む。
御盤１０２−１、１０２−２、１０２−３、１０２−４
へ転送される。データ信号を受信した各被制御盤１０２
−１、１０２−２、１０２−３、１０２−４は、アドレ
ス信号を解析して自己に割り付けられているアドレス信
号と一致したとき受信したデータ信号が自己宛のもので
あるとしてそのデータ信号を取り込む。
【０００５】データ信号を取り込みんだ被制御盤は、制
御盤１００に対して応答信号を返す。応答信号は、アド
レス信号及びデータから成る（図１１参照）。制御盤１
００は、そのオア部１０６により前記応答信号を受信す
る。
御盤１００に対して応答信号を返す。応答信号は、アド
レス信号及びデータから成る（図１１参照）。制御盤１
００は、そのオア部１０６により前記応答信号を受信す
る。
【０００６】
【発明が解決しようとする課題】前述のようなデータ信
号の送受信、そして応答信号の送受信が正常に行われて
いるときには、少しも問題は生じない。
号の送受信、そして応答信号の送受信が正常に行われて
いるときには、少しも問題は生じない。
【０００７】しかしながら、前記アドレス信号を正しく
解析した第１の被制御盤のほかに、当該アドレス信号を
誤って解析した第２の被制御盤があると、その第１の被
制御盤及び第２の被制御盤から応答信号が、制御盤１０
０へ返送されることになるので、オア部１０６で応答信
号の衝突が発生して誤った応答信号を受信してしまうこ
とになる。このような衝突を回避する手段は、従来装置
にはない。
解析した第１の被制御盤のほかに、当該アドレス信号を
誤って解析した第２の被制御盤があると、その第１の被
制御盤及び第２の被制御盤から応答信号が、制御盤１０
０へ返送されることになるので、オア部１０６で応答信
号の衝突が発生して誤った応答信号を受信してしまうこ
とになる。このような衝突を回避する手段は、従来装置
にはない。
【０００８】又、前述の衝突は、２以上の被制御盤から
同時的に応答信号が返送されてしまう場合に生ずるもの
であるが、２以上の被制御盤から時間を異にして応答信
号が返送されて来るような場合には、前述したような衝
突は発生しない。しかし、正しい応答信号に対して誤応
答した被制御盤からの応答信号が早く、又は遅く返送さ
れて来る場合には、誤った応答信号を早く、又は遅く受
信してしまうことになる。従って、従来の装置において
は、誤った応答信号の受信を回避することができない。
同時的に応答信号が返送されてしまう場合に生ずるもの
であるが、２以上の被制御盤から時間を異にして応答信
号が返送されて来るような場合には、前述したような衝
突は発生しない。しかし、正しい応答信号に対して誤応
答した被制御盤からの応答信号が早く、又は遅く返送さ
れて来る場合には、誤った応答信号を早く、又は遅く受
信してしまうことになる。従って、従来の装置において
は、誤った応答信号の受信を回避することができない。
【０００９】又、前述のような衝突や、誤受信が発生し
たときの特定をする手段もない。本発明は、斯かる技術
的課題に鑑みて創作されたもので、被制御側から制御側
への応答信号の衝突、及びその誤受信、並びにそれらの
特定を達成し得る情報送受信装置を提供することをその
目的とする。
たときの特定をする手段もない。本発明は、斯かる技術
的課題に鑑みて創作されたもので、被制御側から制御側
への応答信号の衝突、及びその誤受信、並びにそれらの
特定を達成し得る情報送受信装置を提供することをその
目的とする。
【００１０】
【課題を解決するための手段】図１は、請求項１及び請
求項３記載の発明の原理ブロック図を示す。図２は、請
求項２及び請求項４記載の発明の原理ブロック図を示
す。
求項３記載の発明の原理ブロック図を示す。図２は、請
求項２及び請求項４記載の発明の原理ブロック図を示
す。
【００１１】請求項１記載の発明は、図１に示すよう
に、被制御装置固有の識別情報を含む送信情報を送信装
置の分岐装置２で被制御装置数分だけ複写分岐して得ら
れた送信情報を複数の被制御装置へ送信し、前記識別情
報を認識した被制御装置４−ｉ（ｉは１，２，・・・，
Ｎ）から応答情報を前記送信装置へ返送する情報送受信
装置において、前記送信情報の識別情報を抽出して当該
識別情報対応の被制御装置からの応答情報に対する有効
信号を次の送信情報が発生されるまで出力する信号出力
装置６と、前記有効信号に応答して該有効信号対応の被
制御装置からの応答情報のみを前記送信装置に受信させ
る受信装置８とを設けて構成したことを特徴とする。
に、被制御装置固有の識別情報を含む送信情報を送信装
置の分岐装置２で被制御装置数分だけ複写分岐して得ら
れた送信情報を複数の被制御装置へ送信し、前記識別情
報を認識した被制御装置４−ｉ（ｉは１，２，・・・，
Ｎ）から応答情報を前記送信装置へ返送する情報送受信
装置において、前記送信情報の識別情報を抽出して当該
識別情報対応の被制御装置からの応答情報に対する有効
信号を次の送信情報が発生されるまで出力する信号出力
装置６と、前記有効信号に応答して該有効信号対応の被
制御装置からの応答情報のみを前記送信装置に受信させ
る受信装置８とを設けて構成したことを特徴とする。
【００１２】請求項２記載の発明は、図２に示すよう
に、被制御装置固有の識別情報を含む送信情報を送信装
置の分岐装置２で被制御装置数分だけ複写分岐して得ら
れた送信情報を複数の被制御装置へ送信し、前記識別情
報を認識した被制御装置４−ｉ（ｉは１，２，・・・，
Ｎ）から応答情報を前記送信装置へ返送する情報送受信
装置において、前記送信情報の識別情報を抽出して当該
識別情報対応の被制御装置からの応答情報に対する有効
信号を、前記識別情報に対応しない被制御装置からの応
答情報に対する無効信号をそれぞれ次の送信情報が発生
されるまで出力する信号出力装置１２と、前記有効信号
に応答して該有効信号対応の被制御装置からの応答情報
のみを前記送信装置に受信させる受信装置８と、前記無
効信号及び該無効信号対応の被制御装置からの応答情報
に応答して検出信号を出力する検出装置１０とを設けて
構成したことを特徴とする。
に、被制御装置固有の識別情報を含む送信情報を送信装
置の分岐装置２で被制御装置数分だけ複写分岐して得ら
れた送信情報を複数の被制御装置へ送信し、前記識別情
報を認識した被制御装置４−ｉ（ｉは１，２，・・・，
Ｎ）から応答情報を前記送信装置へ返送する情報送受信
装置において、前記送信情報の識別情報を抽出して当該
識別情報対応の被制御装置からの応答情報に対する有効
信号を、前記識別情報に対応しない被制御装置からの応
答情報に対する無効信号をそれぞれ次の送信情報が発生
されるまで出力する信号出力装置１２と、前記有効信号
に応答して該有効信号対応の被制御装置からの応答情報
のみを前記送信装置に受信させる受信装置８と、前記無
効信号及び該無効信号対応の被制御装置からの応答情報
に応答して検出信号を出力する検出装置１０とを設けて
構成したことを特徴とする。
【００１３】請求項３記載の発明は、図１に示すよう
に、請求項１記載の情報送受信装置において、前記有効
信号は２値信号の低レベル、又は高レベルであり、受信
装置８は、前記被制御装置対応毎の受信回路を有し、該
受信回路の各々は、前記２値信号の有効信号に応答して
該有効信号に対応する被制御装置からの応答情報を取り
込むことを特徴とする。
に、請求項１記載の情報送受信装置において、前記有効
信号は２値信号の低レベル、又は高レベルであり、受信
装置８は、前記被制御装置対応毎の受信回路を有し、該
受信回路の各々は、前記２値信号の有効信号に応答して
該有効信号に対応する被制御装置からの応答情報を取り
込むことを特徴とする。
【００１４】請求項４記載の発明は、図２に示すよう
に、請求項２記載の情報送受信装置において、前記有効
信号は２値信号の低レベル、又は高レベルであり、前記
無効信号は２値信号の高レベル、又は低レベルであり、
受信装置は、前記被制御装置対応毎の受信回路を有し、
該受信回路の各々は、前記２値信号の有効信号に応答し
て該有効信号に対応する被制御装置からの応答情報を取
り込み、前記検出装置は、前記被制御装置対応毎の検出
回路を有し、該検出回路の各々は、前記２値信号の無効
信号及び該無効信号対応の被制御装置からの応答情報に
応答して前記検出信号を出力することを特徴とする。
に、請求項２記載の情報送受信装置において、前記有効
信号は２値信号の低レベル、又は高レベルであり、前記
無効信号は２値信号の高レベル、又は低レベルであり、
受信装置は、前記被制御装置対応毎の受信回路を有し、
該受信回路の各々は、前記２値信号の有効信号に応答し
て該有効信号に対応する被制御装置からの応答情報を取
り込み、前記検出装置は、前記被制御装置対応毎の検出
回路を有し、該検出回路の各々は、前記２値信号の無効
信号及び該無効信号対応の被制御装置からの応答情報に
応答して前記検出信号を出力することを特徴とする。
【００１５】
【作用】請求項１記載の発明によれば、複数の被制御装
置４−１乃至４−Ｎへ送信情報を複写分岐して送信する
際に、該送信情報の識別情報が信号出力装置で抽出され
て抽出された識別情報対応の被制御装置から返送されて
来る応答情報に対する有効信号が信号出力装置６から次
の送信情報が発生されるまで出力される。
置４−１乃至４−Ｎへ送信情報を複写分岐して送信する
際に、該送信情報の識別情報が信号出力装置で抽出され
て抽出された識別情報対応の被制御装置から返送されて
来る応答情報に対する有効信号が信号出力装置６から次
の送信情報が発生されるまで出力される。
【００１６】従って、前記送信情報に正しく応答した被
制御装置からの応答情報のみが受信装置８によって受信
され、誤応答した被制御装置から返送されて来る応答情
報は、受信されない。応答情報の衝突を回避することが
できるし、又応答情報の誤受信を回避することができ
る。請求項２記載の発明によれば、複数の被制御装置４
−１乃至４−Ｎへ送信情報を複写分岐して送信する際
に、該送信情報の識別情報が信号出力装置で抽出されて
抽出された識別情報対応の被制御装置から返送されて来
る応答情報に対する有効信号、及び前記識別情報に対応
しない被制御装置からの応答情報に対する無効受信が信
号出力装置６から次の送信情報が発生されるまで出力さ
れる。
制御装置からの応答情報のみが受信装置８によって受信
され、誤応答した被制御装置から返送されて来る応答情
報は、受信されない。応答情報の衝突を回避することが
できるし、又応答情報の誤受信を回避することができ
る。請求項２記載の発明によれば、複数の被制御装置４
−１乃至４−Ｎへ送信情報を複写分岐して送信する際
に、該送信情報の識別情報が信号出力装置で抽出されて
抽出された識別情報対応の被制御装置から返送されて来
る応答情報に対する有効信号、及び前記識別情報に対応
しない被制御装置からの応答情報に対する無効受信が信
号出力装置６から次の送信情報が発生されるまで出力さ
れる。
【００１７】従って、前記送信情報に正しく応答した被
制御装置からの応答情報のみが受信装置８によって受信
され、誤応答した被制御装置から返送されて来る応答情
報は、受信されない。応答情報の衝突を回避することが
できるし、又応答情報の誤受信を回避することができ
る。又、前記無効信号及び該無効信号対応の被制御装置
からの応答情報に応答して検出信号が検出装置から出力
される。出力される検出信号は、衝突を生じさせること
なく、衝突を検出し、又該検出を生ぜしめた被制御装置
を特定する。
制御装置からの応答情報のみが受信装置８によって受信
され、誤応答した被制御装置から返送されて来る応答情
報は、受信されない。応答情報の衝突を回避することが
できるし、又応答情報の誤受信を回避することができ
る。又、前記無効信号及び該無効信号対応の被制御装置
からの応答情報に応答して検出信号が検出装置から出力
される。出力される検出信号は、衝突を生じさせること
なく、衝突を検出し、又該検出を生ぜしめた被制御装置
を特定する。
【００１８】請求項３記載の発明は、有効信号を２値信
号とし、前記受信装置を被制御装置毎に受信回路を設
け、該受信回路を２値信号に応答させるように構成して
請求項１と同様の作用を生じさせ、応答情報の衝突、及
び応答情報の誤受信を回避することができる。請求項４
記載の発明は、有効信号及び無効信号を２値信号とし、
前記受信装置を被制御装置毎に受信回路を設け、該受信
回路を２値信号の有効信号に応答させるように構成する
と共に、前記検出装置を前記被制御装置毎に検出回路を
設け、該検出回路の各々を前記２値信号の無効信号及び
該無効信号対応の被制御装置からの応答情報に応答させ
るように構成して請求項２と同様の作用を生じさせ、応
答情報の衝突、及び応答情報の誤受信を回避し、併せて
衝突を生じさせることなく、衝突の検出、及び該検出を
生ぜしめた被制御装置の特定を為し得るようにしたもの
である。
号とし、前記受信装置を被制御装置毎に受信回路を設
け、該受信回路を２値信号に応答させるように構成して
請求項１と同様の作用を生じさせ、応答情報の衝突、及
び応答情報の誤受信を回避することができる。請求項４
記載の発明は、有効信号及び無効信号を２値信号とし、
前記受信装置を被制御装置毎に受信回路を設け、該受信
回路を２値信号の有効信号に応答させるように構成する
と共に、前記検出装置を前記被制御装置毎に検出回路を
設け、該検出回路の各々を前記２値信号の無効信号及び
該無効信号対応の被制御装置からの応答情報に応答させ
るように構成して請求項２と同様の作用を生じさせ、応
答情報の衝突、及び応答情報の誤受信を回避し、併せて
衝突を生じさせることなく、衝突の検出、及び該検出を
生ぜしめた被制御装置の特定を為し得るようにしたもの
である。
【００１９】
【発明の実施の形態】図３は、請求項１乃至請求項４記
載の発明の一実施例を示す。この実施例は、図１０に示
す従来装置に制御信号のアドレス番号を抽出して被制御
盤に割り付けられたアドレス番号であるとき有効信号
を、そうでないとき無効信号を各被制御盤毎に出力する
アドレス抽出部３２と、前記有効信号に応答して応答信
号を取り込み、前記無効信号及び該無効信号対応の被制
御盤からの応答信号に応答して検出信号を出力するゲー
ト部３４とを設けて構成される。
載の発明の一実施例を示す。この実施例は、図１０に示
す従来装置に制御信号のアドレス番号を抽出して被制御
盤に割り付けられたアドレス番号であるとき有効信号
を、そうでないとき無効信号を各被制御盤毎に出力する
アドレス抽出部３２と、前記有効信号に応答して応答信
号を取り込み、前記無効信号及び該無効信号対応の被制
御盤からの応答信号に応答して検出信号を出力するゲー
ト部３４とを設けて構成される。
【００２０】アドレス抽出部３２は、制御信号からアド
レス番号を抽出する抽出部と、抽出されたアドレス番号
をデコードして次の制御信号が来るまで２値信号を出力
するデコーダとから成るが、図示しない。デコーダの２
値信号の例えば低レベルが前述の有効信号で、高レベル
が前述の無効信号である。図４に示す２値信号*DEC1は
被制御盤１０２−１に、図４に示す２値信号*DEC2は被
制御盤１０２−２に、図４に示す２値信号*DEC3は被制
御盤１０２−３に、図４に示す２値信号*DEC4は被制御
盤１０２−４に対応している。
レス番号を抽出する抽出部と、抽出されたアドレス番号
をデコードして次の制御信号が来るまで２値信号を出力
するデコーダとから成るが、図示しない。デコーダの２
値信号の例えば低レベルが前述の有効信号で、高レベル
が前述の無効信号である。図４に示す２値信号*DEC1は
被制御盤１０２−１に、図４に示す２値信号*DEC2は被
制御盤１０２−２に、図４に示す２値信号*DEC3は被制
御盤１０２−３に、図４に示す２値信号*DEC4は被制御
盤１０２−４に対応している。
【００２１】ゲート部３４の詳細構成を図４に示す。図
４において、被制御盤毎に、アンド回路４０、インバー
タ回路４２、ナンド回路４４、及びラッチ回路４６が設
けられている。但し、それらの参照番号に、−１、−
２、−３、−４を付加して被制御盤１０２−１、１０２
−２、１０２−３、１０２−４のそれぞれに対応してい
ることを示す。
４において、被制御盤毎に、アンド回路４０、インバー
タ回路４２、ナンド回路４４、及びラッチ回路４６が設
けられている。但し、それらの参照番号に、−１、−
２、−３、−４を付加して被制御盤１０２−１、１０２
−２、１０２−３、１０２−４のそれぞれに対応してい
ることを示す。
【００２２】いずれの被制御盤に対応するアンド回路４
０−１乃至４０−４も、当該被制御盤からのデータ及び
インバータ回路４２−１乃至４２−４を経たデコーダか
らの２値信号を入力されてその出力信号はオア部１０６
へ供給される。同様に、ナンド回路４４−１乃至４４−
４は対応する被制御盤からの応答信号及び前記２値信号
を入力されてその出力信号はラッチ回路４６−１乃至４
６−４へ供給される。
０−１乃至４０−４も、当該被制御盤からのデータ及び
インバータ回路４２−１乃至４２−４を経たデコーダか
らの２値信号を入力されてその出力信号はオア部１０６
へ供給される。同様に、ナンド回路４４−１乃至４４−
４は対応する被制御盤からの応答信号及び前記２値信号
を入力されてその出力信号はラッチ回路４６−１乃至４
６−４へ供給される。
【００２３】図３及び図４において、図３のアドレス抽
出部３２は、図１の信号出力装置６及び図２の信号出力
装置１２に対応し、データ分岐部１０４は、図１及び図
２の分岐装置２に対応する。被制御盤１０２−１乃至１
０２−４は、図１及び図２の被制御装置４−１乃至４−
Ｎに対応し、アンド回路４０−１乃至４０−４、インバ
ータ４２−１乃至４２−４及びオア部１０６は、図１及
び図２の受信装置８に対応する。ナンド回路４４−１乃
至４４−４、ラッチ回路４６−１乃至４６−４は、図１
及び図２の検出装置１０に対応する。
出部３２は、図１の信号出力装置６及び図２の信号出力
装置１２に対応し、データ分岐部１０４は、図１及び図
２の分岐装置２に対応する。被制御盤１０２−１乃至１
０２−４は、図１及び図２の被制御装置４−１乃至４−
Ｎに対応し、アンド回路４０−１乃至４０−４、インバ
ータ４２−１乃至４２−４及びオア部１０６は、図１及
び図２の受信装置８に対応する。ナンド回路４４−１乃
至４４−４、ラッチ回路４６−１乃至４６−４は、図１
及び図２の検出装置１０に対応する。
【００２４】以上のように構成される請求項１乃至請求
項４記載の発明実施例の動作を以下に説明する。従来と
同様にして、制御盤１００から被制御盤１０２−１、１
０２−２、１０２−３、１０２−４に対して制御信号
（その信号フォーマットは図１１参照）を送信したとす
る。
項４記載の発明実施例の動作を以下に説明する。従来と
同様にして、制御盤１００から被制御盤１０２−１、１
０２−２、１０２−３、１０２−４に対して制御信号
（その信号フォーマットは図１１参照）を送信したとす
る。
【００２５】その送信に際して、前記制御信号のアドレ
ス番号がアドレス抽出部３２で抽出判定されて当該アド
レス番号に対応するデコーダの出力端には、低レベルの
２値信号（有効信号）が次の制御信号が発生されるまで
出力され、前記当該アドレス番号に対応しないデコーダ
の出力端には、高レベルの２値信号（無効信号）が次の
制御信号が発生されるまで出力される。
ス番号がアドレス抽出部３２で抽出判定されて当該アド
レス番号に対応するデコーダの出力端には、低レベルの
２値信号（有効信号）が次の制御信号が発生されるまで
出力され、前記当該アドレス番号に対応しないデコーダ
の出力端には、高レベルの２値信号（無効信号）が次の
制御信号が発生されるまで出力される。
【００２６】従って、前記制御信号が従来と同様にして
データ分岐部１０４で複写分岐されて被制御盤１０２−
１、１０２−２、１０２−３、１０２−４へ供給された
場合に、前記アドレス番号対応の被制御盤からのみ応答
信号が返送されて来たときは、返送されて来た応答信号
は、前記低レベルの２値信号に対応するアンド回路、オ
ア部１０６を経て正常に受信することができる。
データ分岐部１０４で複写分岐されて被制御盤１０２−
１、１０２−２、１０２−３、１０２−４へ供給された
場合に、前記アドレス番号対応の被制御盤からのみ応答
信号が返送されて来たときは、返送されて来た応答信号
は、前記低レベルの２値信号に対応するアンド回路、オ
ア部１０６を経て正常に受信することができる。
【００２７】これに対して、前記制御信号のアドレス番
号が割り付けられている被制御盤が正しい応答信号を返
送して来たのに対し、前記制御信号のアドレス番号が割
り付けられている被制御盤以外の被制御盤が、誤った応
答信号を返送して来たとしても、応答信号を誤って返送
してきた被制御盤に対応するデコーダの２値信号は、高
レベルの２値信号（無効信号）となっており、この高レ
ベルの２値信号に対応するアンド回路は、インバータ回
路によりゲートされない状態に置かれているから、前記
制御信号のアドレス番号が割り付けられている被制御盤
以外の被制御盤から返送されて来た応答信号は、対応す
るアンド回路、オア部１０６を経て誤って受信されてし
まうことはなくなる。
号が割り付けられている被制御盤が正しい応答信号を返
送して来たのに対し、前記制御信号のアドレス番号が割
り付けられている被制御盤以外の被制御盤が、誤った応
答信号を返送して来たとしても、応答信号を誤って返送
してきた被制御盤に対応するデコーダの２値信号は、高
レベルの２値信号（無効信号）となっており、この高レ
ベルの２値信号に対応するアンド回路は、インバータ回
路によりゲートされない状態に置かれているから、前記
制御信号のアドレス番号が割り付けられている被制御盤
以外の被制御盤から返送されて来た応答信号は、対応す
るアンド回路、オア部１０６を経て誤って受信されてし
まうことはなくなる。
【００２８】これを具体的に示したのが、図５乃至図９
である。図５は、期待する被制御盤からの正しい応答信
号と、誤った被制御盤からの誤った応答信号とが同時に
受信される場合を示している。例えば、制御信号が被制
御盤１０２−１に対して送信されて被制御盤１０２−１
から応答信号が制御盤１００へ返送されると同時に、被
制御盤１０２−４からも誤って応答信号が制御盤１００
へ返送されたとする。そうすると、＊ＤＥＣ１は低レベ
ルの２値信号となるが、＊ＤＥＣ４は高レベルの２値信
号となるから、被制御盤１０２−１からの応答信号はア
ンド回路４０−１、オア部１０６を経て制御盤１００へ
転送されるが、被制御盤１０２−４からの応答信号はア
ンド回路４０−４、オア部１０６を経て制御盤１００へ
転送されることはない。従って、制御盤１００へ取り込
まれる応答信号の衝突を回避することか゛できる。又、
ナンド回路４４−４が信号をラッチ回路４６−４へ供給
してラッチ回路４６−４にセットし、アラーム信号を発
生するが、ナンド回路４４−１は信号をラッチ回路４６
−４に供給しないからラッチ回路４６−はセットされ
ず、ラッチ回路４６−１からはアラーム信号は発生しな
い。誤って応答信号を返送して来ている被制御盤１０２
−４の特定、即ち衝突発生の原因を衝突を生じさせこと
なく検出することができる。
である。図５は、期待する被制御盤からの正しい応答信
号と、誤った被制御盤からの誤った応答信号とが同時に
受信される場合を示している。例えば、制御信号が被制
御盤１０２−１に対して送信されて被制御盤１０２−１
から応答信号が制御盤１００へ返送されると同時に、被
制御盤１０２−４からも誤って応答信号が制御盤１００
へ返送されたとする。そうすると、＊ＤＥＣ１は低レベ
ルの２値信号となるが、＊ＤＥＣ４は高レベルの２値信
号となるから、被制御盤１０２−１からの応答信号はア
ンド回路４０−１、オア部１０６を経て制御盤１００へ
転送されるが、被制御盤１０２−４からの応答信号はア
ンド回路４０−４、オア部１０６を経て制御盤１００へ
転送されることはない。従って、制御盤１００へ取り込
まれる応答信号の衝突を回避することか゛できる。又、
ナンド回路４４−４が信号をラッチ回路４６−４へ供給
してラッチ回路４６−４にセットし、アラーム信号を発
生するが、ナンド回路４４−１は信号をラッチ回路４６
−４に供給しないからラッチ回路４６−はセットされ
ず、ラッチ回路４６−１からはアラーム信号は発生しな
い。誤って応答信号を返送して来ている被制御盤１０２
−４の特定、即ち衝突発生の原因を衝突を生じさせこと
なく検出することができる。
【００２９】又、図６に示すように、期待する被制御盤
からの正しい応答信号の期間内であって該正しい応答信
号よりも遅れて誤った応答信号が返送されて来た場合
も、前述の期待する被制御盤からの正しい応答信号と誤
応答した被制御盤からの誤った応答信号とが同時に返送
されて来た場合と同様に、応答信号の衝突回避、及び衝
突発生原因の検出を行うことができる。
からの正しい応答信号の期間内であって該正しい応答信
号よりも遅れて誤った応答信号が返送されて来た場合
も、前述の期待する被制御盤からの正しい応答信号と誤
応答した被制御盤からの誤った応答信号とが同時に返送
されて来た場合と同様に、応答信号の衝突回避、及び衝
突発生原因の検出を行うことができる。
【００３０】又、図７に示すように、期待する被制御盤
からの正しい応答信号の期間内であって該正しい応答信
号よりも早く誤った応答信号が返送されて来た場合も、
前述の期待する被制御盤からの正しい応答信号と誤応答
した被制御盤からの誤った応答信号とが同時に返送され
て来た場合と同様に、応答信号の衝突回避、及び衝突発
生原因の検出を行うことができる。
からの正しい応答信号の期間内であって該正しい応答信
号よりも早く誤った応答信号が返送されて来た場合も、
前述の期待する被制御盤からの正しい応答信号と誤応答
した被制御盤からの誤った応答信号とが同時に返送され
て来た場合と同様に、応答信号の衝突回避、及び衝突発
生原因の検出を行うことができる。
【００３１】又、図８に示すように、期待する被制御盤
からの正しい応答信号の期間の経過後であって該正しい
応答信号よりも遅れて誤った応答信号が返送されて来た
場合も、前述の期待する被制御盤からの正しい応答信号
と誤応答した被制御盤からの誤った応答信号とが同時に
返送されて来た場合と同様に、応答信号の衝突回避、及
び衝突発生原因の検出を行うことができるし、応答信号
の誤受信も回避することができる。
からの正しい応答信号の期間の経過後であって該正しい
応答信号よりも遅れて誤った応答信号が返送されて来た
場合も、前述の期待する被制御盤からの正しい応答信号
と誤応答した被制御盤からの誤った応答信号とが同時に
返送されて来た場合と同様に、応答信号の衝突回避、及
び衝突発生原因の検出を行うことができるし、応答信号
の誤受信も回避することができる。
【００３２】又、図９に示すように、期待する被制御盤
からの正しい応答信号の期間前であって該正しい応答信
号よりも早く誤った応答信号が返送されて来た場合も、
前述の期待する被制御盤からの正しい応答信号と誤応答
した被制御盤からの誤った応答信号とが同時に返送され
て来た場合と同様に、応答信号の衝突回避、及び衝突発
生原因の検出を行うことができるし、応答信号の誤受信
も回避することができる。
からの正しい応答信号の期間前であって該正しい応答信
号よりも早く誤った応答信号が返送されて来た場合も、
前述の期待する被制御盤からの正しい応答信号と誤応答
した被制御盤からの誤った応答信号とが同時に返送され
て来た場合と同様に、応答信号の衝突回避、及び衝突発
生原因の検出を行うことができるし、応答信号の誤受信
も回避することができる。
【００３３】なお、制御信号、応答信号は、ビット並列
でもよい。
でもよい。
【００３４】
【発明の効果】以上説明したように本発明によれば、制
御装置から複写分岐して複数の被制御装置へ制御情報を
送信して前記複数の被制御装置のうちの前記制御情報内
の識別情報対応の被制御装置からの応答情報を該識別情
報を用いて取り込むようにしたので、前記制御情報に誤
応答した被制御装置からの応答情報との衝突や、その誤
受信を除くことができる。誤応答した被制御装置の特定
をすることができる。
御装置から複写分岐して複数の被制御装置へ制御情報を
送信して前記複数の被制御装置のうちの前記制御情報内
の識別情報対応の被制御装置からの応答情報を該識別情
報を用いて取り込むようにしたので、前記制御情報に誤
応答した被制御装置からの応答情報との衝突や、その誤
受信を除くことができる。誤応答した被制御装置の特定
をすることができる。
【図１】請求項１及び請求項３記載の発明の原理ブロッ
ク図である。
ク図である。
【図２】請求項２及び請求項４記載の発明の原理ブロッ
ク図である。
ク図である。
【図３】請求項１乃至請求項４記載の発明の一実施例を
示す図である。
示す図である。
【図４】図３の実施例で用いるゲート部の具体例を示す
図である。
図である。
【図５】図３に示す実施例の第１の動作説明例を示す図
である。
である。
【図６】図３に示す実施例の第２の動作説明例を示す図
である。
である。
【図７】図３に示す実施例の第３の動作説明例を示す図
である。
である。
【図８】図３に示す実施例の第４の動作説明例を示す図
である。
である。
【図９】図３に示す実施例の第５の動作説明例を示す図
である。
である。
【図１０】従来の情報送受信装置の構成例を示す図であ
る。
る。
【図１１】制御信号及び応答信号の信号フォーマットを
示す図である。
示す図である。
２ 分岐装置 ４−１ 被制御装置 ４−Ｎ 被制御装置 ６ 信号出力装置 ８ 受信装置 １０ 検出装置 ３２ アドレス抽出部 ３４ ゲート部 ４０−１ アンド回路 ４０−４ アンド回路 ４２−１ インバータ回路 ４２−４ インバータ回路 ４４−１ ナンド回路 ４４−４ ナンド回路 ４６−１ ラッチ回路 ４６−４ ラッチ回路 １０２−１ 被制御盤 １０２−４ 被制御盤 １０４ データ分岐部 １０６ オア部
Claims (4)
- 【請求項１】 被制御装置固有の識別情報を含む送信情
報を送信装置の分岐装置で被制御装置数分だけ複写分岐
して得られた送信情報を複数の被制御装置へ送信し、前
記識別情報を認識した被制御装置から応答情報を前記送
信装置へ返送する情報送受信装置において、 前記送信情報の識別情報を抽出して当該識別情報対応の
被制御装置からの応答情報に対する有効信号を次の送信
情報が発生されるまで出力する信号出力装置と、 前記有効信号に応答して該有効信号対応の被制御装置か
らの応答情報のみを前記送信装置に受信させる受信装置
とを設けて構成したことを特徴とする情報送受信装置。 - 【請求項２】 被制御装置固有の識別情報を含む送信情
報を送信装置の分岐装置で被制御装置数分だけ複写分岐
して得られた送信情報を複数の被制御装置へ送信し、前
記識別情報を認識した被制御装置から応答情報を前記送
信装置へ返送する情報送受信装置において、 前記送信情報の識別情報を抽出して当該識別情報対応の
被制御装置からの応答情報に対する有効信号を、前記識
別情報に対応しない被制御装置からの応答情報に対する
無効信号をそれぞれ次の送信情報が発生されるまで出力
する信号出力装置と、 前記有効信号に応答して該有効信号対応の被制御装置か
らの応答情報のみを前記送信装置に受信させる受信装置
と、 前記無効信号及び該無効信号対応の被制御装置からの応
答情報に応答して検出信号を出力する検出装置とを設け
て構成したことを特徴とする情報送受信装置。 - 【請求項３】 請求項１記載の情報送受信装置におい
て、 前記有効信号は２値信号の低レベル、又は高レベルであ
り、受信装置は、前記被制御装置対応毎の受信回路を有
し、該受信回路の各々は、前記２値信号の有効信号に応
答して該有効信号に対応する被制御装置からの応答情報
を取り込むことを特徴とする情報送受信装置。 - 【請求項４】 請求項２記載の情報送受信装置におい
て、 前記有効信号は２値信号の低レベル、又は高レベルであ
り、前記無効信号は２値信号の高レベル、又は低レベル
であり、受信装置は、前記被制御装置対応毎の受信回路
を有し、該受信回路の各々は、前記２値信号の有効信号
に応答して該有効信号に対応する被制御装置からの応答
情報を取り込み、前記検出装置は、前記被制御装置対応
毎の検出回路を有し、該検出回路の各々は、前記２値信
号の無効信号及び該無効信号対応の被制御装置からの応
答情報に応答して前記検出信号を出力することを特徴と
する情報送受信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17105995A JP3174246B2 (ja) | 1995-07-06 | 1995-07-06 | 監視装置及び情報送受信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17105995A JP3174246B2 (ja) | 1995-07-06 | 1995-07-06 | 監視装置及び情報送受信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0923219A true JPH0923219A (ja) | 1997-01-21 |
| JP3174246B2 JP3174246B2 (ja) | 2001-06-11 |
Family
ID=15916310
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17105995A Expired - Fee Related JP3174246B2 (ja) | 1995-07-06 | 1995-07-06 | 監視装置及び情報送受信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3174246B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003018237A (ja) * | 2001-06-29 | 2003-01-17 | Maspro Denkoh Corp | データ分配装置及びノイズ除去装置 |
-
1995
- 1995-07-06 JP JP17105995A patent/JP3174246B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003018237A (ja) * | 2001-06-29 | 2003-01-17 | Maspro Denkoh Corp | データ分配装置及びノイズ除去装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3174246B2 (ja) | 2001-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6275526B1 (en) | Serial data communication between integrated circuits | |
| AU655303B2 (en) | Method and apparatus for data collision detection in a multi-processor communication system | |
| WO1998043148A3 (en) | Novel multiprocessor distributed memory system and board and methods therefor | |
| JPH0923219A (ja) | 情報送受信装置 | |
| JP2000269988A (ja) | 同報通信データ転送システム | |
| US6058449A (en) | Fault tolerant serial arbitration system | |
| JPH10511824A (ja) | 活動検出能力を有するワイヤペアを介して信号を送信する方法及び装置 | |
| JP3609701B2 (ja) | 単方向シリアルデータ通信方式におけるエラーデータ報知方法及び報知システム | |
| JPH0344465B2 (ja) | ||
| JP2843449B2 (ja) | データ転送装置 | |
| KR100290677B1 (ko) | 피포디바이스의자동리스타트장치 | |
| KR970009750B1 (ko) | 하이파이 버스 인터럽트 요청기의 상태 제어방법 | |
| KR950009583B1 (ko) | 엠에스엑스 컴퓨터 네트웍에서 전송라인의 상태를 검사하여 충돌을 인식하는 방법 | |
| KR0182944B1 (ko) | 리모콘데이타 수신장치 | |
| JPH08500924A (ja) | フォルトトレラント３ポート通信モジュール | |
| JPS63290099A (ja) | 監視システムの状態変化デ−タ判別方式 | |
| JPH0357339A (ja) | データ衝突検知方式及びデータ衝突検知装置 | |
| JP2002094535A (ja) | エラーコード送出装置および方法 | |
| JP3051873B2 (ja) | データ衝突検出装置 | |
| JPH04278742A (ja) | 受信データの誤り検出方法 | |
| JPS62128642A (ja) | デ−タ伝送方式 | |
| KR19990003250A (ko) | 교환기 시스템에서 전송 메시지 충돌 방지 장치 및 그 방법 | |
| JPS6066722A (ja) | 内視鏡光源装置のエラ−検出回復回路 | |
| JPS59171237A (ja) | デ−タ転送方式 | |
| JPS5930342A (ja) | 搬送波検知回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010313 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080330 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090330 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100330 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |