JPH0923230A - Ａｔｍ／ｓｔｍ交換通話路の導通試験方式 - Google Patents

Abstract

(57)【要約】 【課題】 入力ポートと出力ポートとの対のそれぞれに
試験セル折り返し装置が挿入されているので、交換機運
用中に保守のために通話路装置の全導通機能の試験を行
う場合は、導通試験のために折り返し中の通話路の運用
が停止される。 【解決手段】 複数の入力ポート１０１と、複数の出力
ポート１０２と、入力ポート１０１と出力ポート１０２
との間で交換を行うＡＴＭ／ＳＴＭ交換通話路１０３
と、試験用信号を発生する試験用信号発生装置１０４
と、試験用信号を受信して確認する試験用信号確認装置
１０５と、出力ポート１０２のうちの１つから出力され
る試験用信号を抽出する試験用ドロッパ１０６と、試験
用ドロッパ１０６で抽出した試験用信号を入力ポート１
０１のうちの１つに挿入する試験用インサータ１０７
と、ＡＴＭ／ＳＴＭ交換通話路１０３内で導通試験の対
象となる通話路パスを形成するスイッチング制御装置１
０８とを備える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＡＴＭ／ＳＴＭ交
換通話路の導通試験方式に関し、特に保守機能における
パス接続の導通確認に関する。

【０００２】

【従来の技術】従来のＡＴＭ／ＳＴＭ交換通話路の導通
試験方式の発明の例としては、特開平４−１２４９３６
号公報に記載されているＡＴＭ交換通話路の導通試験方
式の発明がある。

【０００３】図８は、従来例における導通試験方式の原
理ブロック図であり、上記公報に記載されている発明が
適用されるシステム構成例を示している。

【０００４】図８に示すように、従来の導通試験方式が
適用されるシステムでは、複数の入力ポート８０１と、
複数の出力ポート８０２と、入力ポート８０１と出力ポ
ート８０２との間で交換を行うＡＴＭ交換通話路８０３
と、入力ポート８０１のうちの１つに接続されている試
験セル発生装置８０４と、出力ポート８０２のうちの１
つに接続されている試験セル受信装置８０５と、出力ポ
ート８０２の各々と対になっている入力ポート８０１に
出力ポート８０２からの試験セルを折り返す試験セル折
り返し装置８０６と、通話路８０３に接続され、通話路
８０３内で試験信号の通話路を形成するための試験パス
設定装置８０７とを有する構成となっている。

【０００５】従来の導通試験方式においては、試験セル
発生装置８０４で発生された試験セルは、ＡＴＭ交換通
話路８０３を介して試験セル折り返し手段８０６によっ
て折り返されて、ＡＴＭ交換通話路８０３内の導通試験
の対象となるルートに導かれ、試験セル受信装置８０５
で試験用信号を受信することによって、ＡＴＭ交換通話
路８０３内の試験対象ルートの導通を確認していた。

【０００６】

【発明が解決しようとする課題】この従来の導通試験方
式では、入力ポートと出力ポートとの対のそれぞれに試
験セル折り返し装置が挿入されているので、交換機運用
中に保守のために、通話路装置の試験として通話路装置
の全導通機能（スイッチング機能）の確認を行う場合に
は、通常、二重化装置である通話路装置の被試験対象側
の運用を停止して行うが、導通試験のために折り返し中
の通話路の運用が停止されるという問題点があった。

【０００７】このような点に鑑み本発明は、交換機運用
中に通話路の導通試験を行う場合に、通話路の運用を停
止することなく全ての通話路の組み合わせについて試験
を実施することが可能なＡＴＭ／ＳＴＭ交換通話路の導
通試験方式を提供することを目的とする。

【０００８】

【課題を解決するための手段】上記目的を達成するため
に本発明のＡＴＭ／ＳＴＭ交換通話路の導通試験方式
は、複数の入力ポート（１）と、複数の出力ポート
（２）と、前記複数の入力ポート（１）と前記複数の出
力ポート（２）との間で交換を行うＡＴＭ／ＳＴＭ交換
通話路（３）と、前記複数の入力ポート（１）のうちの
１つに接続され、試験用信号を発生する試験用信号発生
装置（４）と、前記複数の出力ポート（２）のうちの１
つに接続され、前記試験用信号を受信して確認する試験
用信号確認装置（５）と、前記複数の出力ポート（２）
の全てが接続されており、該複数の出力ポート（２）の
うちの１つから出力される前記試験用信号を抽出する試
験用ドロッパ（６）と、前記複数の入力ポート（１）の
全てが接続されており、前記試験用ドロッパ（６）で抽
出した前記試験用信号を該複数の入力ポート（１）のう
ちの１つに挿入する試験用インサータ（７）と、前記Ａ
ＴＭ／ＳＴＭ交換通話路（３）に接続され、該ＡＴＭ／
ＳＴＭ交換通話路（３）内で導通試験の対象となる通話
路パスを形成するスイッチング制御装置（８）とを備
え、前記試験用信号発生装置（４）で発生された試験用
信号が、第１の手順として、前記複数の入力ポート
（１）のうちの該試験用信号発生装置（４）に接続され
ている入力ポートを介して前記ＡＴＭ／ＳＴＭ交換通話
路（３）に入力され、前記スイッチング制御装置（８）
によって形成されている第１の通話路パスを経由して前
記複数の出力ポート（２）のうちの前記試験用信号確認
装置（５）に接続されていない出力ポートの１つに出力
され、前記試験用ドロッパ（６）によって抽出され、該
試験用インサータ（７）に入力され、第２の手順とし
て、該試験用インサータ（７）を介して該複数の入力ポ
ート（１）のうちの導通試験の対象となる入力ポートに
挿入され、該ＡＴＭ／ＳＴＭ交換通話路（３）に入力さ
れ、該スイッチング制御装置（８）によって形成されて
いる導通試験の対象となる第２の通話路パスを経由して
該複数の出力ポート（２）のうちの該試験用信号確認装
置（５）に接続されている出力ポートに出力され、該試
験用信号確認装置（５）で検出されて確認され、該ＡＴ
Ｍ／ＳＴＭ交換通話路（３）における該導通試験の対象
となる第２の通話路パスの導通が確認される。

【０００９】また、本発明のＡＴＭ／ＳＴＭ交換通話路
の導通試験方式は、複数の入力ポート（１）と、複数の
出力ポート（２）と、前記複数の入力ポート（１）と前
記複数の出力ポート（２）との間で交換を行うＡＴＭ／
ＳＴＭ交換通話路（３）と、前記複数の入力ポート
（１）のうちの１つに接続され、試験用信号を発生する
試験用信号発生装置（４）と、前記複数の出力ポート
（２）のうちの１つに接続され、前記試験用信号を受信
して確認する試験用信号確認装置（５）と、前記複数の
出力ポート（２）の全てが接続されており、該複数の出
力ポート（２）のうちの１つから出力される前記試験用
信号を抽出する試験用ドロッパ（６）と、前記複数の入
力ポート（１）の全てが接続されており、前記試験用ド
ロッパ（６）で抽出した前記試験用信号を該複数の入力
ポート（１）のうちの１つに挿入する試験用インサータ
（７）と、前記ＡＴＭ／ＳＴＭ交換通話路（３）に接続
され、該ＡＴＭ／ＳＴＭ交換通話路（３）内で導通試験
の対象となる通話路パスを形成するスイッチング制御装
置（８）とを備え、前記試験用信号発生装置（４）で発
生された試験用信号が、第１の手順として、前記複数の
入力ポート（１）のうちの該試験用信号発生装置（４）
に接続されている入力ポートを介して前記ＡＴＭ／ＳＴ
Ｍ交換通話路（３）に入力され、前記スイッチング制御
装置（８）によって形成されている第１の通話路パスを
経由して前記複数の出力ポート（２）のうちの前記試験
用信号確認装置（５）に接続されていない出力ポートの
１つに出力され、前記試験用ドロッパ（６）によって抽
出され、該試験用インサータ（７）に入力され、第２の
手順として、該試験用インサータ（７）を介して該複数
の入力ポート（１）のうちの導通試験の対象となる入力
ポートに挿入され、該ＡＴＭ／ＳＴＭ交換通話路（３）
に入力され、前記スイッチング制御装置（８）によって
形成されている導通試験の対象となる第Ｍの通話路パス
を経由して前記複数の出力ポート（２）のうちの前記試
験用信号確認装置（５）に接続されていない出力ポート
の１つに出力され、前記試験用ドロッパ（６）によって
抽出され、該試験用インサータ（７）に入力され、導通
試験の対象となる通話路パスが（Ｎ−１）個あるとする
と、第Ｍを含む第２ないし第（Ｎ−１）の通話路につい
て、前記第２の手順が繰り返され、第３の手順として、
該試験用インサータ（７）を介して該複数の入力ポート
（１）のうちの導通試験の対象となる入力ポートに挿入
され、該ＡＴＭ／ＳＴＭ交換通話路（３）に入力され、
該スイッチング制御装置（８）によって形成されている
導通試験の対象となる第Ｎの通話路パスを経由して該複
数の出力ポート（２）のうちの該試験用信号確認装置
（５）に接続されている出力ポートに出力され、該試験
用信号確認装置（５）で検出されて確認され、該ＡＴＭ
／ＳＴＭ交換通話路（３）における該導通試験の対象と
なる第２ないし第Ｎの通話路パスの導通が確認される。

【００１０】

【発明の実施の形態】このような方式による本発明は、
入力ポートと出力ポートとの対のそれぞれに試験セル折
り返し装置を挿入する必要がなく、通話路装置のみで試
験を行うことができるので、交換機運用中に保守のため
に通話路装置の全導通機能の試験を行う場合にも、通話
路の運用を停止してサービスを中断することなく、全て
の通話路の組み合わせについて試験を実施することが可
能となる。

【００１１】

【実施例】以下に、本発明の実施例について、図面を参
照して説明する。

【００１２】図１は、本発明における導通試験方式の原
理ブロック図であり、本発明が適用されるシステム構成
例を示している。

【００１３】図１は、複数の入力ポート１０１と、複数
の出力ポート１０２と、ＡＴＭ／ＳＴＭ交換通話路１０
３と、試験用信号発生装置１０４と、試験用信号確認装
置１０５と、試験用ドロッパ１０６と、試験用インサー
タ１０７と、スイッチング制御装置１０８とを有する構
成となっている。

【００１４】図１に示すように、ＡＴＭ／ＳＴＭ交換通
話路１０３は、複数の入力ポート１０１と複数の出力ポ
ート１０２との間で交換を行う通話路である。試験用信
号発生装置１０４は、複数の入力ポート１０１のうちの
１つに接続されていて、試験用信号を発生する。試験用
信号確認装置１０５は、複数の出力ポート１０２のうち
の１つに接続されていて、試験用信号を受信して確認す
る。試験用ドロッパ１０６は、複数の出力ポート１０２
の全てが接続されていて、出力ポート１０２から出力さ
れる試験用信号を抽出する。試験用インサータ１０７
は、複数の入力ポート１０１の全てが接続されていて、
試験用ドロッパ１０６で抽出した試験用信号を複数の入
力ポート１０１のうちの１つに挿入する。スイッチング
制御装置１０８は、ＡＴＭ／ＳＴＭ交換通話路１０３に
接続されていて、ＡＴＭ／ＳＴＭ交換通話路１０３内の
導通試験の対象となる通話路パスを形成する。

【００１５】試験用信号発生装置１０４で発生された試
験用信号は、試験用インサータ１０７および複数の入力
ポート１０１のうちの１つを介してＡＴＭ／ＳＴＭ交換
通話路１０３に入力され、スイッチング制御装置１０８
によって形成された通話路パスを経由して、複数の出力
ポート１０２のうちの１つに出力される。出力された試
験用信号は試験用ドロッパ１０６によって抽出されて、
試験用インサータ１０７に入力され、試験用インサータ
１０７によって複数の入力ポート１０１のうちの導通試
験の対象となる入力ポートに挿入され、ＡＴＭ／ＳＴＭ
交換通話路１０３に入力される。そして、再び通話路パ
スを経由して複数の出力ポート１０２のうちの１つに出
力されて、試験用ドロッパ１０６によって抽出され、今
度は試験用信号確認装置１０５に入力される。試験用信
号確認装置１０５において試験用信号が検出されて確認
されることによって、ＡＴＭ／ＳＴＭ交換通話路１０３
における導通試験の対象となる通話路の導通が確認され
る。

【００１６】（１）ＡＴＭ交換通話路における第１の実
施例 図２は、本発明の第１の実施例が適用されるＡＴＭ交換
通話路のシステム構成を示すブロック図である。

【００１７】図２は、ＡＴＭ交換通話路２０１と、入力
ポート＃０〜＃３に接続されている入ハイウェイ２０２
〜２０５と、出力ポート＃０〜＃３に接続されている出
ハイウェイ２０６〜２０９と、入力ポートの対応テーブ
ル２２０と、パス制御装置（変換テーブル）２２１と、
入力ポート＃３に接続されている試験セル発生回路２３
０と、出力ポート＃３に接続されている試験セル確認回
路２３１と、試験用ドロッパ２４０と、試験用インサー
タ２４１とを有する構成となっている。

【００１８】図２において、ＡＴＭ交換通話路２０１
は、４本の入ハイウェイ２０２〜２０５のいずれかから
入力される試験セルを出ハイウェイ２０６〜２０９のい
ずれかに出力する交換動作をする。

【００１９】入ハイウェイ２０２〜２０５から入力され
た試験セルは、パス制御装置２２１によって、出ハイウ
ェイを指定するＴＡＧ情報とＶＰＩ／ＶＣＩ情報とが設
定されて、パス接続動作が行われる。

【００２０】図３は、第１の実施例におけるＡＴＭ交換
通話路のスイッチング制御の変換テーブルを示す図であ
り、パス制御装置２２１における入力ＶＣＩから出力Ｖ
ＣＩ・ＴＡＧへの変換テーブルを示している。

【００２１】図３に示すように、第１の実施例において
は、入力ＶＣＩ“１”を出力ＶＣＩ“２”・ＴＡＧ
“０”に変換し、入力ＶＣＩ“２”を出力ＶＣＩ“４”
・ＴＡＧ“２”に変換し、入力ＶＣＩ“４”を出力ＶＣ
Ｉ“３”・ＴＡＧ“３”に変換するように、パス制御装
置２２１の変換テーブルの内容を定めている。

【００２２】図４は、第１の実施例におけるＡＴＭ交換
通話路の試験用ドロッパ制御および試験用インサータ制
御の対応テーブルを示す図であり、試験用ドロッパ２４
０の抽出対象ＶＣＩから試験用インサータ２４１の挿入
ポートへの対応テーブルを示している。

【００２３】図４に示すように、第１の実施例において
は、ＶＣＩ“２”の試験セルを試験用ドロッパ２４０で
抽出して試験用インサータ２４１において入力ポート
“１”に挿入し、ＶＣＩ“４”の試験セルを試験用ドロ
ッパ２４０で抽出して試験用インサータ２４１において
入力ポート“２”に挿入するように、抽出・挿入の対応
テーブルの内容を定めている。

【００２４】図５は、ＡＴＭ交換通話路における導通試
験対象ルートの例を示す図であり、入力ポート＃１と出
力ポート＃２との間の導通試験を行う場合を示してい
る。

【００２５】図２ないし図４を用いて、図５に示した入
力ポート＃１と出力ポート＃２との間の導通試験を行う
場合の手順について説明する。ここで、試験セル発生回
路２３０から出力されるＶＣＩ＝“１”であるとする。

【００２６】試験セル発生回路２３０から出力された
試験セルのＶＣＩは“１”であり、これを入力したパス
制御装置２２１において図３に示す変換テーブルが参照
されて、出力ＶＣＩ“２”・ＴＡＧ“０”に変換され
る。

【００２７】これによって、試験セルは出力ポート＃０
に出力される。

【００２８】試験用ドロッパ２４０において図４に示
す対応テーブルが参照されて、ＶＣＩ“２”の内容がＮ
ＵＬＬでないので、対象となるＶＣＩがドロップされ
て、入力ポート＃１に挿入される。

【００２９】入力ポート＃１に挿入された試験セルのＶ
ＣＩは“２”であり、これを入力したパス制御装置２２
１において図３に示す変換テーブルが参照されて、出力
ＶＣＩ“４”・ＴＡＧ“２”に変換される。

【００３０】試験用ドロッパ２４０において図４に示
す対応テーブルが参照されて、ＶＣＩ“４”の内容がＮ
ＵＬＬでないので、対象となるＶＣＩがドロップされ
て、入力ポート＃２に挿入される。

【００３１】入力ポート＃２に挿入された試験セルのＶ
ＣＩは“４”であり、これを入力したパス制御装置２２
１において図３に示す変換テーブルが参照されて、出力
ＶＣＩ“３”・ＴＡＧ“３”に変換される。

【００３２】試験用ドロッパ２４０において図４に示
す対応テーブルが参照されて、ＶＣＩ“３”の内容がＮ
ＵＬＬであるので、対象となるＶＣＩがドロップされ
ず、試験セル確認回路２３１に受信される。

【００３３】上記〜に示した手順によって、図２に
示すように、試験セル発生回路２３０に接続されている
入力ポート＃３と任意の出力ポート（例えば出力ポート
＃０）とが接続され、入力ポート＃１と出力ポート＃２
とが接続され、任意の入力ポート（例えば入力ポート＃
２）と試験セル確認回路２３１に接続されている出力ポ
ート＃３とが接続される。そして、出力ポート＃０の内
容が入力ポート＃１にフィードバックされて、出力ポー
ト＃２の内容が入力ポート＃２にフィードバックされ
る。これによって、図５に示した入力ポート＃１と出力
ポート＃２との間の導通試験を行うことができる。

【００３４】また、上記の〜に示した手順で導通試
験を行うことによって、実際には、図５に示した入力ポ
ート＃１と出力ポート＃２との間の導通試験のみでな
く、図２に示すように、入力ポート＃３と出力ポート＃
０との間の導通試験および入力ポート＃２と出力ポート
＃３との間の導通試験も行われることになる。

【００３５】すなわち、以下のようなルートが形成され
る。試験セル発生回路２３０から出力された試験セルは
入力ポート＃３から入力されて、入ハイウェイ２０５を
介してＡＴＭ交換通話路２０１に入力される。ＡＴＭ交
換通話路２０１に入力された試験セルは、パス制御装置
２２１の変換テーブルによって形成された通話路パスに
したがって出ハイウェイ２０６（出力ポート＃０）に出
力され、試験用ドロッパ２４０を介して試験用インサー
タ２４１に入力される。試験用インサータ２４１に入力
された試験セルは、入ハイウェイ２０３（入力ポート＃
１）を介してＡＴＭ交換通話路２０１に入力されて、通
話路パスにしたがって出ハイウェイ２０８（出力ポート
＃２）に出力され、試験用ドロッパ２４０を介して試験
用インサータ２４１に入力される。試験用インサータ２
４１に入力された試験セルは、入ハイウェイ２０４（入
力ポート＃２）を介してＡＴＭ交換通話路２０１に入力
されて、通話路パスにしたがって出ハイウェイ２０９に
出力され、出力ポート＃３を介して試験セル確認回路２
３１に入力される。

【００３６】第１の実施例における試験方式では、通話
路内で二重障害がないと仮定すると、入力ポート＃３→
任意の出力ポート（例えば出力ポート＃０）→任意の入
力ポート（例えば入力ポート＃０）→出力ポート＃３の
ルートを確認し、任意の入力ポートまたは出力ポートの
組み合わせを変えることによって、通話路の異常ルート
を特定することができ、１つまたは複数の通話路につい
ての導通試験を行うことができる。

【００３７】（２）ＳＴＭ交換通話路における第２の実
施例 図２は、本発明の第２の実施例が適用されるＳＴＭ交換
通話路のシステム構成を示すブロック図である。

【００３８】図２は、ＳＴＭ交換通話路２０１と、入力
ポート＃０〜＃３に接続されている入ハイウェイ２０２
〜２０５と、出力ポート＃０〜＃３に接続されている出
ハイウェイ２０６〜２０９と、挿入ポートの対応テーブ
ル２２０と、パス制御装置２２１と、入力ポート＃３に
接続されている試験情報発生回路２３０と、出力ポート
＃３に接続されている試験情報確認回路２３１と、試験
用ドロッパ２４０と、試験用インサータ２４１とを有す
る構成となっている。

【００３９】図２において、ＳＴＭ交換通話路２０１
は、４本の入ハイウェイ２０２〜２０５（以下、入力Ｈ
Ｗと記述する）のいずれかから入力されるタイムスロッ
ト（以下、ＴＳと記述する））を出ハイウェイ２０６〜
２０９（以下、出力ＨＷと記述する）のいずれかに出力
する交換動作をする。

【００４０】この構成において、入ハイウェイ２０２お
よび出ハイウェイ２０６（ＨＷ＃０）はＴＳ＃０〜＃９
９を収容し、入ハイウェイ２０３および出ハイウェイ２
０７（ＨＷ＃１）はＴＳ＃１００〜＃１９９を収容し、
入ハイウェイ２０４および出ハイウェイ２０８（ＨＷ＃
２）はＴＳ＃２００〜＃２９９を収容し、入ハイウェイ
２０５および出ハイウェイ２０９（ＨＷ＃３）はＴＳ＃
３００〜＃３９９を収容する。

【００４１】入力ＨＷから入力されたＴＳは、出力ＨＷ
のうちのパス制御装置２２１によってあらかじめ指示さ
れている出ハイウェイのＴＳに挿入され、パス接続動作
を行う。

【００４２】図６は、第２の実施例におけるＳＴＭ交換
通話路のスイッチング制御の変換テーブルを示す図であ
り、パス制御装置２２１における入力ＨＷ・ＴＳから出
力ＨＷ・ＴＳへの変換テーブルを示している。

【００４３】図６に示すように、第２の実施例において
は、入力ＨＷ・ＴＳ＃１１４を出力ＨＷ・ＴＳ＃２１６
に変換し、入力ＨＷ・ＴＳ＃２２６を出力ＨＷ・ＴＳ＃
３３１に変換し、入力ＨＷ・ＴＳ＃３００を出力ＨＷ・
ＴＳ＃００４に変換するように、パス制御装置２２１の
変換テーブルの内容を定めている。

【００４４】図７は、第２の実施例におけるＳＴＭ交換
通話路の試験用ドロッパ制御および試験用インサータ制
御の対応テーブルを示す図であり、試験用ドロッパでの
抽出ＴＳから試験用インサータでの挿入ＴＳへの対応テ
ーブルを示している。

【００４５】図７に示すように、第２の実施例において
は、抽出ＴＳ＃００４の情報を試験用ドロッパ２４０で
抽出して試験用インサータ２４１において挿入ＴＳ＃１
１４に挿入し、抽出ＴＳ＃２１６の情報を試験用ドロッ
パ２４０で抽出して試験用インサータ２４１において挿
入ＴＳ＃２２６に挿入するように、抽出・挿入の対応テ
ーブルの内容を定めている。

【００４６】図５は、ＳＴＭ交換通話路における導通試
験対象ルートの例を示す図であり、入力ポート＃１と出
力ポート＃２との間の導通試験を行う場合を示してい
る。

【００４７】図２、図６、および図７を用いて、図５に
示した入力ポート＃１と出力ポート＃２との間の導通試
験を行う場合について説明する。ここで、試験情報発生
回路２３０から出力される情報は、ＴＳ＃３００である
とする。

【００４８】試験情報発生回路２３０から出力された
試験情報のＴＳは“３００”であり、これを入力したパ
ス制御装置２２１において図６に示す変換テーブルが参
照されて、出力ポート＃０のＴＳ＃００４にパス接続さ
れる。

【００４９】これによって、試験情報は出力ポート＃０
に出力される。

【００５０】試験用ドロッパ２４０において図７に示
す対応テーブルが参照されて、ＴＳ＃００４の内容がＮ
ＵＬＬでないので、対象となるＴＳがドロップされて、
入力ポート＃１のＴＳ＃１１４に挿入される。

【００５１】入力ポート＃１に挿入された試験情報のＴ
Ｓは“１１４”であり、これを入力したパス制御装置２
２１において図６に示す変換テーブルが参照されて、Ｔ
Ｓ＃２１６に変換される。

【００５２】試験用ドロッパ２４０において図７に示
す対応テーブルが参照されて、ＴＳ＃２１６の内容がＮ
ＵＬＬでないので、対象となるＴＳがドロップされて、
入力ポート＃２のＴＳ＃２２６に挿入される。

【００５３】入力ポート＃２に挿入された試験情報のＴ
Ｓは“２２６”であり、これを入力したパス制御装置２
２１において図６に示す変換テーブルが参照されて、Ｔ
Ｓ＃３３１に変換される。

【００５４】試験用ドロッパ２４０において図７に示
す対応テーブルが参照されて、ＴＳ＃３３１の内容がＮ
ＵＬＬであるので、対象となるＴＳがドロップされず、
試験情報確認回路２３１に受信される。

【００５５】上記〜に示した手順によって、図２に
示すように、試験情報発生回路２３０に接続されている
入力ポート＃３と任意の出力ポート（例えば出力ポート
＃０）とが接続され、入力ポート＃１と出力ポート＃２
とが接続され、任意の入力ポート（例えば入力ポート＃
２）と試験情報確認回路２３１に接続されている出力ポ
ート＃３とが接続される。そして、出力ポート＃０の内
容が入力ポート＃１にフィードバックされて、出力ポー
ト＃２の内容が入力ポート＃２にフィードバックされ
る。これによって、図５に示した入力ポート＃１と出力
ポート＃２との間の導通試験を行うことができる。

【００５６】また、上記の〜に示した手順で導通試
験を行うことによって、実際には、図５に示した入力ポ
ート＃１と出力ポート＃２との間の導通試験のみでな
く、図２に示すように、入力ポート＃３と出力ポート＃
０との間の導通試験および入力ポート＃２と出力ポート
＃３との間の導通試験も行われることになる。

【００５７】すなわち、以下のようなルートが形成され
る。試験情報発生回路２３０から出力された試験情報は
入力ポート＃３から入力されて、入ハイウェイ２０５を
介してＳＴＭ交換通話路２０１に入力される。ＳＴＭ交
換通話路２０１に入力された試験情報は、パス制御装置
２２１の変換テーブルによって形成された通話路パスに
したがって出ハイウェイ２０６（出力ポート＃０）に出
力され、試験用ドロッパ２４０を介して試験用インサー
タ２４１に入力される。試験用インサータ２４１に入力
された試験情報は、入ハイウェイ２０３（入力ポート＃
１）を介してＳＴＭ交換通話路２０１に入力されて、通
話路パスにしたがって出ハイウェイ２０８（出力ポート
＃２）に出力され、試験用ドロッパ２４０を介して試験
用インサータ２４１に入力される。試験用インサータ２
４１に入力された試験情報は、入ハイウェイ２０４（入
力ポート＃２）を介してＳＴＭ交換通話路２０１に入力
されて、通話路パスにしたがって出ハイウェイ２０９に
出力され、出力ポート＃３を介して試験情報確認回路２
３１に入力される。

【００５８】第２の実施例における試験方式では、通話
路内で二重障害がないと仮定すると、入力ポート＃３→
任意の出力ポート（例えば出力ポート＃０）→任意の入
力ポート（例えば入力ポート＃０）→出力ポート＃３の
ルートを確認し、任意の入力ポートまたは出力ポート
（任意の入力ＴＳまたは出力ＴＳ）の組み合わせを変え
ることによって、通話路の異常ルートを特定することが
でき、１つまたは複数の通話路についての導通試験を行
うことができる。

【００５９】

【発明の効果】以上説明したように本発明は、入力ポー
トと出力ポートとの対のそれぞれに試験セル折り返し装
置を挿入する必要がなく、通話路装置のみで試験を行う
ことができることによって、交換機運用中に保守のため
に通話路装置の全導通機能の試験を行う場合にも、通話
路の運用を停止してサービスを中断することなく、全て
の通話路の組み合わせについて試験を実施することがで
きるという効果を有する。

【図面の簡単な説明】

【図１】本発明における導通試験方式の原理ブロック図

【図２】本発明の実施例が適用されるＡＴＭ／ＳＴＭ交
換通話路のシステム構成を示すブロック図

【図３】第１の実施例におけるＡＴＭ交換通話路のスイ
ッチング制御の変換テーブルを示す図

【図４】第１の実施例におけるＡＴＭ交換通話路の試験
用ドロッパ制御および試験用インサータ制御の対応テー
ブルを示す図

【図５】ＡＴＭ／ＳＴＭ交換通話路における試験対象ル
ートの例を示す図

【図６】第２の実施例におけるＳＴＭ交換通話路のスイ
ッチング制御の変換テーブルを示す図

【図７】第２の実施例におけるＳＴＭ交換通話路の試験
用ドロッパ制御および試験用インサータ制御の対応テー
ブルを示す図

【図８】従来例における導通試験方式の原理ブロック図

【符号の説明】

１０１，８０１ 入力ポート １０２，８０２ 出力ポート １０３，２０１ ＡＴＭ／ＳＴＭ交換通話路 １０４ 試験用信号発生装置 １０５ 試験用信号確認装置 １０６，２４０ 試験用ドロッパ １０７，２４１ 試験用インサータ １０８ スッチング制御装置 ２０２〜２０５ 入ハイウェイ（入力ＨＷ） ２０６〜２０９ 出ハイウェイ（出力ＨＷ） ２２０ 対応テーブル ２２１ パス制御装置 ２３０ 試験セル／試験情報発生回路 ２３１ 試験セル／試験情報確認回路 ８０３ ＡＴＭ交換通話路 ８０４ 試験セル発生装置 ８０５ 試験セル受信装置 ８０６ 試験セル折り返し装置 ８０７ 試験パス設定装置

Claims (4)

【特許請求の範囲】
1. 【請求項１】 複数の入力ポート（１）と、 複数の出力ポート（２）と、 前記複数の入力ポート（１）と前記複数の出力ポート
   （２）との間で交換を行うＡＴＭ交換通話路（３）と、 前記複数の入力ポート（１）のうちの１つに接続され、
   試験用信号を発生する試験用信号発生装置（４）と、 前記複数の出力ポート（２）のうちの１つに接続され、
   前記試験用信号を受信して確認する試験用信号確認装置
   （５）と、 前記複数の出力ポート（２）の全てが接続されており、
   該複数の出力ポート（２）のうちの１つから出力される
   前記試験用信号を抽出する試験用ドロッパ（６）と、 前記複数の入力ポート（１）の全てが接続されており、
   前記試験用ドロッパ（６）で抽出した前記試験用信号を
   該複数の入力ポート（１）のうちの１つに挿入する試験
   用インサータ（７）と、 前記ＡＴＭ交換通話路（３）に接続され、該ＡＴＭ交換
   通話路（３）内で導通試験の対象となる通話路パスを形
   成するスイッチング制御装置（８）とを備え、 前記試験用信号発生装置（４）で発生された試験用信号
   が、 第１の手順として、前記複数の入力ポート（１）のうち
   の該試験用信号発生装置（４）に接続されている入力ポ
   ートを介して前記ＡＴＭ交換通話路（３）に入力され、
   前記スイッチング制御装置（８）によって形成されてい
   る第１の通話路パスを経由して前記複数の出力ポート
   （２）のうちの前記試験用信号確認装置（５）に接続さ
   れていない出力ポートの１つに出力され、前記試験用ド
   ロッパ（６）によって抽出され、該試験用インサータ
   （７）に入力され、 第２の手順として、該試験用インサータ（７）を介して
   該複数の入力ポート（１）のうちの導通試験の対象とな
   る入力ポートに挿入され、該ＡＴＭ交換通話路（３）に
   入力され、該スイッチング制御装置（８）によって形成
   されている導通試験の対象となる第２の通話路パスを経
   由して該複数の出力ポート（２）のうちの該試験用信号
   確認装置（５）に接続されている出力ポートに出力さ
   れ、該試験用信号確認装置（５）で検出されて確認さ
   れ、 該ＡＴＭ交換通話路（３）における該導通試験の対象と
   なる第２の通話路パスの導通が確認される、ＡＴＭ交換
   通話路の導通試験方式。
2. 【請求項２】 複数の入力ポート（１）と、 複数の出力ポート（２）と、 前記複数の入力ポート（１）と前記複数の出力ポート
   （２）との間で交換を行うＡＴＭ交換通話路（３）と、 前記複数の入力ポート（１）のうちの１つに接続され、
   試験用信号を発生する試験用信号発生装置（４）と、 前記複数の出力ポート（２）のうちの１つに接続され、
   前記試験用信号を受信して確認する試験用信号確認装置
   （５）と、 前記複数の出力ポート（２）の全てが接続されており、
   該複数の出力ポート（２）のうちの１つから出力される
   前記試験用信号を抽出する試験用ドロッパ（６）と、 前記複数の入力ポート（１）の全てが接続されており、
   前記試験用ドロッパ（６）で抽出した前記試験用信号を
   該複数の入力ポート（１）のうちの１つに挿入する試験
   用インサータ（７）と、 前記ＡＴＭ交換通話路（３）に接続され、該ＡＴＭ交換
   通話路（３）内で導通試験の対象となる通話路パスを形
   成するスイッチング制御装置（８）とを備え、 前記試験用信号発生装置（４）で発生された試験用信号
   が、 第１の手順として、前記複数の入力ポート（１）のうち
   の該試験用信号発生装置（４）に接続されている入力ポ
   ートを介して前記ＡＴＭ交換通話路（３）に入力され、
   前記スイッチング制御装置（８）によって形成されてい
   る第１の通話路パスを経由して前記複数の出力ポート
   （２）のうちの前記試験用信号確認装置（５）に接続さ
   れていない出力ポートの１つに出力され、前記試験用ド
   ロッパ（６）によって抽出され、該試験用インサータ
   （７）に入力され、 第２の手順として、該試験用インサータ（７）を介して
   該複数の入力ポート（１）のうちの導通試験の対象とな
   る入力ポートに挿入され、該ＡＴＭ交換通話路（３）に
   入力され、前記スイッチング制御装置（８）によって形
   成されている導通試験の対象となる第Ｍの通話路パスを
   経由して前記複数の出力ポート（２）のうちの前記試験
   用信号確認装置（５）に接続されていない出力ポートの
   １つに出力され、前記試験用ドロッパ（６）によって抽
   出され、該試験用インサータ（７）に入力され、 導通試験の対象となる通話路パスが（Ｎ−１）個あると
   すると、第Ｍを含む第２ないし第（Ｎ−１）の通話路に
   ついて、前記第２の手順が繰り返され、 第３の手順として、該試験用インサータ（７）を介して
   該複数の入力ポート（１）のうちの導通試験の対象とな
   る入力ポートに挿入され、該ＡＴＭ交換通話路（３）に
   入力され、該スイッチング制御装置（８）によって形成
   されている導通試験の対象となる第Ｎの通話路パスを経
   由して該複数の出力ポート（２）のうちの該試験用信号
   確認装置（５）に接続されている出力ポートに出力さ
   れ、該試験用信号確認装置（５）で検出されて確認さ
   れ、 該ＡＴＭ交換通話路（３）における該導通試験の対象と
   なる第２ないし第Ｎの通話路パスの導通が確認される、
   ＡＴＭ交換通話路の導通試験方式。
3. 【請求項３】 複数の入力ポート（１）と、 複数の出力ポート（２）と、 前記複数の入力ポート（１）と前記複数の出力ポート
   （２）との間で交換を行うＳＴＭ交換通話路（３）と、 前記複数の入力ポート（１）のうちの１つに接続され、
   試験用信号を発生する試験用信号発生装置（４）と、 前記複数の出力ポート（２）のうちの１つに接続され、
   前記試験用信号を受信して確認する試験用信号確認装置
   （５）と、 前記複数の出力ポート（２）の全てが接続されており、
   該複数の出力ポート（２）のうちの１つから出力される
   前記試験用信号を抽出する試験用ドロッパ（６）と、 前記複数の入力ポート（１）の全てが接続されており、
   前記試験用ドロッパ（６）で抽出した前記試験用信号を
   該複数の入力ポート（１）のうちの１つに挿入する試験
   用インサータ（７）と、 前記ＳＴＭ交換通話路（３）に接続され、該ＳＴＭ交換
   通話路（３）内で導通試験の対象となる通話路パスを形
   成するスイッチング制御装置（８）とを備え、 前記試験用信号発生装置（４）で発生された試験用信号
   が、 第１の手順として、前記複数の入力ポート（１）のうち
   の該試験用信号発生装置（４）に接続されている入力ポ
   ートを介して前記ＳＴＭ交換通話路（３）に入力され、
   前記スイッチング制御装置（８）によって形成されてい
   る第１の通話路パスを経由して前記複数の出力ポート
   （２）のうちの前記試験用信号確認装置（５）に接続さ
   れていない出力ポートの１つに出力され、前記試験用ド
   ロッパ（６）によって抽出され、該試験用インサータ
   （７）に入力され、 第２の手順として、該試験用インサータ（７）を介して
   該複数の入力ポート（１）のうちの導通試験の対象とな
   る入力ポートに挿入され、該ＳＴＭ交換通話路（３）に
   入力され、該スイッチング制御装置（８）によって形成
   されている導通試験の対象となる第２の通話路パスを経
   由して該複数の出力ポート（２）のうちの該試験用信号
   確認装置（５）に接続されている出力ポートに出力さ
   れ、該試験用信号確認装置（５）で検出されて確認さ
   れ、 該ＳＴＭ交換通話路（３）における該導通試験の対象と
   なる第２の通話路パスの導通が確認される、ＳＴＭ交換
   通話路の導通試験方式。
4. 【請求項４】 複数の入力ポート（１）と、 複数の出力ポート（２）と、 前記複数の入力ポート（１）と前記複数の出力ポート
   （２）との間で交換を行うＳＴＭ交換通話路（３）と、 前記複数の入力ポート（１）のうちの１つに接続され、
   試験用信号を発生する試験用信号発生装置（４）と、 前記複数の出力ポート（２）のうちの１つに接続され、
   前記試験用信号を受信して確認する試験用信号確認装置
   （５）と、 前記複数の出力ポート（２）の全てが接続されており、
   該複数の出力ポート（２）のうちの１つから出力される
   前記試験用信号を抽出する試験用ドロッパ（６）と、 前記複数の入力ポート（１）の全てが接続されており、
   前記試験用ドロッパ（６）で抽出した前記試験用信号を
   該複数の入力ポート（１）のうちの１つに挿入する試験
   用インサータ（７）と、 前記ＳＴＭ交換通話路（３）に接続され、該ＳＴＭ交換
   通話路（３）内で導通試験の対象となる通話路パスを形
   成するスイッチング制御装置（８）とを備え、 前記試験用信号発生装置（４）で発生された試験用信号
   が、 第１の手順として、前記複数の入力ポート（１）のうち
   の該試験用信号発生装置（４）に接続されている入力ポ
   ートを介して前記ＳＴＭ交換通話路（３）に入力され、
   前記スイッチング制御装置（８）によって形成されてい
   る第１の通話路パスを経由して前記複数の出力ポート
   （２）のうちの前記試験用信号確認装置（５）に接続さ
   れていない出力ポートの１つに出力され、前記試験用ド
   ロッパ（６）によって抽出され、該試験用インサータ
   （７）に入力され、 第２の手順として、該試験用インサータ（７）を介して
   該複数の入力ポート（１）のうちの導通試験の対象とな
   る入力ポートに挿入され、該ＳＴＭ交換通話路（３）に
   入力され、前記スイッチング制御装置（８）によって形
   成されている導通試験の対象となる第Ｍの通話路パスを
   経由して前記複数の出力ポート（２）のうちの前記試験
   用信号確認装置（５）に接続されていない出力ポートの
   １つに出力され、前記試験用ドロッパ（６）によって抽
   出され、該試験用インサータ（７）に入力され、 導通試験の対象となる通話路パスが（Ｎ−１）個あると
   すると、第Ｍを含む第２ないし第（Ｎ−１）の通話路に
   ついて、前記第２の手順が繰り返され、 第３の手順として、該試験用インサータ（７）を介して
   該複数の入力ポート（１）のうちの導通試験の対象とな
   る入力ポートに挿入され、該ＳＴＭ交換通話路（３）に
   入力され、該スイッチング制御装置（８）によって形成
   されている導通試験の対象となる第Ｎの通話路パスを経
   由して該複数の出力ポート（２）のうちの該試験用信号
   確認装置（５）に接続されている出力ポートに出力さ
   れ、該試験用信号確認装置（５）で検出されて確認さ
   れ、 該ＳＴＭ交換通話路（３）における該導通試験の対象と
   なる第２ないし第Ｎの通話路パスの導通が確認される、
   ＳＴＭ交換通話路の導通試験方式。