JPH09232465A - 半導体実装用プリント配線板 - Google Patents

半導体実装用プリント配線板

Info

Publication number
JPH09232465A
JPH09232465A JP8067258A JP6725896A JPH09232465A JP H09232465 A JPH09232465 A JP H09232465A JP 8067258 A JP8067258 A JP 8067258A JP 6725896 A JP6725896 A JP 6725896A JP H09232465 A JPH09232465 A JP H09232465A
Authority
JP
Japan
Prior art keywords
base material
wiring board
printed wiring
bonding pad
copper foil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8067258A
Other languages
English (en)
Inventor
Tadashi Hirakawa
董 平川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JTEKT Column Systems Corp
Original Assignee
Fuji Kiko Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Kiko Co Ltd filed Critical Fuji Kiko Co Ltd
Priority to JP8067258A priority Critical patent/JPH09232465A/ja
Priority to US08/805,175 priority patent/US6040984A/en
Publication of JPH09232465A publication Critical patent/JPH09232465A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/611—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H10W72/07554—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/547—Dispositions of multiple bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】半導体実装用プリント配線板において、高密度
にボンディングパッドを有するものを、シンプルな構成
で低コストに製造でき、かつボンディングパッド間の高
低差も小さくする。 【解決手段】基材両面に配線構造をもつ半導体実装用プ
リント配線板であり、基材Ａの第１の面１に接着した銅
箔による回路１ａが、該銅箔の接着面と反対の面に第１
のボンディングパッド１ｂを有し、基材Ａの第２の面２
に接着した銅箔による回路１ａが、該銅箔の接着面と同
じ面に基材Ａに形成の開口部３を介した第２のボンディ
ングパッド１ｂを有し、かつこれらの２種類のボンディ
ングパッド１ａ，１ｂ隣接して配置され、ボンディング
パッドの列４を形成するようにしたもの。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体チップを実
装するためのプリント配線板の構造に関するものであ
り、詳しくは半導体チップをプリント配線板に実装する
ためにワイヤーボンディングを打つためのボンディング
パッドの構造に特徴を有するものである。
【０００２】
【従来の技術】従来、半導体チップをプリント配線板に
実装するためには、主として金線を用いたワイヤーボン
ディングが多く用いられてきた。この金線は、その各端
部を半導体チップ側とプリント配線板側の各電極部位で
あるボンディングパッド間に接続して、配線が行われて
いる。
【０００３】ところで、半導体チップのリード数が増加
して、チップ側のパッドのピッチ即ちパッド間隔が狭く
なるに連れ、ボンディングの相手であるプリント配線板
側のパッド間隔も狭くなってくる。そのため近時のプリ
ント配線板側のパッドの密度は、通常のプリント配線板
の製造技術では製造不可能な程度になっている。そこ
で、プリント配線板を多層化するとともに複数段のボン
ディング棚を形成することで、プリント配線板側のパッ
ドの密度を緩和する構造が開発された。
【０００４】このプリント配線板の製造には、予め大小
の開口部を有する基板を積層して、ボンディング棚付き
のプリント配線板とする方法（例えば特公平２−５０１
４号公報、特公平５−４１０３９号公報参照）や、本願
と同一人が先に開発したもので、予め内層回路を形成し
た多層板に、後からレーザーで開口してボンディング棚
を形成する方法（実願平７−１７１３９１号の明細書お
よび図面参照）等がある。
【０００５】
【発明が解決しようとする課題】しかしながら、上記の
複数段のボンディング棚をもつプリント配線板は、いず
れもその製造技術が複雑であって、製造コストが高いと
いう問題点が残っており、より安価に製造できるものが
望まれていた。他面、複数段のボンディング棚を有する
ことで、各棚間のボンディングパッドは高低差が大きく
異なっており、半導体チップとのワイヤーボンディング
工程を行い難いという問題点もあった。
【０００６】本発明は、上記従来のプリント配線板がも
つ問題点の解決を課題としたものであり、本発明の目的
はボンディングパッドを高密度に有するものでありなが
ら、シンプルな構成で低コストにて製造することがで
き、かつパッド間の高低差が小さくてワイヤーボンディ
ングを容易に行える、半導体実装用プリント配線板を提
供することにある。
【０００７】
【課題を解決するための手段】本発明に係る半導体実装
用プリント配線板は、基材の両面に配線構造をもつプリ
ント配線板であって、基材Ａの第１の面１に形成した銅
箔による回路１ａが、該銅箔の接着面と反対の面に第１
のボンディングパッド１ｂを有し、基材Ａの第２の面２
に形成した銅箔による回路２ａが、該銅箔の接着面と同
じ面に、基材Ａに形成の開口部３を介した第２のボンデ
ィングパッド２ｂを有し、かつ、これらボンディングパ
ッド１ｂ，２ｂが隣接して配置され、２列のボンディン
グパッド列４が形成されたものである。なお図におい
て、６はボンディングワイヤーを示す。
【０００８】
【発明の実態の形態】本発明に係る半導体実装用プリン
ト配線板は、半導体チップ５を実装するためのボンディ
ングパッド１ｂ，２ｂを、基材Ａの第１および第２の各
面１，２に形成の銅箔による回路１ａ，１ｂの一側部に
有するもので、両面板と称されるものである。
【０００９】ここで用いる基材Ａは、補強材を含むいわ
ゆる積層板であってもよく、補強材を含まないフィルム
またはシート状のものであってもよい。
【００１０】基材Ａが補強材を含む場合の補強材として
は、例えばガラス繊維、セラミック繊維、有機繊維等を
用いることができる。その内の有機繊維としては、アラ
ミド繊維、ポリエーテルエーテルケトン繊維、ポリベン
ツイミダゾール繊維等を用いることができる。特にアラ
ミド繊維としては、ポリパラフェニレンテレフタレート
繊維、或いはコポリパラフェニレン３、４’オキシジフ
ェニルテレフタラミド繊維等を使用できるが、後者即ち
コポリパラフェニレン３、４’オキシジフェニルテレフ
タラミド繊維は、前者にくらべて一般に純度が高く、得
られる配線板の信頼性が高いため、好ましく用いられ
る。
【００１１】基材Ａが補強材を用いない場合、即ちフィ
ルム又はシート状の場合には、耐熱性の熱硬化性フィル
ム、例えばポリアミック酸、ポリビスマレイミドトリア
ジン等のポリイミド、アラミド、ポリベンツイミダゾー
ル等を用いることができる。さらに熱可塑性フィルムと
して、ポリエステル、ポリアミド、ポリカーボネート等
を用いることもできる。
【００１２】上記基材Ａの第１および第２の面１，２に
は、５〜２０μｍ程度の厚みをもつ銅箔の回路１ａ，２
ａが形成されている。基材Ａへの銅箔のラミネートは、
プリプレグで成形する方法、接着材を用いる方法、基材
Ａの熱可塑性を利用して熱圧着する方法、樹脂を銅箔の
裏側にコーティングして乾燥・硬化する方法などが挙げ
られる。
【００１３】上記銅箔から各回路１ａ，２ａや各ボンデ
ィングパッド１ｂ，２ｂを形成するパターニングは、通
常のサブトラクティブ法を用いることができる。また最
終的な構造が本発明の趣旨に合う限り、アディティブ法
を用いることもできる。
【００１４】上記で、第２のボンディングパッド２ｂが
銅箔の接着面と同じ面に形成されているとは、銅箔の表
裏面の内で基材Ａに接着してある側の面に形成されてい
ることを指し、また第１のボンディングパッド１ｂが銅
箔の接着面と反対の面に形成されているとは、銅箔の表
裏面の内で基材Ａに接着している側ではなく、表面に露
出している側の面に形成されていることをいう（図２参
照）。
【００１５】基材Ａに形成した各開口部３の開口箇所
は、第２のボンディングパッド２ｂが形成される各箇所
に対応しているが、平面図でみた場合に第１の面１に形
成される第１のボンディングパッド１ｂの箇所と隣接す
るような位置に形成してある場合（図３参照）に限ら
ず、第２のボンディングパッド２ｂとの間で隣接する場
合もある（図４参照）。
【００１６】また上記各開口部３は、基材Ａの片面側即
ち第１の面１から基材Ａのみを開口するのであり、この
開口の手段としては、機械的なパンチング、レーザーエ
ッチング、或いは化学エッチング等を用いることができ
る。
【００１７】基材Ａにパンチングで開口する場合は、例
えば 接着剤付きの基材Ａを開口した後、基材Ａ両面即
ち第１の面１ａ及び第２の面２ａに銅箔を貼り付け、そ
の後に回路やボンディングパッド等のパターンエッチン
グすればよいが、開口する前に予め片面のみ銅箔を接着
しておいてもよい。
【００１８】またレーザーエッチングで開口する場合
は、レーザーには炭酸ガスレーザー、ＹＡＧレーザー、
エキシマレーザーのいずれも用いることができるが、溝
の中の壁を滑らかにし、荒らさずに加工するためには、
炭酸ガスレーザーの一種であるインパクト・レーザー、
ＹＡＧレーザー、エキシマレーザー等が望ましい。
【００１９】上記のレーザー光はいずれの場合も、ある
面積に絞って基材Ａの上から照射される。照射部分を限
定するため、マスク・イメージ法、コンタクト・マスク
法、コンフォーマル・マスク法等のマスキングを使うこ
とができる。照射の方法としては、広い面積を一度に照
射してマスクでパターンを形成する方法、小さく絞り込
んだレーザー光を予定されたパターンに沿って移動する
方法、或いは小さく絞り込んだレーザー光をスキャニン
グする方法等が採用できる。
【００２０】なお、上記基材Ａの第１の面１に形成した
第１のボンディングパッド１ｂと、第２の面２に形成し
た第２のボンディングパッド２ｂとの配列は、基材Ａの
各面１，２で各々列をなして並ぶとともに、平面図で見
て第１のボンディングパッドの列４と第２のボンディン
グパッド２ｂの列４とが、平行状の２列になるように配
列された場合（図３参照）や、基材Ａの各面１，２で各
々食い違い状に並ぶとともに、平面図で見て第１のボン
ディングパッド１ｂと第２のボンディングパッド２ｂと
が交互状に並んだ列４，４が、平行状の２列になるよう
に配列された場合（図４参照）等がある。
【００２１】これで、基材Ａの第１の面１に形成した銅
箔による回路１ａが、該銅箔の接着面と反対の面即ち表
面に第１のボンディングパッド１ｂを有し、基材Ａの第
２の面２に形成した銅箔による回路２ａが、該銅箔の接
着面と同じ面に基材Ａに形成の開口部３を介した第２の
ボンディングパッド２ｂを有し、かつ、これらボンディ
ングパッド１ｂ，２ｂが隣接して配置され、２列のボン
ディングパッド列４が形成されたプリント配線板が形成
される。
【００２２】なお、上記で基材Ａへの銅箔の接着、パタ
ーニング、開口などの各工程は、最終的な構造が本発明
の趣旨に合う限り、いかなる順序であってもよい。また
第１の面１に形成した銅箔による回路１ａと、第２の面
２に形成した銅箔による回路２ａは、必要に応じてスル
ホール（貫通）またはヴィアホール（閉塞）で電気的に
接続することができる。即ち、両面１，２の銅箔と基材
Ａを貫通する孔、または片面の銅箔と基材Ａとを貫通し
反対面の銅箔は貫通しない孔を形成した後、銅メッキで
両面１，２の回路１ａ，２ａを電気的に接続する。この
接続は回路加工のいかなる段階で行ってもよい。つま
り、本発明の主目的であるボンディングパッドの形成前
でもよく形成後でもよい。
【００２３】さらに、レーザー等で孔あけをする際に、
ボンディングパッドとヴィアホールを同時に形成しても
よい。最も好ましい形態は、まずヴィアホールを形成
し、銅メッキが完了した段階で第１の面の一部を開口し
て、この開口部からレーザーを照射してボンディングパ
ッドを形成することである。パッド等の金メッキは最終
段階で行えばよい。
【００２４】上記の如く本発明に係る半導体実装用プリ
ント配線板は、従来のボンディング棚付きのものと異な
り、比較的簡単な手段で高密度にボンディングパッド１
ｂ，２ｂが形成されて、半導体チップ５の高密度化・リ
ードの細密化に対応可能となっている。またこのプリン
ト配線板は、基材Ａにフィルム状やシート状のものを用
いることができ、その場合には第１のボンディングパッ
ド１ｂと第２のボンディングパッド２ｂの高低差が基材
Ａの厚み分だけであり、半導体チップ５との間のワイヤ
ーボンディング作業を高速で支障無く行える。
【００２５】
【実施例】本発明に係る半導体実装用プリント配線板
を、基材Ａとして補強材を含まぬフィルム状のものを用
い、また基材Ａの開口部３の形成にレーザーエッチング
を用いて製造する場合の実施例を示す。
【００２６】まず基材Ａとして、ここでは厚みが４０μ
ｍのポリイミドフィルムを用い、その第１の面１と第２
の面に厚み１８μｍの銅箔が各々接着・積層されたフレ
キシブル両面板を形成する。
【００２７】次に、上記基材Ａの第１面１の銅箔に、エ
ッチングによりレーザーエッチング用の開口部を形成す
る。この開口箇所は、基材Ａの第２の面２に第２のボン
ディングパッド２ｂが形成される各箇所に対応してい
る。
【００２８】上記で銅箔に形成する各開口部は、長径２
５０μｍ、短径７０μｍ程度の長円状に開口しておくの
がよい。各開口部の配置はいかなる態様であってもよい
が、ここでは基材Ａの第２の面２に形成する第２のボン
ディングパッド２ｂが、第１の面１に形成する第１のボ
ンディングパッド１ｂに対して、平面図で見て交互に食
い違い状に並ぶとともに、第１のボンディングパッド１
ｂが並ぶ列と第２のボンディングパッド２ｂが並ぶ列と
が、平行な２列のボンディングパッド列４を形成するよ
うにしておく。
【００２９】次に、基材Ａの第１の面１の銅箔の開口部
から、レーザーエッチングにより基材Ａに開口部３を形
成する。ここでは、波長が２５４ｎｍの紫外線エキシマ
レーザー光を照射して、基材Ａのポリイミドフィルム
を、第２の面２の銅箔に達するまでエッチングして、第
２のボンディングパッド用の開口部３を形成する。この
際に基材Ａの第２の面２に接着した銅箔は開口せず残し
ておく。
【００３０】次に、上記基材Ａの第１の面１および第２
の面２の銅箔をパターンエッチングして、各回路１ａ，
２ａを形成するとともに、第１のボンディングパッド１
ｂ，第２のボンディングパッド２ｂを形成する。この
際、第２のボンディングパッド２ｂは、上記基材Ａに形
成した開口部３よりやや大きめ、ここでは２０μｍ程度
大きめになるように銅箔を残しておく。このパターンエ
ッチングは通常、最後に行われるが、ここでは基材Ａに
開口部３を形成するのに、上記の如くレーザーを用いて
いるので、パターンエッチングを銅箔の開口と同時に最
初に行っておいてもよい。
【００３１】これで、基材Ａの第１の面１に形成された
第１のボンディングパッド１ｂと、第２の面２に形成さ
れた第２のボンディングパッド２ｂとが、基材Ａの各面
で例えばピッチ１５０μｍで食い違い状に並ぶととも
に、平面図で見て第１のボンディングパッド１ｂの並ぶ
列と第２のボンディングパッド２ｂの並ぶ列とが、平行
な２列のボンディングパッド列４をなした状態になる
（図３参照）。
【００３２】なお、上記の如く形成される第１及び第２
のボンディングパッド１ｂ，２ｂの大きさは、幅５０〜
１２０μｍ程度で長さがこの倍程度になることが好まし
い。第１のボンディングパッド１ｂは、パターンエッチ
ングによりこの大きさに調整されるが、第２のボンディ
ングパッド２ｂは、基材Ａの開口部３によって大きさが
調整される。
【００３３】その後に最終の仕上げとして、必要に応じ
ソルダーレジストをかけたのち、第１および第２の各ボ
ンディングパッド１ｂ，２ｂにニッケル／金メッキを行
う。このメッキの厚みはそれぞれ３ミクロン／０．３ミ
クロン以上としておくのがよい。ここでは基材Ａにフィ
ルム状のものを用いているので、後で基材Ａの第２の面
２に補助板８を貼付しておく。
【００３４】これで、第１のボンディングパッド１ｂと
第２のボンディングパッド２ｂが、ピッチ１５０μｍで
各々１列に並んで平行状の２列となり、これまでにない
高密度なボンディングパッドをもつプリント配線板が形
成された。また第１のボンディングパッド１ｂと、第２
のボンディングパッド２ｂとの高低差は、基材Ａの厚み
分だけであり、ここでは基材Ａにフィルム状のものを用
いているので高低差は小さく、半導体チップ５側のボン
ディングパッドとワイヤーボンディング作業を高速で支
障無く行える。
【００３５】なお上記実施例と異なり、基材Ａとして補
強材を含むものを用いてもよいし、基材Ａの開口にパン
チングや化学エッチングを用いてもよい。第１のボンデ
ィングパッド１ｂと第２のボンディングパッド１ｂと
は、平面図で見て第１のボンディングパッド１ｂと第２
のボンディングパッド２ｂとが交互状に並ぶ列が、平行
な２列のボンディングパッド列４をなす状態にしてもよ
い（図４参照）ことは、上記の通りである。また上記実
施例で示した厚みや寸法等の数値は一例であり、それに
限るものではないことは言うまでもない。
【００３６】
【発明の効果】以上で明らかな如く本発明に係る半導体
実装用プリント配線板は、比較的簡単な手段で形成でき
る上に、高密度なボンディングパッドを形成でき、半導
体チップの高密度化・リードの細密化に対応することが
できる。また基材に薄いフィルム状物を用いることがで
きるので、従来のボンディング棚と異なり、第１のボン
ディングパッドと第２のボンディングパッドとの高低差
が小さくなり、半導体チップとのワイヤーボンディング
作業をきわめて高速に行うことができる。
【００３７】即ち、従来の本発明に係る半導体実装用プ
リント配線板は、半導体チップの高密度化でリード数が
増加するのに対応して、プリント配線板を多層化すると
ともに複数段のボンディング棚を形成しているが、いず
れもその製造手段が複雑で、製造コストが高くついた。
【００３８】これに対し、本発明に係る半導体実装用プ
リント配線板は、基材の第１の面に接着した銅箔による
回路は、該銅箔の接着面と反対の面に第１のボンディン
グパッドを有し、基材の第２の面に接着した銅箔による
回路は、該銅箔の接着面と同じ面に、基材に形成の開口
を介して第２のボンディングパッドを有し、かつこれら
のボンディングパッドが隣接して配置されるボンディン
グパッド列を形成したものである。
【００３９】そのため、本プリント配線板は高密度にボ
ンディングパッドを有するものでありながら、シンプル
な工程で容易に製造することができ、製造コストの低減
を図ることができる。また基材にフィルム状のものを用
いることができ、その場合の第１の面のボンディングパ
ッドと第２の面のボンディングパッドの高低差は、該基
材の厚み分だけであるから、ワイヤーボンディング作業
を高速で支障無く行うことができるようになる。
【図面の簡単な説明】
【図１】本発明に係る半導体実装用プリント配線板の実
施例で、半導体チップを実装した状態を示す一部の拡大
斜視図である。
【図２】本発明に係る半導体実装用プリント配線板の実
施例で、半導体チップを実装した状態を示す一部の拡大
縦断面図である。
【図３】本発明に係る半導体実装用プリント配線板の実
施例で、ボンディングパッドの配列を示す一部の拡大平
面図である。
【図４】本発明に係る半導体実装用プリント配線板の実
施例で、ボンディングパッドの配列の他の例を示す一部
の拡大平面図である。
【符号の説明】
Ａ−基材 ３−開口部 １−第１の面 ４−ボンディング
パッド列 １ａ−回路 ５−半導体チップ １ｂ−第１のボンディングパッド ６−ボンディング
ワイヤー ２−第２の面 ７−補助板 ２ａ−回路 ２ｂ−第２のボンディングパッド

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】基材の両面に配線構造をもつプリント配線
    板であって、 基材の第１の面に形成した銅箔による回路が、該銅箔の
    接着面と反対の面に第１のボンディングパッドを有し、 基材の第２の面に形成した銅箔による回路が、該銅箔の
    接着面と同じ面に基材に形成の開口部を介した第２のボ
    ンディングパッドを有し、 かつ、これらのボンディングパッドが、隣接して配置さ
    れてボンディングパッド列を形成したことを特徴とす
    る、半導体実装用プリント配線板。
  2. 【請求項２】基材が補強材を含む請求項１に記載の半導
    体実装用プリント配線板。
  3. 【請求項３】基材が補強材を含まない請求項１に記載の
    半導体実装用プリント配線板。
  4. 【請求項４】基材がフィルム状又はシート状のものであ
    る請求項３に記載の半導体実装用プリント配線板。
  5. 【請求項５】基材と銅箔の間に接着層を有する請求項２
    又は３に記載の半導体実装用プリント配線板。
  6. 【請求項６】基材の開口部をパンチングで形成した請求
    項１に記載の半導体実装用プリント配線板。
  7. 【請求項７】基材の開口部をレーザーで形成した請求項
    １に記載の半導体実装用プリント配線板。
  8. 【請求項８】基材の開口部をエキシマ・レーザーで形成
    した請求項７に記載の半導体実装用プリント配線板。
  9. 【請求項９】基材の開口部を炭酸ガスレーザーで形成し
    た請求項７に記載の半導体実装用プリント配線板。
  10. 【請求項１０】基材の第１の面に形成した第１のボンデ
    ィングパッドと、第２の面に形成した第２のボンディン
    グパッドとが、基材の各面で各々列をなして並ぶととも
    に、平面図で見てその列が平行状の２列になるように配
    列された、請求項１に記載の半導体実装用プリント配線
    板。
  11. 【請求項１１】基材の第１の面に形成した第１のボンデ
    ィングパッドと、第２の面に形成した第２のボンディン
    グパッドが、基材の各面で各々食い違い状に並ぶととも
    に、平面図で見て第１のボンディングパッドと第２のボ
    ンディングパッドとが交互状に並んだ列が平行状の２列
    になるように配列された、請求項１に記載の半導体実装
    用プリント配線板。
JP8067258A 1996-02-27 1996-02-27 半導体実装用プリント配線板 Pending JPH09232465A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP8067258A JPH09232465A (ja) 1996-02-27 1996-02-27 半導体実装用プリント配線板
US08/805,175 US6040984A (en) 1996-02-27 1997-02-26 Printed circuit board with opposed bonding shelves for semiconductor chip wire bonding at different levels

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8067258A JPH09232465A (ja) 1996-02-27 1996-02-27 半導体実装用プリント配線板

Publications (1)

Publication Number Publication Date
JPH09232465A true JPH09232465A (ja) 1997-09-05

Family

ID=13339757

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8067258A Pending JPH09232465A (ja) 1996-02-27 1996-02-27 半導体実装用プリント配線板

Country Status (2)

Country Link
US (1) US6040984A (ja)
JP (1) JPH09232465A (ja)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5842628A (en) * 1995-04-10 1998-12-01 Fujitsu Limited Wire bonding method, semiconductor device, capillary for wire bonding and ball bump forming method
US6734545B1 (en) * 1995-11-29 2004-05-11 Hitachi, Ltd. BGA type semiconductor device and electronic equipment using the same
FR2755569B1 (fr) * 1996-11-04 1999-01-08 Fihem Equipement de telecommunication filaire avec protection contre des parasites electromagnetiques
JP2000174153A (ja) * 1998-12-01 2000-06-23 Shinko Electric Ind Co Ltd 多層配線基板
US6251768B1 (en) * 1999-03-08 2001-06-26 Silicon Integrated Systems Corp. Method of arranging the staggered shape bond pads layers for effectively reducing the size of a die
JP4439090B2 (ja) * 2000-07-26 2010-03-24 日本テキサス・インスツルメンツ株式会社 半導体装置及びその製造方法
EP1346411A2 (en) * 2000-12-01 2003-09-24 Broadcom Corporation Thermally and electrically enhanced ball grid array packaging
US7161239B2 (en) * 2000-12-22 2007-01-09 Broadcom Corporation Ball grid array package enhanced with a thermal and electrical connector
US6906414B2 (en) * 2000-12-22 2005-06-14 Broadcom Corporation Ball grid array package with patterned stiffener layer
US20020079572A1 (en) * 2000-12-22 2002-06-27 Khan Reza-Ur Rahman Enhanced die-up ball grid array and method for making the same
US7132744B2 (en) 2000-12-22 2006-11-07 Broadcom Corporation Enhanced die-up ball grid array packages and method for making the same
US7259448B2 (en) * 2001-05-07 2007-08-21 Broadcom Corporation Die-up ball grid array package with a heat spreader and method for making the same
JP2002343899A (ja) * 2001-05-17 2002-11-29 Sharp Corp 半導体パッケージ用基板、半導体パッケージ
AU2002359370A1 (en) * 2001-11-09 2003-05-26 Coventor, Incorporated Mems device having contact and standoff bumps and related methods
US6879039B2 (en) 2001-12-18 2005-04-12 Broadcom Corporation Ball grid array package substrates and method of making the same
US7550845B2 (en) * 2002-02-01 2009-06-23 Broadcom Corporation Ball grid array package with separated stiffener layer
US6825108B2 (en) * 2002-02-01 2004-11-30 Broadcom Corporation Ball grid array package fabrication with IC die support structures
US6861750B2 (en) * 2002-02-01 2005-03-01 Broadcom Corporation Ball grid array package with multiple interposers
US6876553B2 (en) 2002-03-21 2005-04-05 Broadcom Corporation Enhanced die-up ball grid array package with two substrates
US7196415B2 (en) * 2002-03-22 2007-03-27 Broadcom Corporation Low voltage drop and high thermal performance ball grid array package
US6940154B2 (en) * 2002-06-24 2005-09-06 Asat Limited Integrated circuit package and method of manufacturing the integrated circuit package
US20040183167A1 (en) * 2003-03-21 2004-09-23 Texas Instruments Incorporated Recessed-bond semiconductor package substrate
US20050253245A1 (en) * 2004-05-12 2005-11-17 Mark Lynch Package design and method for electrically connecting die to package
US7482686B2 (en) * 2004-06-21 2009-01-27 Braodcom Corporation Multipiece apparatus for thermal and electromagnetic interference (EMI) shielding enhancement in die-up array packages and method of making the same
US7432586B2 (en) * 2004-06-21 2008-10-07 Broadcom Corporation Apparatus and method for thermal and electromagnetic interference (EMI) shielding enhancement in die-up array packages
US7411281B2 (en) * 2004-06-21 2008-08-12 Broadcom Corporation Integrated circuit device package having both wire bond and flip-chip interconnections and method of making the same
US20050285281A1 (en) * 2004-06-29 2005-12-29 Simmons Asher L Pad-limited integrated circuit
US7786591B2 (en) * 2004-09-29 2010-08-31 Broadcom Corporation Die down ball grid array package
JP2007059485A (ja) * 2005-08-22 2007-03-08 Rohm Co Ltd 半導体装置、基板及び半導体装置の製造方法
US8183680B2 (en) * 2006-05-16 2012-05-22 Broadcom Corporation No-lead IC packages having integrated heat spreader for electromagnetic interference (EMI) shielding and thermal enhancement
US20080092806A1 (en) * 2006-10-19 2008-04-24 Applied Materials, Inc. Removing residues from substrate processing components
KR100780966B1 (ko) * 2006-12-07 2007-12-03 삼성전자주식회사 반도체 패키지 및 그 제조 방법
CN100585842C (zh) * 2007-10-29 2010-01-27 瑞鼎科技股份有限公司 芯片及其制造方法
CN102270619B (zh) * 2010-06-04 2014-03-19 马维尔国际贸易有限公司 用于电子封装组件的焊盘配置
US9245828B2 (en) 2012-07-11 2016-01-26 Mindspeed Technologies, Inc. High speed signal conditioning package
KR20140117008A (ko) * 2013-03-25 2014-10-07 삼성디스플레이 주식회사 유기 발광 표시 장치
US9129951B2 (en) * 2013-10-17 2015-09-08 Freescale Semiconductor, Inc. Coated lead frame bond finger
US9433083B2 (en) 2014-04-04 2016-08-30 Macom Technology Solutions Holdings, Inc. Edge mount connector arrangement with improved characteristic impedance
US10832991B1 (en) 2019-05-07 2020-11-10 Texas Instruments Incorporated Leadless packaged device with metal die attach

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62216250A (ja) * 1985-11-06 1987-09-22 Shinko Electric Ind Co Ltd プリント基板型ｐｇａパツケ−ジの製造方法
JPS62156847A (ja) * 1985-12-28 1987-07-11 Ibiden Co Ltd 多層プリント配線板の製造方法
JPS6352430A (ja) * 1986-08-22 1988-03-05 Hitachi Micro Comput Eng Ltd 半導体装置
JPH04199563A (ja) * 1990-11-28 1992-07-20 Mitsubishi Electric Corp 半導体集積回路用パッケージ
US5474957A (en) * 1994-05-09 1995-12-12 Nec Corporation Process of mounting tape automated bonded semiconductor chip on printed circuit board through bumps
US5663530A (en) * 1995-08-01 1997-09-02 Minnesota Mining And Manufacturing Company Wire bond tape ball grid array package

Also Published As

Publication number Publication date
US6040984A (en) 2000-03-21

Similar Documents

Publication Publication Date Title
US6040984A (en) Printed circuit board with opposed bonding shelves for semiconductor chip wire bonding at different levels
US7737367B2 (en) Multilayer circuit board and manufacturing method thereof
US20090301766A1 (en) Printed circuit board including electronic component embedded therein and method of manufacturing the same
JP4538486B2 (ja) 多層基板およびその製造方法
JP4195619B2 (ja) 多層配線板およびその製造方法
US6956182B2 (en) Method of forming an opening or cavity in a substrate for receiving an electronic component
JP2010016339A (ja) 多層フレキシブルプリント回路基板を用いたモジュールおよびその製造方法
US20040174663A1 (en) Flexible wired circuit board
JP4131080B2 (ja) 多層プリント配線板の製造方法
CN100482046C (zh) 印刷线路板的制造方法
US7288739B2 (en) Method of forming an opening or cavity in a substrate for receiving an electronic component
JPH01282892A (ja) 多層印刷配線板の製造方法
JP4538513B2 (ja) 多層配線板の製造方法
JPH08307057A (ja) 多層配線回路基板及びその製造方法
KR100674305B1 (ko) 인쇄회로기판 및 그 제조방법
JP4199957B2 (ja) 多層配線基板の製造方法
EP1517599A1 (en) A method of interconnecting opposite sides of an electronic component interconnection device
JP4930689B2 (ja) 多層半導体パッケージの製造方法
JPH0645760A (ja) 多層基板およびその製造方法
JP2002368427A (ja) 多層プリント配線基板
JPH1013027A (ja) 多層プリント配線板の製造方法
JP2021012958A (ja) プリント配線板
JPH03272194A (ja) 多層印刷配線板の製造方法
JP2002198651A (ja) 多層プリント配線板用片面回路基板、および多層プリント配線板とその製造方法
JP2021012957A (ja) プリント配線板