JPH0645760A - 多層基板およびその製造方法 - Google Patents
多層基板およびその製造方法Info
- Publication number
- JPH0645760A JPH0645760A JP10525892A JP10525892A JPH0645760A JP H0645760 A JPH0645760 A JP H0645760A JP 10525892 A JP10525892 A JP 10525892A JP 10525892 A JP10525892 A JP 10525892A JP H0645760 A JPH0645760 A JP H0645760A
- Authority
- JP
- Japan
- Prior art keywords
- copper foil
- insulating layer
- conductive pattern
- hole
- holes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract 16
- 239000011889 copper foil Substances 0.000 claims abstract 14
- 238000007747 plating Methods 0.000 claims abstract 7
- 229910052802 copper Inorganic materials 0.000 claims 2
- 239000010949 copper Substances 0.000 claims 2
- 239000011162 core material Substances 0.000 claims 2
- 238000009713 electroplating Methods 0.000 claims 2
- 229920001721 polyimide Polymers 0.000 claims 2
- 239000009719 polyimide resin Substances 0.000 claims 2
- 239000000126 substance Substances 0.000 claims 2
- 238000005530 etching Methods 0.000 claims 1
- 230000001678 irradiating effect Effects 0.000 claims 1
- 239000000758 substrate Substances 0.000 claims 1
- 238000003466 welding Methods 0.000 claims 1
- 239000004020 conductor Substances 0.000 abstract 2
- 230000015572 biosynthetic process Effects 0.000 abstract 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【目的】 スルーホールの精度を高めて実装密度を高め
ると共に製造時間の短縮が図れ、また、各導電パターン
間に形成される絶縁層と導電パターンの密着度を高めて
導電パターンの剥離を防止した多層基板およびその製造
方法である。 【構成】 導電パターンが形成されたコア材１上に絶縁
層３を形成し、その上にスルーホールとなるピンホール
４ａを有する銅箔４を熱圧着した後、ピンホールにエキ
シマレーザを照射してスルーホール５を形成し、次い
で、銅箔の上からメッキ層６を前記スルーホールにわた
って形成し、さらに、前記銅箔をエッチングして導電パ
ターン７を形成したものである。
ると共に製造時間の短縮が図れ、また、各導電パターン
間に形成される絶縁層と導電パターンの密着度を高めて
導電パターンの剥離を防止した多層基板およびその製造
方法である。 【構成】 導電パターンが形成されたコア材１上に絶縁
層３を形成し、その上にスルーホールとなるピンホール
４ａを有する銅箔４を熱圧着した後、ピンホールにエキ
シマレーザを照射してスルーホール５を形成し、次い
で、銅箔の上からメッキ層６を前記スルーホールにわた
って形成し、さらに、前記銅箔をエッチングして導電パ
ターン７を形成したものである。
Description
【０００１】
【産業上の利用分野】本発明はガラスエポキシ樹脂等の
コア材の片面あるいは両面に、導電パターンを絶縁層を
介在させて複数層形成し、各層間の所望の導電パターン
を絶縁層に形成したスルーホールで接続した多層基板お
よびその製造方法に関する。
コア材の片面あるいは両面に、導電パターンを絶縁層を
介在させて複数層形成し、各層間の所望の導電パターン
を絶縁層に形成したスルーホールで接続した多層基板お
よびその製造方法に関する。
【０００２】従来、この種の多層基板の製造方法として
は、導電パターンが形成されたガラスエポキシ樹脂等の
コア材の上に、紫外線に対する感光性を有する感光性エ
ポキシ樹脂を塗布して絶縁層を形成し、この絶縁層の所
望の個所を写真法により感光してスルーホールを形成す
る。
は、導電パターンが形成されたガラスエポキシ樹脂等の
コア材の上に、紫外線に対する感光性を有する感光性エ
ポキシ樹脂を塗布して絶縁層を形成し、この絶縁層の所
望の個所を写真法により感光してスルーホールを形成す
る。
【０００３】次いで、前記絶縁層の上面に化学銅メッ
キ、電気メッキを行ってメッキ層の導電パターンを形成
すると共に、前記スルーホールの内周面にもメッキ層を
形成して所望の上部導電パターンと下部導電パターンを
接続するものである。そして、前記した工程を繰り返す
ことにより多層基板を形成するものである。
キ、電気メッキを行ってメッキ層の導電パターンを形成
すると共に、前記スルーホールの内周面にもメッキ層を
形成して所望の上部導電パターンと下部導電パターンを
接続するものである。そして、前記した工程を繰り返す
ことにより多層基板を形成するものである。
【０００４】また、多層基板の他の製造方法としては、
コア材の片面あるいは両面にポリイミド樹脂等の高出力
紫外線レーザ（エキシマレーザ）によって溶解する絶縁
層を形成した後、この絶縁層の所望の個所にエキシマレ
ーザを照射することによりスルーホールを形成する。
コア材の片面あるいは両面にポリイミド樹脂等の高出力
紫外線レーザ（エキシマレーザ）によって溶解する絶縁
層を形成した後、この絶縁層の所望の個所にエキシマレ
ーザを照射することによりスルーホールを形成する。
【０００５】次いで、化学銅メッキ、電気メッキを行っ
て前記絶縁層の上に導電パターンを形成すると共に、前
記スルーホールの内周面にもメッキ層を形成して所望の
上部導電パターンと下部導電パターンを接続するもので
ある。そして、前記した工程を繰り返すことにより多層
基板を形成するものである。
て前記絶縁層の上に導電パターンを形成すると共に、前
記スルーホールの内周面にもメッキ層を形成して所望の
上部導電パターンと下部導電パターンを接続するもので
ある。そして、前記した工程を繰り返すことにより多層
基板を形成するものである。
【０００６】
【発明が解決しようとする課題】ところで、前述した第
１の多層基板の製造方法においては、スルーホールの形
成は写真法によって行われるため、スルーホールの内径
は感光性エポキシ樹脂の解像度が写真の投影解像度より
も低いために、感光性エポキシの解像度によって決定さ
れてしまい高解像度が得られず、従って、基板の実装密
度が或る程度以上には高めることができないという問題
があった。
１の多層基板の製造方法においては、スルーホールの形
成は写真法によって行われるため、スルーホールの内径
は感光性エポキシ樹脂の解像度が写真の投影解像度より
も低いために、感光性エポキシの解像度によって決定さ
れてしまい高解像度が得られず、従って、基板の実装密
度が或る程度以上には高めることができないという問題
があった。
【０００７】また、前記した第２の製造方法において
は、エキシマレーザの照射によってスルーホールを形成
するために、エキシマレーザの照射径によりスルーホー
ルの孔径が決定されるために、小さな径のスルーホール
を形成する場合にはエキシマレーザの照射径を絞る必要
があるため、小径のスルーホールを形成することは困難
であり、さらに、エキシマレーザの照射をスルーホール
を希望する部分に正確に行わなければならないため、位
置精度を上げるためには位置決めのために時間が掛かる
という問題があった。
は、エキシマレーザの照射によってスルーホールを形成
するために、エキシマレーザの照射径によりスルーホー
ルの孔径が決定されるために、小さな径のスルーホール
を形成する場合にはエキシマレーザの照射径を絞る必要
があるため、小径のスルーホールを形成することは困難
であり、さらに、エキシマレーザの照射をスルーホール
を希望する部分に正確に行わなければならないため、位
置精度を上げるためには位置決めのために時間が掛かる
という問題があった。
【０００８】また、前記した２つの従来における製造方
法に共通した問題点として、絶縁層の上面に形成する導
電パターンは、化学銅メッキを行った後に電気メッキを
行うことによって形成するために、導電パターンの密着
力として必要な1.5 〜2.0 Kg／cm2 の密着力が得られ
ず、従って、導電パターンが剥がれ易く多層基板として
の信頼性に問題があった。
法に共通した問題点として、絶縁層の上面に形成する導
電パターンは、化学銅メッキを行った後に電気メッキを
行うことによって形成するために、導電パターンの密着
力として必要な1.5 〜2.0 Kg／cm2 の密着力が得られ
ず、従って、導電パターンが剥がれ易く多層基板として
の信頼性に問題があった。
【０００９】本発明は前記した問題点を解決せんとする
もので、その目的とするところは、スルーホールの精度
を高めて実装密度を高めると共に製造時間の短縮が図
れ、また、各導電パターン間に形成される絶縁層と導電
パターンの密着度を高めて導電パターンの剥離を防止し
た多層基板およびその製造方法を提供せんとするもので
ある。
もので、その目的とするところは、スルーホールの精度
を高めて実装密度を高めると共に製造時間の短縮が図
れ、また、各導電パターン間に形成される絶縁層と導電
パターンの密着度を高めて導電パターンの剥離を防止し
た多層基板およびその製造方法を提供せんとするもので
ある。
【００１０】
【課題を解決するための手段】本発明の多層基板および
その製造方法は、前記した目的を達成せんとするもの
で、その手段は、コア材の片面あるいは両面に形成され
た銅箔による導電パターンと、該銅箔の上面に塗布され
たエキシマレーザによって溶解し得るポリイミド樹脂等
による絶縁層と、該絶縁層の上面に熱溶着によって固定
されたスルーホール用の孔が形成されている銅箔と、該
銅箔の前記スルーホール用の小孔からエキシマレーザに
よって前記絶縁層に形成されたスルーホールと、前記銅
箔の上面と前記スルーホールに化学銅メッキと電気メッ
キ等のメッキ手段によって形成されたメッキ層とからな
るものである。
その製造方法は、前記した目的を達成せんとするもの
で、その手段は、コア材の片面あるいは両面に形成され
た銅箔による導電パターンと、該銅箔の上面に塗布され
たエキシマレーザによって溶解し得るポリイミド樹脂等
による絶縁層と、該絶縁層の上面に熱溶着によって固定
されたスルーホール用の孔が形成されている銅箔と、該
銅箔の前記スルーホール用の小孔からエキシマレーザに
よって前記絶縁層に形成されたスルーホールと、前記銅
箔の上面と前記スルーホールに化学銅メッキと電気メッ
キ等のメッキ手段によって形成されたメッキ層とからな
るものである。
【００１１】また、製造方法は、片面あるいは両面に銅
箔の導電パターンが形成されたコア材にエキシマレーザ
によって溶解するポリイミド樹脂等の絶縁層を形成する
第１の工程と、前記絶縁層上にスルーホール用の小孔が
形成された銅箔を熱圧着によって固定する第２の工程
と、前記銅箔の上面より前記小孔に向かってエキシマレ
ーザを照射し前記絶縁層にスルーホールを形成する第３
の工程と、前記銅箔の上面から化学銅メッキおよび電気
メッキ等のメッキによって銅箔と前記スルーホールにメ
ッキ層を形成する第４の工程と、前記銅箔の表面にレジ
ストを塗布してエッチング加工によって導電パターンを
形成する第５の工程とからなり、必要とする導電パター
ン層に応じた回数だけ前記第１の工程から第５の工程を
繰り返すことにより多層基板を形成するようにしたもの
である。
箔の導電パターンが形成されたコア材にエキシマレーザ
によって溶解するポリイミド樹脂等の絶縁層を形成する
第１の工程と、前記絶縁層上にスルーホール用の小孔が
形成された銅箔を熱圧着によって固定する第２の工程
と、前記銅箔の上面より前記小孔に向かってエキシマレ
ーザを照射し前記絶縁層にスルーホールを形成する第３
の工程と、前記銅箔の上面から化学銅メッキおよび電気
メッキ等のメッキによって銅箔と前記スルーホールにメ
ッキ層を形成する第４の工程と、前記銅箔の表面にレジ
ストを塗布してエッチング加工によって導電パターンを
形成する第５の工程とからなり、必要とする導電パター
ン層に応じた回数だけ前記第１の工程から第５の工程を
繰り返すことにより多層基板を形成するようにしたもの
である。
【００１２】
【作用】前記した如く構成した本発明の多層基板は、絶
縁層に銅箔を熱溶着によって固定したので、絶縁層と銅
箔をエッチングして形成した導電パターンとの密着性が
良好となり、導電パターンの剥離をよく防止できるもの
である。
縁層に銅箔を熱溶着によって固定したので、絶縁層と銅
箔をエッチングして形成した導電パターンとの密着性が
良好となり、導電パターンの剥離をよく防止できるもの
である。
【００１３】また、本発明の多層基板の製造方法は、絶
縁層上に熱圧着された銅箔に形成されたピンホールにエ
キシマレーザを照射してスルーホールを形成することに
より、前記銅箔がマスクの役目を果たして正確で小径の
スルーホールを形成することができ精度の高い高密度の
多層基板を製造できるものである。
縁層上に熱圧着された銅箔に形成されたピンホールにエ
キシマレーザを照射してスルーホールを形成することに
より、前記銅箔がマスクの役目を果たして正確で小径の
スルーホールを形成することができ精度の高い高密度の
多層基板を製造できるものである。
【００１４】
【実施例】以下、本発明に掛かる多層基板の一実施例を
図５と共に説明する。１はガラスエポキシ積層板等のコ
ア材、２は該コア材１の片面あるいは両面にエッチング
手段によって形成された導電パターン、３は該導電パタ
ーン２を含むコア材１の全域に塗布されたエポキシ樹脂
等の絶縁層、４は該絶縁層３の上面に熱溶着によって固
定されたピンホール４ａを有する銅箔、５は前記絶縁層
３に形成されたスルーホール、６は前記銅箔４の上面並
びに前記スルーホール５に化学メッキおよ電気メッキに
よって形成されたメッキ層、７は前記銅箔４を含んで前
記メッキ層６をエッチング手段によって形成された導電
パターンである。
図５と共に説明する。１はガラスエポキシ積層板等のコ
ア材、２は該コア材１の片面あるいは両面にエッチング
手段によって形成された導電パターン、３は該導電パタ
ーン２を含むコア材１の全域に塗布されたエポキシ樹脂
等の絶縁層、４は該絶縁層３の上面に熱溶着によって固
定されたピンホール４ａを有する銅箔、５は前記絶縁層
３に形成されたスルーホール、６は前記銅箔４の上面並
びに前記スルーホール５に化学メッキおよ電気メッキに
よって形成されたメッキ層、７は前記銅箔４を含んで前
記メッキ層６をエッチング手段によって形成された導電
パターンである。
【００１５】次に、前記した本発明の多層基板の製造方
法について説明する。図面に示すようにガラスエポキシ
積層板等のコア材１の表面に形成されている銅箔に、希
望する導電パターンに応じてレジストを塗布した後エッ
チング等の銅箔除去手段でパターン部分を残して除去
し、導電パターン２を形成する。
法について説明する。図面に示すようにガラスエポキシ
積層板等のコア材１の表面に形成されている銅箔に、希
望する導電パターンに応じてレジストを塗布した後エッ
チング等の銅箔除去手段でパターン部分を残して除去
し、導電パターン２を形成する。
【００１６】この導電性パターン２を含むコア材１の片
面あるいは両面の全域にエキシマレーザによって溶解す
るポリイミド樹脂等の絶縁層３を均一厚さに塗布し（図
１参照）、この絶縁層３上の全域に薄い銅箔４を熱圧着
し固定する（図２参照）。この銅箔４の絶縁層３に対す
る接着強度は、少なくとも1.5 〜2.0kg ／cm2 以上とな
る。
面あるいは両面の全域にエキシマレーザによって溶解す
るポリイミド樹脂等の絶縁層３を均一厚さに塗布し（図
１参照）、この絶縁層３上の全域に薄い銅箔４を熱圧着
し固定する（図２参照）。この銅箔４の絶縁層３に対す
る接着強度は、少なくとも1.5 〜2.0kg ／cm2 以上とな
る。
【００１７】前記銅箔４には前記コア材１に形成された
導電パターン２とスルーホールによって連通する所望の
個所にピンホール４ａ（スルーホールとして必要な大き
さの孔）が形成されている。
導電パターン２とスルーホールによって連通する所望の
個所にピンホール４ａ（スルーホールとして必要な大き
さの孔）が形成されている。
【００１８】そして、このピンホール４ａに対してビー
ム光を比較的大きく絞ったエキシマレーザを照射する
と、前記ピンホール４ａを通過したエキシマレーザによ
って前記絶縁層３は溶解してスルーホール５が形成され
る。すなわち、銅箔４がマスクの役割を果たしピンホー
ル４ａの孔径と等しいスルーホール５が形成されるもの
である（図３参照）。
ム光を比較的大きく絞ったエキシマレーザを照射する
と、前記ピンホール４ａを通過したエキシマレーザによ
って前記絶縁層３は溶解してスルーホール５が形成され
る。すなわち、銅箔４がマスクの役割を果たしピンホー
ル４ａの孔径と等しいスルーホール５が形成されるもの
である（図３参照）。
【００１９】すなわち、スルーホール５の精度は、絶縁
層３のピンホールの精度と同等の精度で得られ、例え
ば、0.1mm 以下の精度が得られるので、従来の紫外線に
よる感光性エポキシで得られる精度よりも高く、また、
エキシマレーザ光を絞って照射したものよりも高精度の
スルーホール５が得られ、従って、多層基板としての実
装密度が高められるものである。
層３のピンホールの精度と同等の精度で得られ、例え
ば、0.1mm 以下の精度が得られるので、従来の紫外線に
よる感光性エポキシで得られる精度よりも高く、また、
エキシマレーザ光を絞って照射したものよりも高精度の
スルーホール５が得られ、従って、多層基板としての実
装密度が高められるものである。
【００２０】また、エキシマレーザを照射する場合に、
従来のエキシマレーザ光を絞って所望のスルーホール位
置に正確に移動して照射するものに比して、本発明にあ
っては銅箔４がマスクの役目を果たすので、銅箔４のピ
ンホール４ａ近くで照射すればよく、従って、位置合わ
せが簡単でそれだけ時間の短縮を図ることができるもの
である。
従来のエキシマレーザ光を絞って所望のスルーホール位
置に正確に移動して照射するものに比して、本発明にあ
っては銅箔４がマスクの役目を果たすので、銅箔４のピ
ンホール４ａ近くで照射すればよく、従って、位置合わ
せが簡単でそれだけ時間の短縮を図ることができるもの
である。
【００２１】このように、スルーホール５を形成した後
に、化学銅メッキを行い、さらに、この上から電気メッ
キを行って絶縁層３上の全域にメッキ層６を形成する。
このメッキ層６は絶縁層３の上面のみならずスルーホー
ル５の内面まで形成されるので、該メッキ層と前記導電
パターン２とは接続されるものである（図４参照）。
に、化学銅メッキを行い、さらに、この上から電気メッ
キを行って絶縁層３上の全域にメッキ層６を形成する。
このメッキ層６は絶縁層３の上面のみならずスルーホー
ル５の内面まで形成されるので、該メッキ層と前記導電
パターン２とは接続されるものである（図４参照）。
【００２２】次いで、絶縁層３上のメッキ層６に希望す
る導電パターンに応じてレジストを塗布した後エッチン
グを行ってパターン部分とスルーホール５を残して除去
することにより導電パターン７が形成されるものであ
る。そして、この所望の導電パターン７と所望の導電パ
ターン２とはスルーホール５によって接続されることと
なる。
る導電パターンに応じてレジストを塗布した後エッチン
グを行ってパターン部分とスルーホール５を残して除去
することにより導電パターン７が形成されるものであ
る。そして、この所望の導電パターン７と所望の導電パ
ターン２とはスルーホール５によって接続されることと
なる。
【００２３】以下、前記したと同様な作業、絶縁層３の
塗布、銅箔４の熱圧着、スルーホール５の形成、銅箔４
のエッチングを繰り返し行うことによって多層基板を形
成することができるものである（図５参照）。
塗布、銅箔４の熱圧着、スルーホール５の形成、銅箔４
のエッチングを繰り返し行うことによって多層基板を形
成することができるものである（図５参照）。
【００２４】
【発明の効果】本発明の多層基板は前記したように、絶
縁層に銅箔を熱溶着によって固定したので、絶縁層と銅
箔をエッチングして形成した導電パターンとの密着性が
良好となり、導電パターンの剥離をよく防止できるもの
である。
縁層に銅箔を熱溶着によって固定したので、絶縁層と銅
箔をエッチングして形成した導電パターンとの密着性が
良好となり、導電パターンの剥離をよく防止できるもの
である。
【００２５】また、本発明の製造方法にあっては、銅箔
に形成したピンホールにエキシマレーザを照射して絶縁
層にスルーホールを形成するので、該スルーホールの精
度を高めることができ多層基板の実装密度を高めること
ができる等の効果を有するものである。
に形成したピンホールにエキシマレーザを照射して絶縁
層にスルーホールを形成するので、該スルーホールの精
度を高めることができ多層基板の実装密度を高めること
ができる等の効果を有するものである。
【図１】本発明のコア材に絶縁層を塗布した状態の断面
図である。
図である。
【図２】同上に銅箔を熱圧着した状態の断面図である。
【図３】同上にスルーホールを形成した状態の断面図で
ある。
ある。
【図４】同上にメッキ層を施した状態の断面図である。
【図５】完成した多層基板の断面図である。
１ コア材 ２ 導電パターン ３ 絶縁層 ４ 銅箔 ４ａ ピンホール ５ スルーホール ６ メッキ層 ７ 導電パターン
───────────────────────────────────────────────────── フロントページの続き (72)発明者 高橋 達美 神奈川県横浜市港北区綱島東６丁目７番９ 号 株式会社エイト工業内 (72)発明者 新井田 英雄 神奈川県横浜市港北区綱島東６丁目７番９ 号 株式会社エイト工業内
Claims (2)
- 【請求項１】 コア材の片面あるいは両面に形成された
銅箔による導電パターンと、該銅箔の上面に塗布された
エキシマレーザによって溶解し得るポリイミド樹脂等に
よる絶縁層と、該絶縁層の上面に熱溶着によって固定さ
れたスルーホール用の孔が形成されている銅箔と、該銅
箔の前記スルーホール用の小孔からエキシマレーザによ
って前記絶縁層に形成されたスルーホールと、前記銅箔
の上面と前記スルーホールに化学銅メッキと電気メッキ
等のメッキ手段によって形成されたメッキ層とからなる
多層基板。 - 【請求項２】 片面あるいは両面に銅箔の導電パターン
が形成されたコア材にエキシマレーザによって溶解する
ポリイミド樹脂等の絶縁層を形成する第１の工程と、前
記絶縁層上にスルーホール用の小孔が形成された銅箔を
熱圧着によって固定する第２の工程と、前記銅箔の上面
より前記小孔に向かってエキシマレーザを照射し前記絶
縁層にスルーホールを形成する第３の工程と、前記銅箔
の上面から化学銅メッキおよび電気メッキ等のメッキに
よって銅箔と前記スルーホールにメッキ層を形成する第
４の工程と、前記銅箔の表面にレジストを塗布してエッ
チング加工によって導電パターンを形成する第５の工程
とからなり、必要とする導電パターン層に応じた回数だ
け前記第１の工程から第５の工程を繰り返すことにより
多層基板を形成することを特徴とする製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4105258A JP2516142B2 (ja) | 1992-04-01 | 1992-04-01 | 多層基板およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4105258A JP2516142B2 (ja) | 1992-04-01 | 1992-04-01 | 多層基板およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0645760A true JPH0645760A (ja) | 1994-02-18 |
| JP2516142B2 JP2516142B2 (ja) | 1996-07-10 |
Family
ID=14402635
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4105258A Expired - Fee Related JP2516142B2 (ja) | 1992-04-01 | 1992-04-01 | 多層基板およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2516142B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100333614B1 (ko) * | 1999-09-22 | 2002-04-24 | 구자홍 | 인쇄회로기판의 회로패턴 노출부 형성방법 |
| KR100333612B1 (ko) * | 1999-09-21 | 2002-04-24 | 구자홍 | 인쇄회로기판의 회로패턴 노출부 형성방법 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61133695A (ja) * | 1984-12-03 | 1986-06-20 | 日立化成工業株式会社 | 配線板の製造法 |
| JPS639194A (ja) * | 1986-06-30 | 1988-01-14 | 株式会社日立製作所 | 多層プリント回路基板の製造方法 |
-
1992
- 1992-04-01 JP JP4105258A patent/JP2516142B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61133695A (ja) * | 1984-12-03 | 1986-06-20 | 日立化成工業株式会社 | 配線板の製造法 |
| JPS639194A (ja) * | 1986-06-30 | 1988-01-14 | 株式会社日立製作所 | 多層プリント回路基板の製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100333612B1 (ko) * | 1999-09-21 | 2002-04-24 | 구자홍 | 인쇄회로기판의 회로패턴 노출부 형성방법 |
| US6641983B1 (en) | 1999-09-21 | 2003-11-04 | Lg Electronics Inc. | Method for forming exposed portion of circuit pattern in printed circuit board |
| KR100333614B1 (ko) * | 1999-09-22 | 2002-04-24 | 구자홍 | 인쇄회로기판의 회로패턴 노출부 형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2516142B2 (ja) | 1996-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4642160A (en) | Multilayer circuit board manufacturing | |
| JPH09232465A (ja) | 半導体実装用プリント配線板 | |
| KR101336485B1 (ko) | 관통 구멍 형성 방법 및 배선 회로 기판의 제조 방법 | |
| US5464662A (en) | Fabrication method of printed wiring board | |
| US4597177A (en) | Fabricating contacts for flexible module carriers | |
| JPS61176193A (ja) | 配線板の製造法 | |
| JP2516142B2 (ja) | 多層基板およびその製造方法 | |
| US20050146025A1 (en) | Method of forming an opening or cavity in a substrate for receiving an electronic component | |
| JP3575783B2 (ja) | プリント配線板およびその製造方法 | |
| JPH08307057A (ja) | 多層配線回路基板及びその製造方法 | |
| US5976974A (en) | Method of forming redundant signal traces and corresponding electronic components | |
| KR20010091860A (ko) | 고밀도 배선을 가능하게 하는 다층배선기판 및 그 제조방법 | |
| JPS61214497A (ja) | プリント配線板の製造方法 | |
| JP3340752B2 (ja) | フレキシブルプリント配線板の製造方法 | |
| JPH05277774A (ja) | 導体層付き絶縁基板における絶縁体層の部分的除去方法 | |
| JP2713282B2 (ja) | 印刷配線板の製造方法 | |
| JPH04250687A (ja) | 可撓性回路基板の製造法 | |
| JPH1079561A (ja) | 配線基板および配線基板の形成方法 | |
| JPH09130049A (ja) | 多層プリント配線板のビルドアップ法におけるバイア・ホールの形成方法およびそれにより製造される多層プリント配線板 | |
| JP2004158672A (ja) | 多層基板の製造方法 | |
| JP2000124605A (ja) | レーザーによりヴィアを形成するプリント基板の製造方法 | |
| JPH04356993A (ja) | プリント基板の製造方法 | |
| JPH04273191A (ja) | 混成集積回路の製造方法 | |
| JP2003526205A (ja) | 電子部品を受け取る基体の開口又はキャビティを作る方法 | |
| JP2869616B2 (ja) | 回路配線基板の製造法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |