JPH09232659A - レーザーのためのガス放電制御システム - Google Patents

Abstract

(57)【要約】 【目的】 ステッパーシステム用の照明源を使用したレ
ーザーシステムのための外部制御システムを提供する。 【構成】 外部制御システムは、ウェハに実際に与えら
れたエネルギーを測定し、この測定に基づいて、与えら
れたエネルギーを補正する。この方式では、与えられた
エネルギーの一層に正確な制御が達成される。外部制御
器はレーザー自身の内部制御システムと交信し、シリア
ル入力を与え、このシリアル入力は、上述の測定に基づ
いて高圧設定に補正をなし、レーザーの内部制御システ
ムを調整し、要求された間隔におけるレーザー運転を初
期化する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、パルス放電によるレー
ザーガス励起に使用するエネルギー量を制御するための
装置に関し、特に、投影アライメント削減またはステッ
パーシステムにおける照明源として使用されたガス放電
レーザーの出力エネルギーの外部制御を可能とする装置
に関する。

【０００２】

【発明の背景】ＩＣ部品の製造において使用されるステ
ッパーシステムは、形成される回路パターンの高分解能
を確保するために、精密な露光制御が要求される。エキ
シマレーザーのようなガス放電レーザーは、発展したＵ
ＳＬＳＩ製造のためのｉ線マーキュリーランプに代わ
り、現在では主要な照明源として使用されてきている。
このような工業的適用においては、各々のウェハについ
て一貫した処理品質が保証されるように、レーザービー
ムパルスのエネルギーの制御が特に重要である。特に関
係した制御パラメータは、各々の連続パルスについての
パルスエネルギーの変動の減少と、正確な制御遂行であ
る。

【０００３】ステッパーのための照明源として使用され
ている典型的なエキシマレーザーシステムにおいては、
図８に示すように、エキシマレーザー１がエキシマレー
ザービームＬを出力し、ステッパーを用いて投影露光の
削減を果たしている。レーザーデバイス１の発振器２
は、チャンバ１５と、光学的共振器、及び当業者には公
知の他の部品とを備える。レーザーチャンバ１５はレー
ザーガスで充填され、このガスは典型的にはＫｒ、Ｆ_２
であり、または公知の希ガスハロゲン化物の組み合わせ
である。放電電圧は、予め定められた幅と予め定められ
た間隔とを持つパルスの形態をとり、電極１２ａ及び１
２ｂに亘って印加され、レーザーチャンバ１５内のガス
を励起してレーザービームを発振させる。発振されたレ
ーザービームは共振器へ入力し、効果的に発振されたレ
ーザービームＬとして共振器の前方ミラー（図示せず）
から出力される。放電電圧はパルスとして印加されるの
で、出力レーザービームは同様にパルスの形態をとる。

【０００４】発振器２から発振されたレーザービームの
一部分は、ビームスプリッタ３により採取され、レンズ
４を通じて出力モニター５へ入力する。出力モニター５
は、各々のパルスについてのレーザービームＬのエネル
ギーを検出する。出力モニター５により検出されたパル
スエネルギーは、レーザーの出力制御ユニット６へ供給
され、このユニット６がパルスエネルギーに基づいて電
圧データを発生し、レーザーパワー源８へ電圧データを
出力することにより、レーザーパワー源８は所定のパル
スエネルギーをステッパーへ供給する。レーザーパワー
源８は、供給された電圧データに応じて電圧Ｖを二つの
電極に亘って供給することにより、放電が果たされる。
放電を引き起こす電圧は、コンデンサ１７のような蓄電
ユニットヘ一時的に蓄電され、レーザーパワー源８の一
部として提供される。蓄電ユニット１７に蓄電された電
圧は、サイラトロンのようなスイッチにより放電され、
ガス混合物のレージングを初期化する。

【０００５】出力制御ユニット６は、信号線を通じてス
テッパー９におけるステッパー制御ユニット１０へ接続
され、ステッパー制御ユニット１０からのトリガー信号
を受信してサイラトロンを切り替えさせることにより、
レーザーをパルス放電させる。出力制御ユニット６は内
部タイマーを有し、このタイマーは、出力制御ユニット
６が信号Ｔｒを受信したときの二つの隣接する時間の間
の間隔時間を連続的に測定する。ガス制御ユニット７
は、レーザー運転期間中に消費されたレーザーガスの部
分を補充し、一定のレーザー出力の確保を支援する。電
極温度センサ１３は、レーザーチャンバ１５内の上部放
電電極（カソード）１２ａの表面上に配置され、電極の
表面温度を検出し、同様にガス温度センサ１４はチャン
バ１５内に配置され、レーザーガスの温度を測定する。
これらの各々の温度を示す信号は、制御ユニット６へ与
えられる。

【０００６】図８に示された設計においては、レーザー
のエネルギー出力は、上述したようにビームスプリッタ
３により採取され、レーザーの制御ユニットにより制御
遂行の基本として用いられる。ビームスプリッタ３を通
じてレーザーから直接に測定されたエネルギーレベル
は、ステッパーの光学要素を通じた損失の結果として、
ウェハにより実際に受け取られた測定エネルギー値と異
なることがあり得る。この差は、特に、０．４μｍ以下
のレベルに達するＵＳＬＩデバイスのための設計規則特
性に重要な影響を及ぼしてしまう。

【０００７】

【発明の概要】本発明の一つの目的は、ウェハ上または
ウェハ近傍におけるレーザーからの出力エネルギーを測
定可能であり、その測定を用いて外部の制御器を通じて
エネルギー補正を可能とすることである。

【０００８】本発明の目的の一部は、レーザーのエネル
ギー出力の外部からの監視及び制御により、ウェハに対
するエネルギーの一層に正確な制御を可能とすることで
ある。

【０００９】上述した目的は、本発明のガス放電制御シ
ステムにより達成される。このガス放電制御システム
は、レーザーシステム自身の内部制御システム（内部レ
ーザー制御システム）に関連して操作され、本発明の好
適実施例においては、内部レーザー制御システムは、共
通のバス上の共用メモリーを伴う多重ＣＰＵを利用した
制御システムであり、高い制御性能が提供される。外部
制御器は、高速インターフェースの使用によりレーザー
の内部システムと交信する。高速インターフェースは、
例えばＲＳ４８５／４２７ポートであり、これは、レー
ザーのトリガー制御基板(Trigger Control Board:TCB)
に搭載されたＳＢＸ ＰＣＢに接続されている。

【００１０】外部制御器は、高電圧データ入力を提供
し、レーザーの放電を初期化するために用いられた主要
なコンデンサ上の電荷を調整する。高電圧入力は、主制
御プログラムにより制御され、高電圧設定を調整し、変
更された設定を二つの割り込みプログラムへ交信させ
る。割り込みプログラムは、レーザー制御器へのシリア
ルデータ入力を初期化し、且つステッパーからのトリガ
ー制御入力を監視し、トリガー命令期間中のレーザー発
射を初期化させる。

【００１１】本発明は、レーザー放電の生成に使用する
ための供給電圧の外部制御を可能とする制御システムを
提供する。

【００１２】本発明の一つの発展によれば、ウェハ自身
の直上または近傍における検出器の使用により、レーザ
ー出力に関する一層に正確な情報を得ることが可能であ
り、この情報を外部制御器に使用してレーザーのエネル
ギー出力を監視し、且つ一層に精密に補正することがで
きる。

【００１３】

【実施例】図１を参照すると、図８に説明されたレーザ
ーステッパーが、本発明に係る付加的な外部制御器１１
０を有して示されている。その外部制御器１１０は、出
力制御ユニット６を操作可能に出力制御ユニット６に接
続されている。ここで図２を参照すると、本発明のガス
放電レーザー制御システムが一般的なバス構造の回りに
構成されている。このバス構造は、特に好適実施例にお
いては、システムのための商業的に入手可能な基板水準
部品と互換性のあるＳＴＤバスを受け入れる基板ケージ
の形態のＳＴＤバスである。これに関しては、システム
のための動力は、電源２０により与えられ、この電源２
０は、バス構造のパワーラインを通じてパワーを供給
し、システム内の他のボードにパワーを与える。

【００１４】外部制御システムの操作 本発明を使用したガス放電レーザー制御システムは、プ
ロセッサ及びそれに関連した支持回路系を保持する主制
御基板２２を含み得るが、この主制御基板２２はシステ
ムにおける主処理装置として機能し得る。好適実施例に
おいては、主制御基板２２は、単独のボードコンピュー
タであり、最小限のクロック速度が２５ＭＨｚのインテ
ル社製４８６プロセッサと、１２８Ｋバイトのバッテリ
ーバックアップＲＡＭ（ランダム アクセス メモリ
ー）と、少なくとも５１２Ｋバイトの揮発メモリー及び
少なくとも５１２ＫバイトのＤＲＡＭを最小限に有す
る。このＳＴＤ−８０／ＭＰＸ互換プロセッサ基板は、
多重プロセッサ環境における母バスとなる能力を持ち得
る。当業者には、レーザー制御システムの運転上の要求
の増大に応じて、より早く一層に強力なマイクロプロセ
ッサと、更に大きなメモリーが配置仕様に要求されるこ
とが明らかである。

【００１５】ガス放電レーザー制御システムは、トリガ
ー制御基板２４をも含み、これはそれ自身のプログラム
により操作され、独立高圧電源２６及びパルスパワーモ
ジュール２８を制御して、レーザーの各々のパルスにつ
いてのパルス制御及びパルス起動を与える。好適実施例
においては、トリガー制御基板(trigger control boar
d: TCB)もまた単独のボードコンピュータであり、最小
限のクロック速度が２５ＭＨｚのインテル社製４８６プ
ロセッサと、１２８Ｋバイトのバッテリーバックアップ
ＲＡＭ（ランダム アクセス メモリー）と、少なくと
も５１２Ｋバイトの揮発メモリー及び少なくとも５１２
ＫバイトのＤＲＡＭを最小限に有する。このＳＴＤ−８
０／ＭＰＸ互換プロセッサ基板もまたは、多重プロセッ
サ環境における母バスとなる能力を持ち得る。更にＳＢ
Ｘ高速直列／並列Ｉ／Ｏ基板が、パルス対パルスインタ
ーフェース能力のために、ＴＣＢに属する子基板として
設けられている。

【００１６】主制御基板２２上のメモリーは、その基板
上のプロセッサが専用に使用するためのものである。こ
こで指定したように、プロセッサは少なくとも４８６プ
ロセッサである。同様に、トリガー制御基板２４のメモ
リーは、その基板上の少なくとも４８６プロセッサが専
用に使用する。しかしながら、更に付加的なメモリー基
板３０が、主制御基板２２及びトリガー制御基板２４上
のプロセッサによる共同使用のために、ＳＴＤバス上に
設けられている。これに関して、好適実施例における共
同使用メモリー３０は、ＳＴＤバスカードケージ内のメ
モリーカードであり、少なくとも６４ＫバイトのＲＡＭ
を保持する。これは、主制御基板２２及びトリガー制御
基板２４上のメモリーのアドレス空間から離れて独立し
たアドレス空間を有するものの、依然として基板上のプ
ロセッサの合計アドレス空間内に収まっている。この方
法では、プログラムのみならずデータも、プロセッサの
間で交換され得る。この交換は、当該データを、主制御
基板２２上のプロセッサのような第一のプロセッサによ
り、トリガー制御基板２４上のプロセッサのような他の
プロセッサにより読まれるであろう同一のデータから、
共用メモリー３０へ書き込むことによりなされる。この
交換の更なる詳細と一般的なＳＴＤバスにおける能動化
については後述する。

【００１７】本発明に使用されるレーザーシステムは、
アナログ入力を受け取るためのアナログ対ディジタル変
換基板３２と、アナログ信号を出力するためのディジタ
ル対アナログ変換基板３４とを更に含む。好適実施例に
おけるアナログ入力基板（アナログ対ディジタル変換基
板）３２は、単独の１２ビットアナログ対ディジタル
（Ａ／Ｄ）変換器へ多重送信（マルチプレックス）され
た３２個の１２ビットアナログ入力チャンネルを保持し
ている。当業者には、３２のチャンネルは設計上の選択
であり、特定の適用のためのチャンネル数は運転上の要
求に基づいて変更し得ることが明白である。アナログ対
ディジタル変換基板３２の出力は、主制御基板２２及び
トリガー制御基板２４上のプロセッサにより、Ｉ／Ｏマ
ップカード(I/O mapped card) のようにアクセス可能で
ある。好適実施例におけるディジタル対アナログ変換基
板３４は、８個の独立した１２ビットディジタル対アナ
ログ出力チャンネルを保持し、これはＩ／Ｏマップカー
ド及びＳＴＤバス上の両プロセッサのように充分にアク
セス可能となる。前述したと同様に、８個のチャンネル
は設計上の選択であり、運転上の要求に基づいて変更し
得ることが当業者には、明白である。更に第二の３２チ
ャンネルＡ／Ｄ変換基板が設けられ、これは特にトリガ
ー制御基板２４へ供されている。

【００１８】またＳＴＤバスカードケージには、ディス
クリートディジタルＩ／Ｏ基板３６及び四倍直列Ｉ／Ｏ
基板３８も含まれている。好適実施例におけるディスク
リートディジタルＩ／Ｏ基板３６は、様々な機能に適す
る複数の解読（専用）Ｉ／Ｏラインを備える。特定の例
によれば、好適実施例においては、ディスクリートディ
ジタルＩ／Ｏ基板３６は、専用ラインがただ二つの状
態、即ち開放及び閉止を有するシャッタのような制御を
与える。

【００１９】制御インターフェースパネル４０は、ホス
ト制御システムと交信し、且つホスト制御システムから
の指令を受け取り、或いは代替的に、ハンドヘルド制御
デバイスからの指令を受け取る。一般に、ホスト制御シ
ステム及び／またはハンドヘルド制御デバイスは、顧客
が規定したインターフェースを備え、これは一般に、本
発明のレーザー制御システムへトリガー信号のような制
御信号が外部から与えられた際に、この制御信号のため
の一定の専用または解読ラインを含む。トリガー命令そ
れ自身以外の係る信号は、制御インターフェースパネル
を通じてディスクリートディジタルＩ／Ｏ基板３６へ解
読されたディジタル信号として与えられる。これに関し
て、操作の一つのモードにおいては、トリガー命令はホ
スト制御システムまたはハンドヘルド制御デバイスから
くるであろうし、それと共にトリガー命令は、主制御基
板２２のプロセッサの介入またはＳＴＤバスの使用を伴
うことなく、制御インタフェース４０を通じてトリガー
制御基板２４を直接にトリガーする。全ての経過はソフ
トウェアに従うので、トリガー制御基板２４における操
作は当該モードに従う。

【００２０】好適実施例における四倍シリアルＩ／Ｏ基
板３８は、四つのＵＡＲＴ（universal asynchronous r
eciver/transmitter：万能非同期受信送信機）を保持
し、プロセッサ上に位置する二つのＲＳ−２３２通信ポ
ートに加えて、レーザー制御システムへの及びレーザー
制御システムからのＲＳ−２３２通信能力を与える。こ
のシステムとの通信の形式は、初期設定の目的のための
みに有用なのではなく、システムが運転されるに応じた
レーザーの状態及び操作に関してホストシステムへ情報
を与えるためにも有用である。

【００２１】最後に、ＳＴＤバスカードケージには、プ
ログラム自在カウンタ／タイマー基板４２も配置され、
これは主制御基板２２及びトリガー制御基板２４のため
のプログラム自在なタイマーを与えるのみならず、シス
テム内の他のデバイス、例えばチャンバーの内部のファ
ンの事象を計数するカウンタを与える。

【００２２】レーザー機能の大部分は、様々な監視及び
制御デバイスに接続された配線ハーネス基板４４を通じ
て、主制御基板２２またはトリガー制御基板２４のいず
れかから直接に監視及び／または制御される。或いは、
レーザー機能の大部分は、主制御基板２２とトリガー制
御基板２４との一方の基板から、ＳＴＤバスを通じて、
且つアナログ対ディジタル変換基板３２、ディジタル対
アナログ変換基板３４、カウンタ及びタイマー基板及び
／またはディスクリートディジタルＩ／Ｏ基板３６を通
じて、直接に監視及び／または制御される。これに関し
て、アナログ対ディジタル変換基板は、レーザーシステ
ムからのアナログ監視信号を解釈する能力を与えると共
に、ディジタル対アナログ変換基板３４は、レーザーシ
ステムにおけるアナログ比例制御デバイスを制御するた
めのアナログ制御信号を出力する能力を与える。

【００２３】各々のプロセッサ基板が、それ専用のＩ／
Ｏ手段を含む理由は、ＳＴＤバス上の分割Ｉ／Ｏ手段の
争奪（コンテンション）を最小限に保つためである。こ
れに関して、本発明の好適実施例においては、プロセッ
サは、ＳＴＤ−８０ＭＰＸ規格による規定に応じたバス
裁定計画(bus arbitration scheme)を使用する。能力を
上げた際は、最優先プロセッサ、即ち主プロセッサ（マ
スタプロセッサ）がバスの制御を得る。主プロセッサが
一旦に初期設定を終えると、制御は第一の従属プロセッ
サ（スレーブプロセッサ）へ進められる。ここに説明さ
れた実施例は単独の従属プロセッサを含むのみである
が、この実施例は七つまでのプロセッサに適応し得る。
従って、仮に一つ以上の従属プロセッサが使用されたな
ら、初期設定処理は全ての従属プロセッサが初期設定さ
れるまで続く。最後の従属プロセッサが初期設定される
と、次いで最初の従属プロセッサが主プロセッサとの交
信を確立し、ロードすべき主プロセッサのプログラムを
要請する。次いで主プロセッサは、プログラムデータを
例えば２Ｋバイトの離散的部分における分割メモリー内
の特定の場所へ転送し、各々の離散的部分の転送の完了
に応じてデータが利用可能であることを従属プロセッサ
へ合図する。次いで主プロセッサは、従属プロセッサが
プログラムデータをロードして更に信号が戻るのを待
つ。この処理は完全なプログラムがロードされるまで繰
り返される。次いでプロセッサは、独立した操作を開始
すると共に、各々のプロセッサは、互いからの情報のた
めの分割メモリを絶えず検閲する。代替的に、プロセッ
サの間を通過するデータのために、後述する割り込み計
画を実行し得る。これは一層に効率的な転送機構を与え
ると共に、他の方式の多くの不必要な信号量のＳＴＤカ
ードケージの背面を軽減する。

【００２４】実現した利点は、ガス放電レーザー制御シ
ステムにおけるプロセッサが、独特且つ異なる目的を支
援するように配列されていることである。主プロセッサ
は実時間作動システムを持ち、それは一実施例において
は、その制御の下におよそ３２の仕事（タスク）を持
つ。これらの仕事は、データベース管理、Ｉ／Ｏ監視ル
ーティーン、ポスト直列及び並列インターフェース管
理、ユーザーインターフェースタスク、内部プロセッサ
データ通過タスク、レーザーガス管理、チャンバ温度制
御の監視、インターロック監視及び報告、レーザ状態管
理、及びその他である。

【００２５】トリガー制御プロセッサ、即ち、説明した
特定の実施例における単独の従属プロセッサは、非常に
限定時間的なタスクを持ち、これは例えば高圧調整、レ
ーザー繰り返し速度、高速ユーザーインターフェース、
及び遂行すべき必要のある任意のレーザーパルス対パル
ス処理である。先に検討したように、七つまでのプロセ
ッサを非常に限定時間的なタスクの操作に専用とし得
る。比較事項として、ここに説明した実施例において
は、ホストプロセッサは５ミリセコンドの時間基準、且
つ約±１０ミリセコンドの時間事象精度で作動するのに
対し、従属プロセッサは１００マイクロセコンドの時間
基準、且つ約±１０ナノセコンドの範囲の時間精度で作
動する。

【００２６】トリガー制御基板上のプロセッサは実時間
作動システムを持たないが、好適実施例においては、Ｃ
言語のような高水準プログラム言語で書かれたプログラ
ムを持ち、必要に応じた基板上の全ての手段（リソー
ス）の完全な制御をなす。他方、主プロセッサは、その
実時間作動システムを用いてシステムリソースを管理す
るので、レーザーシステム管理の複雑な仕事の操作に集
中でき、これを首尾よくなすために必要な様々な仕事を
調整する。特定の主プロセッサの仕事は以下を含み得
る。

【００２７】ハンドヘルドターミナルからのキー入力の
受信（ＲＳ−２３２） ハンドヘルドターミナル上のデータ表示（ＲＳ−２３
２） ホストシステムからの命令受信（ＲＳ−２３２） ホストシステムへの応答送信（ＲＳ−２３２） ホストシステムからの命令受信（並列ライン） ホストシステムへの状態情報送信（並列ライン） シャッタの監視及び制御 自動化されたガス手順実行のためのガスシステム弁及び
真空ポンプの監視及び制御 レーザーの様々なハードウェアモジュールの保守間隔及
び耐用期間の監視 安全インターロック(safety interlock)スィッチの監視 レーザーの頂部に搭載された安全ランプの制御 幾つかのデータベースの管理： パルス対パルスデータ 構成(configuration) データ 運転パラメータ Ｉ／Ｏデータ（アナログ対パルス入力） システム誤動作 フッ化金属トラップ(trap)の監視 チャンバブロアーファンの監視及び制御 チャンバガス温度の監視及び制御 高電圧パルス電源の監視 レーザー排気口流の監視 ニトロゲンガス供給圧力の監視 冷却水温度の監視 チャンバガスの有効性を決定する長期間傾向変化のため
のパルス対パルス対数 データの監視 トリガー（従属）プロセッサへの命令送信 トリガー（従属）プロセッサからのデータ受信 レーザー状態の準備の制御 線狭細化(line narrowing)制御補助システムの監視及び
制御

【００２８】外部高圧制御 制御された一層に正確なエネルギーを与えるために、ウ
ェハ上またはウェハ近傍に配置されたセンサは、ウェハ
により実際に受け取られたレーザーエネルギーに関する
測定情報を図１の外部制御器１１０へ与える。この受け
取られた測定情報に基づいて、外部制御器は、レーザー
のエネルギー出力、パルス繰り返し速度またはパルス持
続時間に対して何らかの必要な補正をなし、ウェハに対
して制御された正確なエネルギーを保証する。

【００２９】外部制御器からの制御入力は、高速通信イ
ンターフェース、例えばＲＳ４８５／４２２を通じて、
図２のＴＣＢ２４上に在するＳＢＸ高速直列／並列Ｉ／
Ｏ基板へ直接に与えられている。外部制御器機能の簡単
な概観は、後に検討する外部制御器の運転のための構成
の確立を与える。図３に示されるように、ゲート信号の
上昇縁１００は、ＴＣＢを高電圧設定点(High Voltage
set Point:HV Set) を最小値、ＨＶ ｍｉｎに設定する
ように初期化することにより、パルス放電を初期化する
放電サイクルを開始する。この最小値はレーザーの運転
システムにおいて構成可能(configurable)であり、工場
で制定された高電圧範囲の低限を示す。ＴＣＢが初期化
されるに応じて、外部制御器は直列データ１１０を２バ
イトまたは他のシーケンスで送信し、図３の蓄電ユニッ
ト１７のために高電圧設定点命令(comand HV Point) Ｈ
Ｖ Ｃｍｄを設定する。図３に示されるように、表１に
おける引数(argument)１０（ＡＲＧ１０）による遅延期
間１２０は、仮に直列データが予め設定された期間、例
えば５μｓ内に入力されなければ、ＨＶ Ｃｍｄが不履
行設定点に設定されることを確立する。バイト対バイト
伝達遅延１６０も存在し、これは、システムによる全て
の直列入力を確認するために与えられている。

【００３０】仮に直列データが不履行をトリガーするに
先立って入力されるならば、入力は同様に、ＡＲＧ４に
よる確立されたＧＡＴＥ対ＴＲＩＧＧＥＲ遅延期間１３
０、例えば図３に示されるように３００μｓ内にレーザ
ーの出力制御ユニットに受信されるべく要請される。Ｈ
Ｖ Ｃｍｄのための値入力は、ＴＣＢにより検閲され、
レーザー運転のために構成可能な限界設定内に落ちるよ
うに保証される。ＨＶ範囲の例は、図３の直列データＨ
Ｖ傾斜（ランプ）により示され、ここでは開始点及び終
了点のための階段（ステップ）状の間隔が、表１のＡＲ
Ｇ６からＡＲＧ８により規定されている。仮にＨＶ Ｃ
ｍｄのための入力が変化しないならば、運転平均(runni
ng average) 設定点値ＨＶａｖｇが使用される。この値
ＨＶａｖｇは、システム制御立ち上げシーケンス期間中
に、確立された第一の不履行設定点値ＨＶｄに初期化さ
れる。運転期間中に、ＨＶａｖｇ値は、レーザー発射に
使用されたＨＶ Ｃｍｄ値の最後の数値Ｎの平均化によ
り計算されている。数値Ｎは使用者により構成可能に設
定され、且つレーザーの運転パラメータに基づいてい
る。

【００３１】一旦にＨＶ Ｃｍｄ及びＨＶａｖｇが確立
されると、ＴＣＢは図１の蓄電ユニット即ちコンデンサ
１７をＶ_Ｃ０に蓄電させる。ステッパー制御ユニット１
０は、図３に示されるＡＲＧ４による適宜な遅延時間１
３０の後に、トリガーパルス１４０を送信し、レーザー
を発射させる。レーザーの発射は、規定された繰り返し
速度１７０に従って、規定された燃焼計数終了までか、
或いはＧＡＴＥがＡＲＧ１により降下するまで連続す
る。仮に燃焼中にＧＡＴＥが降下するならば、燃焼計数
における残りのパルスは終了する。第一のトリガー信号
（ＧＡＴＥパルス内）の後、第二のＨＶ設定、即ちＨＶ
Ｃｍｄ２は、図３に示されるように、ＡＲＧ５による
直列データ遅延期間１５０に対するトリガーの満了に先
立って、ＨＶ Ｃｍｄ２の入力を終了せねばならない。
これらの遅延期間及び入力限界は、特定のハードウェア
の使用により駆り立てられる。例えば、３７５Ｋ ボー
(baud)で走るシステム能力によれば、２Ｋバイトのため
の伝達時間は４８μｓである。ＵＡＲＴのための速度が
上昇するに応じて、これらの時間期間は減少する。

【００３２】レーザーのＨＶ設定点を確立するために使
用された外部制御器ユニットからの信号入力の例は、図
４及び図５に示されている。以下の段落には、図４及び
図５のステップの参照番号に対応する番号（隅付き括弧
を付さない番号）が付されている。例えば、段落番号３
は、図における参照番号３のステップを参照すべきこと
が意図されている。参照すべき図における参照番号は、
フローチャートに示されたステップの左側に付されてい
る。

【００３３】１．レーザーのための外部遂行制御が初期
化され、レーザーの出力側におけるビームスプリッタか
ら受け取られた入力に基づく調整エネルギー出力から、
ウェハにおいて、またはウェハの近傍において実際に受
け取られたエネルギーの監視及びそれに応じたエネルギ
ー調整の供与への使用者による切り換えが可能となる。

【００３４】２．外部制御器は、図３に示されて表１に
特定された共通線形引数を読み出して、ここに与えられ
た外部制御システムの初期化へ変換する。

【００３５】３．上述したようにレーザー運転のために
構成可能に設定された範囲限界値が、上述した引数にお
ける数値設定に対して検閲される。同様に、遅延時間、
不履行設定、パルス繰り返し速度、トリガー時間、及び
ＧＡＴＥ限界が、運転限界に大して確認される。

【００３６】４．二つの割り込み制御タイマーＴＣ２及
びＴＣ０が、所望のモードにおける運転に初期化され
る。

【００３７】５．入力引数がＴＣ２及びＴＣ０計数値の
計算に使用され、且つステッパーのためのタイマーのみ
ならず、図２に示されるレーザーの内部制御タイマー４
２が初期化される。

【００３８】６．ＡＲＧ ５によるトリガーから直列デ
ータ送信遅延が作動可能であるかの確認。仮に遅延が存
在するならば、肯定（Ｙｅｓ）がＳＢＸカードをその入
力パラメータ（即ち、ボー速度率、ビットその他）を初
期化する。仮に遅延がないならば、プログラムはステッ
プ７へ移動する。

【００３９】７．割り込みプログラムＴＣ２及びＴＣ０
は、ゲート及びトリガータイミング、直列送信遅延タイ
ミングの各々について図６及び図７に明らかにされてお
り、これらは、ステップ４からの計算を使用して初期化
されている。初期ＧＡＴＥＯＮ信号は、入力直列データ
の初期転送を可能とするように能動化されている。

【表１】

【００４０】８．割り込みプログラムＴＣ２及びＴＣ０
は、ステッパーからのトリガーパルス及び外部制御器か
らの直列入力を可能にするようにされている。

【００４１】９．システムにより認識可能であり、且つ
要求されたシステムパラメータの範囲内の有効入力に応
じて、何らかの新たな入力が識別及び確認される。次い
で何らかの有効入力が、ステップ７のタイマー計数の再
計算に使用される。

【００４２】１０．直列入力が不能とされているか、或
いは遅延されているかのいずれであるかに応じたステッ
プ６の再確認。仮に直列データが既に受信されていると
決定されるならば、既に説明したように、新たなＨＶ
Ｃｍｄが、変更された高電圧設定点として入力される。

【００４３】１１．ＴＣ２割り込みが走っているか否か
を決定する検閲がなされる。仮に割り込みプログラムが
未だ走っていないならば、システムはステップ９へ戻
る。仮に、ＴＣが既に走っていることを示すフラグが読
まれるならば、プログラムはステップ１２へ進む。

【００４４】１２．ステッパ制御がレーザー発射を初期
化または連続させるＧＡＴＥ信号が依然として出ている
（ＧＡＴＥ ＯＮ）か否かを決定する検閲がなされる。
仮に検閲がＧＡＴＥ ＯＮが成り立つことを確認するな
らば、プログラムはステップ１３ａへ進む。

【００４５】１３ａ．ＧＡＴＥ ＯＮ期間中のトリガー
期間の数が確認される。トリガー期間は次のように計算
される。Ａｒｇ３＝繰り返し速度時間として、 期間＝（ＧＡＴＥ ＯＮ時間−初期直列遅延）／繰り返
し速度ｗ時間 パルス繰り返し速度を用いて、ＧＡＴＥ期間における全
計数を決定して、各々のＧＡＴＥについての最大計数を
決定する。このステップにおいては、全ての最大計数に
到達しているか否かを決定するために検閲がなされる。
仮に全ての最大計数に到達しているならば、システムは
ＧＡＴＥ ＯＦＦ計数のためにＴＣ２を通じてリセット
され、ステップ９へ戻る。仮に最大計数に到達していな
い（Ｃｏｕｎｔ Ｄｏｗｎ≠０）ならば、次いでプログ
ラムはステップ１３ｂへ進む。

【００４６】１３ｂ／ｃ．システムは、トリガー期間が
ＧＡＴＥ ＯＮ期間内に滞留していることを確認し、こ
の短い滞留期間における時間を決定し、ステップ１２に
よりシステムを再ロードし、この最後の短いトリガー期
間を計算する。仮にステップ１２において、ＧＡＴＥ
ＯＦＦ状態が存在していることが決定されたならば、プ
ログラムはステップ１２からステップ１４ａへ進む。

【００４７】１４ａ．トリガー期間の数についての同様
な検閲が、ステップ１３ａで与えられたように処理され
る。仮に全ての最大計数が確認された（Ｃｏｕｎｔ Ｄ
ｏｗｎ≠０が成り立つ）ならば、システムはＧＡＴＥ
ＯＮトリガー計数のためにＴＣ２を通じてリセットさ
れ、ステップ９へ戻る。仮に全ての最大計数に到達して
いない（Ｃｏｕｎｔ Ｄｏｗｎ＝１）ならば、プログラ
ムはステップ１４ｂへ進む。

【００４８】１４ｂ．プログラムは、単独のトリガー期
間が残っていることを確認し、仮に立証が成立するなら
ば、プログラムをＴＣ２を通じてリセットし、新たなＧ
ＡＴＥ ＯＮ期間のために準備する。

【００４９】１４ｃ．仮に一つより多くのトリガー期間
が残っているならば、プログラムはステップ１３ｂ／１
３ｃによりリセットされ、残り期間を計算すると共に、
カウンタをＴＣ２を通じてＧＡＴＥ ＯＦＦ期間を完了
させるようにリセットする。次いでプログラムはステッ
プ９へ戻る。

【００５０】ここで、割り込みプログラムＴＣ２及びＴ
Ｃ０について説明する。この説明では、上記図４及び図
５を参照した説明と同様な規約、即ち図６及び図７に示
されたステップの参照番号に対して同一の番号を段落に
付すことを用いる。尚、ＴＣ２は参照番号２０で開始さ
れ、ＴＣ０は参照番号３０で開始されることに注意され
たい。

【００５１】ＴＣ２ ２０．割り込みサブルーチンＴＣ２は、主プログラムに
よりアクセスされ、ステップ１２乃至１４で与えられた
ように、システムについてのＧＡＴＥ及びトリガータイ
ミングを再構成する。

【００５２】２１．ＧＡＴＥ状態が変化（即ち、ＧＡＴ
Ｅ ＯＮからＧＡＴＥ ＯＦＦへ、またはＧＡＴＥ Ｏ
ＦＦからＧＡＴＥ ＯＮへの状態変化）したか否かの検
閲がなされる。仮にＧＡＴＥ状態が変化していないなら
ば、割り込みプログラムはステップ２６へ進む。仮にＧ
ＡＴＥ状態が変化しているならば、プログラムはステッ
プ２２へ進む。

【００５３】２２／２３．現在のＧＡＴＥ状態の決定が
なされ、交替状態にさせられる（即ち、現在のＧＡＴＥ
ＯＮからＧＡＴＥ ＯＦＦへ、またはＧＡＴＥ ＯＦ
ＦのＧＡＴＥ ＯＮへの切替え）。

【００５４】２４．外部制御器からの直列データの入力
が可能になるに先立って遅延が要求されているか否かを
決定する検閲がなされる。

【００５５】２５．仮に遅延が（使用者による付加的な
設定として）要求されているならば、割り込みプログラ
ムＴＣ０即ちステップ３０が可能となり、その能動化の
カウントダウンが開始される。

【００５６】２６．ステッパ制御がトリガーパルス命令
を発しているか否かを決定する検閲がなされる。仮に命
令が与えられていないならば、割り込みプログラムは終
了し、主プログラムへ復帰する。仮にトリガーパルス信
号が、直列送信／遅延割り込みプログラムＴＣ０を既に
送信しているならば、ステップ３０が可能となり、その
能動化のカウントダウンが開始される。

【００５７】３０．高速直列入力及び遅延割り込みプロ
グラムは、付加的に使用者が規定した初期遅延を持ち、
この初期遅延は、出力制御により直列データが受信され
る前のＧＡＴＥ ＯＮ信号の後にある。

【００５８】３１．指定された遅延の後、直列データの
最初のバイトが入力される。

【００５９】３２．バイト対バイト転送についての遅延
が初期化される。

【００６０】３３．遅延の終了の後、第二のデータバイ
トが送信されて、このプログラムが終了し、主プログラ
ムへ復帰する。

【００６１】運転においては、図４のステップ１乃至８
は始めに実行されている。ステップ８は、図６及び図７
の割り込みプログラムＴＣ０及びＴＣ２をそれぞれ可能
とし、図３に示されるように、最初にＧＡＴＥ ＯＮ信
号１００をレーザーへ転送する。ステップ３におけるＨ
Ｖ Ｃｍｄについての最初のＨＶｍｉｎ設定は、ステッ
プ９及び１０において検閲され、新たなＨＶ Ｃｍｄ設
定が既に入力されているか否かが決定される。

【００６２】図３に示したように、付加的なＧＡＴＥか
ら直列送信遅延（ＡＲＧ １０）の後、ＴＣ０が走り、
第一及び第二のデータバイト１１０を送信する。ステッ
プ１１は、ＴＣ２（トリガー／ゲート）割り込みが起き
ているか否かの決定を検閲する。ＴＣ２は、外部制御器
のカウンタ／タイマにより左右され、これはＴＣ２作動
についての信号発生を決定する。一旦にＴＣ２が信号発
生するならば、ステップ２１は、ＧＡＴＥ ＯＮ信号
が、時間とＧＡＴＥ信号期間に基づいてほぼ終了である
か否かを確認する。仮にＧＡＴＥ期間に時間が残ってい
るならば、ステップ２６は、ステッパのトリガー制御が
作動していることを確認し、図３の要素１４０により示
されたように、ステッパーからのトリガー命令の受信に
基づきレーザーを発射する。ＴＣ２のステップ２６はＴ
Ｃ０をトリガーし、指定された遅延１５０を再び待っ
て、図３の直列入力１１０を送信する。これらＨＶ Ｃ
ｍｄ入力に対する何らかの変化は、既に説明したように
ステップ９及び１０において与えられる。ＴＣ２は主ル
ープへ復帰し、ステップ９乃至１１を再び走らせる。ス
テップ１１において、レーザーの直前の発射は、主プロ
グラムにステップ１２乃至１４を走らせ、ここでＧＡＴ
Ｅ ＯＮまたはＧＡＴＥ ＯＦＦ期間についての残り時
間が検閲され、発射すべきトリガーパルスの要求された
回数を可能とするようにリセットされる。外部検出器は
ウェハに与えられたエネルギーを監視し、既に説明した
ように、ＨＶ Ｃｍｄ設定を変更し、エネルギー出力の
更に正確な制御を可能とする。

【００６３】本発明について、確かな好適実施例を参照
して開示し、且つ説明したが、等業者には、本発明は様
々な手法で置き換えることができ、その要旨と目的を逸
脱することなく、様々な実施例を実現し得ることは当業
者には明白である。

【図面の簡単な説明】

【図１】本発明に係るガス放電制御システムの模式図で
あり、レーザーステッパーの制御のために与えられたエ
ネルギーを制御するように、ガス放電制御システムをレ
ーザーステッパーに組み合わせて示す図である。

【図２】本発明の好適実施例のためのレーザー内部制御
システムを示す回路ブロック図である。

【図３】本発明のガス放電制御システムに係るＧＡＴ
Ｅ、シリアル入力、及びトリガータイミングシーケンス
を説明するための信号を示す線図である。

【図４】本発明のガス放電制御システムにおいて、外部
エネルギー制御を与えるために使用された制御行程を示
すフローチャートである。

【図５】図４に続く制御行程を示すフローチャートであ
る。

【図６】本発明のガス放電制御システムにおけるＧＡＴ
Ｅ及びトリガータイミング割り込みプログラムを説明す
るためのフローチャートである。

【図７】本発明のガス放電制御システムにおける高速シ
リアル入力及び遅延割り込みプログラムを説明するため
のフローチャートである。

【図８】従来の内部エネルギー制御系を有するレーザー
と、レーザーステッパーとの組み合わせを示す模式図で
ある。

【符号の説明】

１７ 蓄電ユニット ２４ トリガー制御基板（レーザートリガー及びタイミ
ング手段） ３８ Ｉ／Ｏ基板（シリアルポート基板） １１０ 外部制御器

フロントページの続き (72)発明者 カーティス・エル・ミクソン アメリカ合衆国、カリフォルニア州 92024、エンシニタス、オルメダ・ストリ ート 1664 (72)発明者 リチャード・エイ・ダス アメリカ合衆国、カリフォルニア州 92106、サン・ディエゴ、チャッツワー ス・ブールバード 2858 (72)発明者 ジェイムズ・ディー・ペイン アメリカ合衆国、カリフォルニア州 92127、サン・ディエゴ、ポブラド・ウェ イ 17185

Claims (5)

【特許請求の範囲】
1. 【請求項１】 レーザーのためのガス放電制御システム
   であって、 高速であり、且つ選択的に切替え自在な少なくとも一つ
   のシリアルポートカードを有する内部レーザー制御シス
   テムと、 前記シリアルポートカードを作動可能に前記シリアルポ
   ートカードに接続され、外部制御器から前記レーザー制
   御システムへのエネルギー制御入力を可能とする高速シ
   リアルポートと、 前記外部からのエネルギー制御入力により、蓄電ユニッ
   トを指令電圧設定に蓄電させる高圧電源と、 前記蓄電ユニットに一対の電極を交差して放電させると
   共に、トリガー信号の受信に基づいてレーザーパルスを
   初期化するためのレーザートリガー及びタイミング手段
   とを備え、このレーザートリガー及びタイミング手段
   は、前記外部制御器を作動可能に前記外部制御器に接続
   されて、規定されたパラメータの範囲内でエネルギー制
   御入力及びレーザートリガー命令を調整するガス放電制
   御システム。
2. 【請求項２】 前記高速であり、且つ選択的に切替え自
   在なシリアルポートカードが、プリント回路基板である
   請求項１記載のガス放電制御システム。
3. 【請求項３】 前記高速シリアルポートが、ＲＳ４８５
   ／４２２である請求項２記載のガス放電制御システム。
4. 【請求項４】 前記蓄電ユニットが、コンデンサである
   請求項３記載のガス放電制御システム。
5. 【請求項５】 前記内部レーザー制御システムが、共通
   バス上の多重ＣＰＵシステムである請求項４記載のガス
   放電制御システム。