JPH09232880A - 電流ミラー回路 - Google Patents
電流ミラー回路Info
- Publication number
- JPH09232880A JPH09232880A JP8033881A JP3388196A JPH09232880A JP H09232880 A JPH09232880 A JP H09232880A JP 8033881 A JP8033881 A JP 8033881A JP 3388196 A JP3388196 A JP 3388196A JP H09232880 A JPH09232880 A JP H09232880A
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- base
- mirror circuit
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 102000004213 Neuropilin-2 Human genes 0.000 claims 1
- 108090000770 Neuropilin-2 Proteins 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 101100341230 Neurospora crassa (strain ATCC 24698 / 74-OR23-1A / CBS 708.71 / DSM 1257 / FGSC 987) isn-1 gene Proteins 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 230000007613 environmental effect Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
Landscapes
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】βの周囲環境依存性並びに製造ばらつきによる
電流ミラー出力のエラーを低減する。 【解決手段】電流補償回路３が、電流補償用の電流ミラ
ー回路を構成する共通接続されたベースとコレクタとが
トランジスタＱＮ３のコレクタにエミッタが電源Ｖｃｃ
にそれぞれ接続された入力用のＰＮＰトランジスタＱＰ
１と、コレクタがトランジスタＱＮ１，ＱＮ２の共通接
続ベースにベースがトランジスタＱＰ１のベースにエミ
ッタが電源Ｖｃｃにそれぞれ接続された出力用のＰＮＰ
トランジスタＱＰ２とを備える。
電流ミラー出力のエラーを低減する。 【解決手段】電流補償回路３が、電流補償用の電流ミラ
ー回路を構成する共通接続されたベースとコレクタとが
トランジスタＱＮ３のコレクタにエミッタが電源Ｖｃｃ
にそれぞれ接続された入力用のＰＮＰトランジスタＱＰ
１と、コレクタがトランジスタＱＮ１，ＱＮ２の共通接
続ベースにベースがトランジスタＱＰ１のベースにエミ
ッタが電源Ｖｃｃにそれぞれ接続された出力用のＰＮＰ
トランジスタＱＰ２とを備える。
Description
【０００１】
【発明の属する技術分野】本発明は電流ミラー回路に関
し、特にバイポーラトランジスタ集積回路に用いられる
電流ミラー回路に関する。
し、特にバイポーラトランジスタ集積回路に用いられる
電流ミラー回路に関する。
【０００２】
【従来の技術】電流ミラー回路は、基本的にコレクタと
ベースとが接続された入力側の第１のトランジスタとこ
の第１のトランジスタのベースにベースが共通接続され
た出力側の第２のトランジスタとから成り、第１のトラ
ンジスタの電流値により第２のトランジスタの電流値を
決定する。例えば上記第１，第２のトランジスタのエミ
ッタ面積が等しければこれら第１，第２のトランジスタ
の電流Ｉ１，Ｉ２は等しくなる。このような特徴から電
流ミラー回路はアナログ回路等の定電流源や電流信号源
として広く用いられている。
ベースとが接続された入力側の第１のトランジスタとこ
の第１のトランジスタのベースにベースが共通接続され
た出力側の第２のトランジスタとから成り、第１のトラ
ンジスタの電流値により第２のトランジスタの電流値を
決定する。例えば上記第１，第２のトランジスタのエミ
ッタ面積が等しければこれら第１，第２のトランジスタ
の電流Ｉ１，Ｉ２は等しくなる。このような特徴から電
流ミラー回路はアナログ回路等の定電流源や電流信号源
として広く用いられている。
【０００３】このような、基本的な電流ミラー回路は、
上記第１，第２のトランジスタのベース電流の影響によ
り特にこれら第１，第２のトランジスタの電流増幅率
（β）が小さいときは、両トランジスタの電流Ｉ１とＩ
２とが異なってしまうという欠点がある。
上記第１，第２のトランジスタのベース電流の影響によ
り特にこれら第１，第２のトランジスタの電流増幅率
（β）が小さいときは、両トランジスタの電流Ｉ１とＩ
２とが異なってしまうという欠点がある。
【０００４】上記誤差を低減するため、第１のトランジ
スタのコレクタとベース間にさらに第３のトランジスタ
をエミッタホロワ接続で挿入することにより実質的にベ
ース電流を低減する３トランジスタ型電流ミラー回路な
どが工夫されてきた。しかし、電流ミラー回路を構成す
るトランジスタのβが有限である以上、上記誤差は低減
はしても存在し、かつこの誤差がβにより変化するとい
う欠点は解消されない。
スタのコレクタとベース間にさらに第３のトランジスタ
をエミッタホロワ接続で挿入することにより実質的にベ
ース電流を低減する３トランジスタ型電流ミラー回路な
どが工夫されてきた。しかし、電流ミラー回路を構成す
るトランジスタのβが有限である以上、上記誤差は低減
はしても存在し、かつこの誤差がβにより変化するとい
う欠点は解消されない。
【０００５】この欠点を改善した特開平２−１６２８３
７号公報（文献１）記載の従来の電流ミラー回路は、３
トランジスタ型の主電流ミラー回路の第１，第２のトラ
ンジスタのベース共通接続点にエミッタホロワ接続され
る上記第３のトランジスタのベース電流を検出し入力電
流値にその分を付加することによりこの入力電流の殆ど
全部を主電流ミラー回路の第１のトランジスタのコレク
タ電流とするよう制御する電流補償回路を備えることに
より、上記第１，第２のトランジスタの電流値間の誤差
を抑圧する。
７号公報（文献１）記載の従来の電流ミラー回路は、３
トランジスタ型の主電流ミラー回路の第１，第２のトラ
ンジスタのベース共通接続点にエミッタホロワ接続され
る上記第３のトランジスタのベース電流を検出し入力電
流値にその分を付加することによりこの入力電流の殆ど
全部を主電流ミラー回路の第１のトランジスタのコレク
タ電流とするよう制御する電流補償回路を備えることに
より、上記第１，第２のトランジスタの電流値間の誤差
を抑圧する。
【０００６】文献１記載の従来の電流ミラー回路を回路
図で示す図２を参照すると、この従来の電流ミラー回路
は、ＮＰＮ型トランジスタＱＮ１〜ＱＮ４から成り電流
ｉ１対応の出力電流ｉＯを出力端子ＴＯに出力する主電
流ミラー回路１と、ＮＰＮ型トランジスタＱＮ５とＰＮ
Ｐ型トランジスタＱＰ１〜ＱＰ４から成りトランジスタ
ＱＮ３のベース電流ｉｂＮ３を検出しこのベース電流ｉ
ｂＮ３と等しい電流ｉＣをトランジスタＱＮ３のベース
に供給する電流補償回路２と、入力電流ｉ１を供給する
電流源Ｉ１とを備える。
図で示す図２を参照すると、この従来の電流ミラー回路
は、ＮＰＮ型トランジスタＱＮ１〜ＱＮ４から成り電流
ｉ１対応の出力電流ｉＯを出力端子ＴＯに出力する主電
流ミラー回路１と、ＮＰＮ型トランジスタＱＮ５とＰＮ
Ｐ型トランジスタＱＰ１〜ＱＰ４から成りトランジスタ
ＱＮ３のベース電流ｉｂＮ３を検出しこのベース電流ｉ
ｂＮ３と等しい電流ｉＣをトランジスタＱＮ３のベース
に供給する電流補償回路２と、入力電流ｉ１を供給する
電流源Ｉ１とを備える。
【０００７】主電流ミラー回路１は、コレクタが電流源
Ｉ１にエミッタが接地Ｖｓｓにそれぞれ接続された入力
用のトランジスタＱＮ１と、コレクタが出力端子ＴＯに
ベースがトランジスタＱＮ１のベースにエミッタが接地
Ｖｓｓにそれぞれ接続された出力用のトランジスタＱＮ
２と、コレクタが電源ＶｃｃにベースがトランジスタＱ
Ｎ１のコレクタにエミッタがトランジスタＱＮ１，ＱＮ
２のベースにそれぞれ接続されたエミッタホロワのトラ
ンジスタＱＮ３と、ベースがトランジスタＱＮ１のベー
スにエミッタが接地Ｖｓｓにそれぞれ接続された電流補
償用のトランジスタＱＮ４とを備える。
Ｉ１にエミッタが接地Ｖｓｓにそれぞれ接続された入力
用のトランジスタＱＮ１と、コレクタが出力端子ＴＯに
ベースがトランジスタＱＮ１のベースにエミッタが接地
Ｖｓｓにそれぞれ接続された出力用のトランジスタＱＮ
２と、コレクタが電源ＶｃｃにベースがトランジスタＱ
Ｎ１のコレクタにエミッタがトランジスタＱＮ１，ＱＮ
２のベースにそれぞれ接続されたエミッタホロワのトラ
ンジスタＱＮ３と、ベースがトランジスタＱＮ１のベー
スにエミッタが接地Ｖｓｓにそれぞれ接続された電流補
償用のトランジスタＱＮ４とを備える。
【０００８】電流補償回路２は、コレクタが電源Ｖｃｃ
にエミッタが主電流ミラー回路１のトランジスタＱＮ４
のコレクタにそれぞれ接続された電流補償駆動用のトラ
ンジスタＱＮ５と、コレクタがトランジスタＱＮ５のベ
ースにエミッタが電源Ｖｃｃにそれぞれ接続された入力
用のトランジスタＱＰ３と、コレクタが主電流ミラー回
路１のトランジスタＱＮ１のコレクタにベースがトラン
ジスタＱＰ３のベースにエミッタが電源Ｖｃｃにそれぞ
れ接続された出力用のトランジスタＱＰ４と、コレクタ
が接地ＶｓｓにベースがトランジスタＱＮ５のベースに
エミッタがトランジスタＱＰ３のベースにそれぞれ接続
されたエミッタホロワのトランジスタＱＰ５とを備え
る。
にエミッタが主電流ミラー回路１のトランジスタＱＮ４
のコレクタにそれぞれ接続された電流補償駆動用のトラ
ンジスタＱＮ５と、コレクタがトランジスタＱＮ５のベ
ースにエミッタが電源Ｖｃｃにそれぞれ接続された入力
用のトランジスタＱＰ３と、コレクタが主電流ミラー回
路１のトランジスタＱＮ１のコレクタにベースがトラン
ジスタＱＰ３のベースにエミッタが電源Ｖｃｃにそれぞ
れ接続された出力用のトランジスタＱＰ４と、コレクタ
が接地ＶｓｓにベースがトランジスタＱＮ５のベースに
エミッタがトランジスタＱＰ３のベースにそれぞれ接続
されたエミッタホロワのトランジスタＱＰ５とを備え
る。
【０００９】次に、図２を参照して、従来の電流ミラー
回路の動作について説明すると、まず電流補償回路２
は、主電流ミラー回路１のトランジスタＱＮ３のベース
電流ｉｂＮ３と比例した大きさの補償電流ｉＣをトラン
ジスタＱＮ５のベース電流ｉｂＮ５から抽出し、その補
償電流ｉＣの値をベース電流ｉｂＮ３と等しくなるよう
に調整して、トランジスタＱＮ３のベースに供給するこ
とにより、電流源Ｉ１の供給する電流ｉ１の殆ど全部を
トランジスタＱＮ１のコレクタ電流とする。
回路の動作について説明すると、まず電流補償回路２
は、主電流ミラー回路１のトランジスタＱＮ３のベース
電流ｉｂＮ３と比例した大きさの補償電流ｉＣをトラン
ジスタＱＮ５のベース電流ｉｂＮ５から抽出し、その補
償電流ｉＣの値をベース電流ｉｂＮ３と等しくなるよう
に調整して、トランジスタＱＮ３のベースに供給するこ
とにより、電流源Ｉ１の供給する電流ｉ１の殆ど全部を
トランジスタＱＮ１のコレクタ電流とする。
【００１０】今、ＮＰＮ形バイポーラトランジスタのβ
をβＮＰＮとし、トランジスタＱＮ１，ＱＮ４の各々の
飽和電流ＩｓＮ１，ＩｓＮ４の値を正規化してそれぞれ
１とし、トランジスタＱＮ２の飽和電流ＩｓＮ２の値を
ｎとすると、トランジスタＱＮ３のエミッタ電流の値ｉ
ｅＮ３は次式で表される。
をβＮＰＮとし、トランジスタＱＮ１，ＱＮ４の各々の
飽和電流ＩｓＮ１，ＩｓＮ４の値を正規化してそれぞれ
１とし、トランジスタＱＮ２の飽和電流ＩｓＮ２の値を
ｎとすると、トランジスタＱＮ３のエミッタ電流の値ｉ
ｅＮ３は次式で表される。
【００１１】 ｉｅＮ３＝ｉ１＊（１＋１＋ｎ）／βＮＰＮ……………………………（１） したがってトランジスタＱＮ３のベース電流ｉｂＮ３の
値は次のようになる。
値は次のようになる。
【００１２】 ｉｂＮ３＝ｉｅＮ３／βＮＰＮ ＝｛ｉ１＊（１＋１＋ｎ）｝／βＮＰＮ2 …………………（２） トランジスタＱＮ４のコレクタ電流は、そのＩｓがトラ
ンジスタＱＮ１と同一とした仮定より、ほぼ電流ｉ１と
等しい電流値となる。
ンジスタＱＮ１と同一とした仮定より、ほぼ電流ｉ１と
等しい電流値となる。
【００１３】これを受けて、ＱＮ５のベース電流ｉｂＮ
５は次式で表される。
５は次式で表される。
【００１４】 ｉｂＮ５＝ｉ１／βＮＰＮ ………………………………………………（３） となる。
【００１５】電流補償回路２のトランジスタＱＰ３，Ｑ
Ｐ４，ＱＰ５は３トランジスタ型の電流ミラー回路を構
成しており、トランジスタＱＮ５のベース電流ｉｂＮ５
を基準としてトランジスタＱＰ３の飽和電流ＩｓＰ３に
対するトランジスタＱＰ４の飽和電流ＩｓＰ４に比例し
た大きさのコレクタ電流ｉｃＰ４を出力する。
Ｐ４，ＱＰ５は３トランジスタ型の電流ミラー回路を構
成しており、トランジスタＱＮ５のベース電流ｉｂＮ５
を基準としてトランジスタＱＰ３の飽和電流ＩｓＰ３に
対するトランジスタＱＰ４の飽和電流ＩｓＰ４に比例し
た大きさのコレクタ電流ｉｃＰ４を出力する。
【００１６】ここで、トランジスタＱＮ３のベース電流
ｉｂＮ３とトランジスタＱＰ４のコレクタ電流ｉｃＰ４
とが等しくなるようにトランジスタＱＰ３，ＱＰ４の各
々のの飽和電流ＩｓＰ３，ＩｓＰ４の比を次式で示すよ
うに選べば、トランジスタＱＮ３のベース電流ｉｂＮ３
はトランジスタＱＰ４のコレクタ電流ｉｃＰ４により相
殺されて、入力電流ｉ１に対しては、何等の影響を与え
ることがない。
ｉｂＮ３とトランジスタＱＰ４のコレクタ電流ｉｃＰ４
とが等しくなるようにトランジスタＱＰ３，ＱＰ４の各
々のの飽和電流ＩｓＰ３，ＩｓＰ４の比を次式で示すよ
うに選べば、トランジスタＱＮ３のベース電流ｉｂＮ３
はトランジスタＱＰ４のコレクタ電流ｉｃＰ４により相
殺されて、入力電流ｉ１に対しては、何等の影響を与え
ることがない。
【００１７】 ＩｓＰ４／ＩｓＰ３＝（１＋１＋ｎ）／βＮＰＮ………………………（４） このことは、βＮＰＮの環境変動並びに、製造上の変動
についても、この従来の回路が安定した電流ミラー回路
出力を与えることを示している。
についても、この従来の回路が安定した電流ミラー回路
出力を与えることを示している。
【００１８】なお、この従来の電流ミラー回路は、電流
補償回路２のトランジスタＱＰ３，ＱＰ４の飽和電流Ｉ
ｓＰ３，ＩｓＰ４の比のみでなく、主電流ミラー回路２
のトランジスタＱＮ１，ＱＮ４の各々の飽和電流ＩｓＮ
１，ＩｓＮ４の比についても、調整することにより総合
して全体の回路動作を実現できるので、回路定数の選択
範囲を拡大できる。
補償回路２のトランジスタＱＰ３，ＱＰ４の飽和電流Ｉ
ｓＰ３，ＩｓＰ４の比のみでなく、主電流ミラー回路２
のトランジスタＱＮ１，ＱＮ４の各々の飽和電流ＩｓＮ
１，ＩｓＮ４の比についても、調整することにより総合
して全体の回路動作を実現できるので、回路定数の選択
範囲を拡大できる。
【００１９】しかし、この従来の電流ミラー回路は、
（４）式のｎが小さい場合、またはβＮＰＮが大きい場
合には、ＩｓＰ４，ＩｓＰ３の比またはＩｓＮ１，Ｉｓ
Ｎ４の比を大きくとる必要があり、必ずしも有効な回路
定数を設定できるとは限らない。
（４）式のｎが小さい場合、またはβＮＰＮが大きい場
合には、ＩｓＰ４，ＩｓＰ３の比またはＩｓＮ１，Ｉｓ
Ｎ４の比を大きくとる必要があり、必ずしも有効な回路
定数を設定できるとは限らない。
【００２０】
【発明が解決しようとする課題】上述した従来の電流ミ
ラー回路は、回路定数を適切に設定する必要があるが、
主電流ミラー回路の入力トランジスタと出力トランジス
タの各々の飽和電流比ｎが小さい場合や各トランジスタ
の電流増幅率βが大きい場合には、電流補償回路の電流
ミラー回路の入力トランジスタと出力トランジスタの各
々の飽和電流比または主電流ミラー回路の入力トランジ
スタと電流補償トランジスタの各々の飽和電流比を大き
くする必要があり、有効な回路定数の設定が困難となる
という欠点また、回路構成が複雑でありトランジスタの
所要数が多いので回路面積の増大要因となるという欠点
があった。
ラー回路は、回路定数を適切に設定する必要があるが、
主電流ミラー回路の入力トランジスタと出力トランジス
タの各々の飽和電流比ｎが小さい場合や各トランジスタ
の電流増幅率βが大きい場合には、電流補償回路の電流
ミラー回路の入力トランジスタと出力トランジスタの各
々の飽和電流比または主電流ミラー回路の入力トランジ
スタと電流補償トランジスタの各々の飽和電流比を大き
くする必要があり、有効な回路定数の設定が困難となる
という欠点また、回路構成が複雑でありトランジスタの
所要数が多いので回路面積の増大要因となるという欠点
があった。
【００２１】
【課題を解決するための手段】本発明の電流ミラー回路
は、入力電流を供給する電流源と、コレクタが前記電流
源にエミッタが第１の電源にそれぞれ接続された入力用
の第１の導電極性型の第１のトランジスタとコレクタが
出力端子にベースが前記第１のトランジスタのベースに
エミッタが前記第１の電源にそれぞれ接続された出力用
の第１の導電極性型の第２のトランジスタとベースが前
記第１のトランジスタのコレクタにエミッタが前記第
１，第２のトランジスタの共通接続ベースにそれぞれ接
続された第１の導電極性型の第３のトランジスタとを有
し前記入力電流に比例した出力電流を出力する第１の電
流ミラー回路部と、前記第２のトランジスタのコレクタ
電流に比例した補償電流を発生し前記補償電流を前記共
通接続ベースに供給する電流補償回路とを備える電流ミ
ラー回路において、前記電流補償回路が、共通接続され
たベースとコレクタとが前記第３のトランジスタのコレ
クタにエミッタが第２の電源にそれぞれ接続された入力
用の第２の導電極性型の第４のトランジスタと、コレク
タが前記第１，第２のトランジスタの前記共通接続ベー
スにベースが前記第４のトランジスタのベースにエミッ
タが前記第２の電源にそれぞれ接続された出力用の第２
の導電極性型の第５のトランジスタとを有する第２の電
流ミラー回路部を備えて構成されている。
は、入力電流を供給する電流源と、コレクタが前記電流
源にエミッタが第１の電源にそれぞれ接続された入力用
の第１の導電極性型の第１のトランジスタとコレクタが
出力端子にベースが前記第１のトランジスタのベースに
エミッタが前記第１の電源にそれぞれ接続された出力用
の第１の導電極性型の第２のトランジスタとベースが前
記第１のトランジスタのコレクタにエミッタが前記第
１，第２のトランジスタの共通接続ベースにそれぞれ接
続された第１の導電極性型の第３のトランジスタとを有
し前記入力電流に比例した出力電流を出力する第１の電
流ミラー回路部と、前記第２のトランジスタのコレクタ
電流に比例した補償電流を発生し前記補償電流を前記共
通接続ベースに供給する電流補償回路とを備える電流ミ
ラー回路において、前記電流補償回路が、共通接続され
たベースとコレクタとが前記第３のトランジスタのコレ
クタにエミッタが第２の電源にそれぞれ接続された入力
用の第２の導電極性型の第４のトランジスタと、コレク
タが前記第１，第２のトランジスタの前記共通接続ベー
スにベースが前記第４のトランジスタのベースにエミッ
タが前記第２の電源にそれぞれ接続された出力用の第２
の導電極性型の第５のトランジスタとを有する第２の電
流ミラー回路部を備えて構成されている。
【００２２】
【発明の実施の形態】次に、本発明の実施の形態を図２
と共通の構成要素には共通の参照文字／数字を付して同
様に回路図で示す図１を参照すると、この図に示す本実
施の形態の電流ミラー回路は、従来と共通の入力電流ｉ
１を供給する定電流源Ｉ１と、従来の主電流回路１から
トランジスタＱＮ４を除いたトランジスタＱＮ１〜ＱＮ
３から成り入力電流ｉ１対応の出力電流ｉＯを出力端子
ＴＯに出力する主電流ミラー回路１Ａと、電流補償回路
２の代りにＰＮＰ型トランジスタＱＰ１，ＱＰ２から成
るミラー回路を構成して主電流ミラー回路１Ａのトラン
ジスタＱＮ３のコレクタ電流を入力としトランジスタＱ
Ｎ１，ＱＮ２の共通接続ベースに電流補償信号を出力し
てこのトランジスタＱＮ３のベース電流によるエラーを
補償する電流補償回路３を備える。
と共通の構成要素には共通の参照文字／数字を付して同
様に回路図で示す図１を参照すると、この図に示す本実
施の形態の電流ミラー回路は、従来と共通の入力電流ｉ
１を供給する定電流源Ｉ１と、従来の主電流回路１から
トランジスタＱＮ４を除いたトランジスタＱＮ１〜ＱＮ
３から成り入力電流ｉ１対応の出力電流ｉＯを出力端子
ＴＯに出力する主電流ミラー回路１Ａと、電流補償回路
２の代りにＰＮＰ型トランジスタＱＰ１，ＱＰ２から成
るミラー回路を構成して主電流ミラー回路１Ａのトラン
ジスタＱＮ３のコレクタ電流を入力としトランジスタＱ
Ｎ１，ＱＮ２の共通接続ベースに電流補償信号を出力し
てこのトランジスタＱＮ３のベース電流によるエラーを
補償する電流補償回路３を備える。
【００２３】電流補償回路３は、共通接続されたベース
とコレクタが主電流ミラー回路１のトランジスタＱＮ３
のコレクタにエミッタが電源にそれぞれ接続された入力
用のトランジスタＱＰ１と、コレクタがトランジスタＱ
Ｎ１のベースにベースがトランジスタＱＰ１のベースに
エミッタが電源にそれぞれ接続された出力用のトランジ
スタＱＰ２とを備える。
とコレクタが主電流ミラー回路１のトランジスタＱＮ３
のコレクタにエミッタが電源にそれぞれ接続された入力
用のトランジスタＱＰ１と、コレクタがトランジスタＱ
Ｎ１のベースにベースがトランジスタＱＰ１のベースに
エミッタが電源にそれぞれ接続された出力用のトランジ
スタＱＰ２とを備える。
【００２４】次に、図１を参照して本実施の形態の動作
について説明すると、上述したように、電流補償回路３
のトランジスタＱＰ１，ＱＰ２は入力であるトランジス
タＱＰ１のコレクタ電流に比例した電流をトランジスタ
ＱＰ２のコレクタ電流として出力する電流ミラー回路を
構成しており、これらトランジスタＱＰ１，ＱＰ２のコ
レクタ電流比をｍとする。
について説明すると、上述したように、電流補償回路３
のトランジスタＱＰ１，ＱＰ２は入力であるトランジス
タＱＰ１のコレクタ電流に比例した電流をトランジスタ
ＱＰ２のコレクタ電流として出力する電流ミラー回路を
構成しており、これらトランジスタＱＰ１，ＱＰ２のコ
レクタ電流比をｍとする。
【００２５】また、主電流ミラー回路１Ａのトランジス
タＱＮ１，ＱＮ２の各々の飽和電流ＩｓＮ１，ＩｓＮ２
の比を従来と同様にｎとする。
タＱＮ１，ＱＮ２の各々の飽和電流ＩｓＮ１，ＩｓＮ２
の比を従来と同様にｎとする。
【００２６】従来と同様にＮＰＮバイポーラトランジス
タのβをβＮＰＮとし、トランジスタＱＮ３のエミッタ
電流をｉｅＮ３とし、トランジスタＱＰ２のコレクタ電
流をｉｃＰ２とすると、それらの電流の合計によりトラ
ンジスタＱＮ１，ＱＮ２の各々のベース電流ｉｂＮ１，
ｉｂＮ２が供給されている故、次式が成立する。
タのβをβＮＰＮとし、トランジスタＱＮ３のエミッタ
電流をｉｅＮ３とし、トランジスタＱＰ２のコレクタ電
流をｉｃＰ２とすると、それらの電流の合計によりトラ
ンジスタＱＮ１，ＱＮ２の各々のベース電流ｉｂＮ１，
ｉｂＮ２が供給されている故、次式が成立する。
【００２７】 ｉｅＮ３＋ｉｃＰ２＝ｉｂＮ１＋ｉｂＮ２ ……………………………（５） ここで、電流ｉｅＮ３はトランジスタＱＰ１のコレクタ
電流ｉｃＰ１と等しく、またトランジスタＱＰ２のコレ
クタ電流ｉｃＰ２は仮定により電流ｉｃＰ１のｍ倍であ
る。一方、トランジスタＱＮ１，ＱＮ２の各々のコレク
タ電流ｉｃＮ１，ｉｃＮ２の比はｎであるから、各々の
トランジスタのベース電流の比もｎである。
電流ｉｃＰ１と等しく、またトランジスタＱＰ２のコレ
クタ電流ｉｃＰ２は仮定により電流ｉｃＰ１のｍ倍であ
る。一方、トランジスタＱＮ１，ＱＮ２の各々のコレク
タ電流ｉｃＮ１，ｉｃＮ２の比はｎであるから、各々の
トランジスタのベース電流の比もｎである。
【００２８】 ｉｅＮ３＝（ｎ＋１）ｉ１／（ｍ＋１）βＮＰＮ ……………………（６） したがって、トランジスタＱＮ３のベース電流ｉｂＮ３
は次式で表される。
は次式で表される。
【００２９】 ｉｂＮ３＝（ｎ＋１）ｉ１／（ｍ＋１）βＮＰＮ2 ……………………（７） トランジスタＱＮ３のベース電流ｉｂＮ３によるβエラ
ーを含む出力電流すなわちトランジスタＱＮ２のコレク
タ電流ｉｃＮ２は次式で表される。 ｉｃＮ２＝ｉ１ ＊［１／［１＋｛（１＋ｎ）／（βＮＰＮ2 ＋βＮＰＮ）｝（１＋ｍ）］］ したがってトランジスタＱＰ１，ＱＰ２のコレクタ電流
比ｍの値を適当に選択することにより、βエラーを低減
することが出来る。このため、βの環境変動並びに製造
バラツキに起因するβエラーを抑圧することが可能であ
る。
ーを含む出力電流すなわちトランジスタＱＮ２のコレク
タ電流ｉｃＮ２は次式で表される。 ｉｃＮ２＝ｉ１ ＊［１／［１＋｛（１＋ｎ）／（βＮＰＮ2 ＋βＮＰＮ）｝（１＋ｍ）］］ したがってトランジスタＱＰ１，ＱＰ２のコレクタ電流
比ｍの値を適当に選択することにより、βエラーを低減
することが出来る。このため、βの環境変動並びに製造
バラツキに起因するβエラーを抑圧することが可能であ
る。
【００３０】以上説明した本発明の実施の形態では、主
電流ミラー回路のトランジスタをＮＰＮ型、電流補償回
路のトランジスタをＰＮＰ型としたが、これらを反対導
電極性、すなわち前者をＰＮＰ型、後者をＮＰＮ型とし
ても同一の効果が得られることは勿論である。
電流ミラー回路のトランジスタをＮＰＮ型、電流補償回
路のトランジスタをＰＮＰ型としたが、これらを反対導
電極性、すなわち前者をＰＮＰ型、後者をＮＰＮ型とし
ても同一の効果が得られることは勿論である。
【００３１】
【発明の効果】以上説明したように、本発明の電流ミラ
ー回路は、主電流ミラー回路のトランジスタと反対の導
電極性型のトランジスタから成る第２の電流ミラー回路
部を有する電流補償回路を備え、主電流ミラー回路のエ
ミッタホロワトランジスタのβエラーを補償することに
より、従来に比べて簡単な構成で有効なβエラーの低減
効果を得ることができ、また回路定数の選択も従来に比
べて容易であるという効果がある。
ー回路は、主電流ミラー回路のトランジスタと反対の導
電極性型のトランジスタから成る第２の電流ミラー回路
部を有する電流補償回路を備え、主電流ミラー回路のエ
ミッタホロワトランジスタのβエラーを補償することに
より、従来に比べて簡単な構成で有効なβエラーの低減
効果を得ることができ、また回路定数の選択も従来に比
べて容易であるという効果がある。
【００３２】さらに、回路構成が簡単なため、回路面積
を低減できるという効果がある。
を低減できるという効果がある。
【図１】本発明の電流ミラー回路の一実施の形態を示す
回路図である。
回路図である。
【図２】従来の電流ミラー回路の一例を示す回路図であ
る。
る。
１，１Ａ 主電流ミラー回路 ２，３ 電流補償回路 ＱＮ１〜ＱＮ４，ＱＰ１〜ＱＰ５ トランジスタ Ｉ１ 電流源
Claims (3)
- 【請求項１】 入力電流を供給する電流源と、コレクタ
が前記電流源にエミッタが第１の電源にそれぞれ接続さ
れた入力用の第１の導電極性型の第１のトランジスタと
コレクタが出力端子にベースが前記第１のトランジスタ
のベースにエミッタが前記第１の電源にそれぞれ接続さ
れた出力用の第１の導電極性型の第２のトランジスタと
ベースが前記第１のトランジスタのコレクタにエミッタ
が前記第１，第２のトランジスタの共通接続ベースにそ
れぞれ接続された第１の導電極性型の第３のトランジス
タとを有し前記入力電流に比例した出力電流を出力する
第１の電流ミラー回路部と、前記第２のトランジスタの
コレクタ電流に比例した補償電流を発生し前記補償電流
を前記共通接続ベースに供給する電流補償回路とを備え
る電流ミラー回路において、 前記電流補償回路が、共通接続されたベースとコレクタ
とが前記第３のトランジスタのコレクタにエミッタが第
２の電源にそれぞれ接続された入力用の第２の導電極性
型の第４のトランジスタと、コレクタが前記第１，第２
のトランジスタの前記共通接続ベースにベースが前記第
４のトランジスタのベースにエミッタが前記第２の電源
にそれぞれ接続された出力用の第２の導電極性型の第５
のトランジスタとを有する第２の電流ミラー回路部を備
えることを特徴とする電流ミラー回路。 - 【請求項２】 前記第１〜第３のトランジスタがＮＰＮ
型バイポーラトランジスタであり、前記第４，第５のト
ランジスタがＰＮＰ型バイポーラトランジスタであるこ
とを特徴とする請求項１記載の電流ミラー回路。 - 【請求項３】 前記第１〜第３のトランジスタがＰＮＰ
型バイポーラトランジスタであり、前記第４，第５のト
ランジスタがＮＰＮ型バイポーラトランジスタであるこ
とを特徴とする請求項１記載の電流ミラー回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8033881A JPH09232880A (ja) | 1996-02-21 | 1996-02-21 | 電流ミラー回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8033881A JPH09232880A (ja) | 1996-02-21 | 1996-02-21 | 電流ミラー回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09232880A true JPH09232880A (ja) | 1997-09-05 |
Family
ID=12398872
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8033881A Pending JPH09232880A (ja) | 1996-02-21 | 1996-02-21 | 電流ミラー回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09232880A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100738216B1 (ko) * | 2006-01-09 | 2007-07-12 | 엘지전자 주식회사 | 전류 미러 |
| KR100902474B1 (ko) * | 2002-07-19 | 2009-06-11 | 매그나칩 반도체 유한회사 | 전류손실보상기능을 구비한 전류소오스회로 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62107507A (ja) * | 1985-11-06 | 1987-05-18 | Toshiba Corp | カレントミラ−回路 |
-
1996
- 1996-02-21 JP JP8033881A patent/JPH09232880A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62107507A (ja) * | 1985-11-06 | 1987-05-18 | Toshiba Corp | カレントミラ−回路 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100902474B1 (ko) * | 2002-07-19 | 2009-06-11 | 매그나칩 반도체 유한회사 | 전류손실보상기능을 구비한 전류소오스회로 |
| KR100738216B1 (ko) * | 2006-01-09 | 2007-07-12 | 엘지전자 주식회사 | 전류 미러 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2118718B1 (en) | Low noise voltage reference circuit | |
| JP3039454B2 (ja) | 基準電圧発生回路 | |
| CN107783584B (zh) | 和绝对温度成比例的参考电路和电压参考电路 | |
| JPH08265060A (ja) | 電圧電流変換回路 | |
| US10795395B2 (en) | Bandgap voltage reference circuit capable of correcting voltage distortion | |
| JP3207240B2 (ja) | フォトダイオードのバイアス回路 | |
| US20060220733A1 (en) | Temperature-independent current source circuit | |
| JPH0621727A (ja) | 閾値電圧発生器、閾値電圧供給デバイス及び閾値電圧発生デバイス | |
| JP2542605B2 (ja) | 電流ミラ−回路配置 | |
| US7053596B2 (en) | Constant voltage generating circuit and reference voltage generating circuit | |
| JPH09232880A (ja) | 電流ミラー回路 | |
| JP2644191B2 (ja) | バッファアンプ | |
| JP4291658B2 (ja) | カレントミラー回路 | |
| JPH04127703A (ja) | 演算増幅回路 | |
| JP3255226B2 (ja) | 電圧制御増幅器 | |
| JP3400354B2 (ja) | 電流源回路 | |
| JP2970841B2 (ja) | 基準電圧源回路 | |
| JP3381100B2 (ja) | 増幅器 | |
| KR100190848B1 (ko) | 오차 전류가 보상된 전류 미러 | |
| JP2704035B2 (ja) | 電源回路 | |
| JP2830516B2 (ja) | 電流比較器 | |
| JP2653437B2 (ja) | 電圧／電流変換回路 | |
| JP3837263B2 (ja) | 半導体集積回路 | |
| JP3360911B2 (ja) | 差動増幅回路 | |
| JPH06260925A (ja) | レベルシフト回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980714 |