JPH09237815A - テストエレメントグループの形成方法 - Google Patents
テストエレメントグループの形成方法Info
- Publication number
- JPH09237815A JPH09237815A JP8069074A JP6907496A JPH09237815A JP H09237815 A JPH09237815 A JP H09237815A JP 8069074 A JP8069074 A JP 8069074A JP 6907496 A JP6907496 A JP 6907496A JP H09237815 A JPH09237815 A JP H09237815A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- region
- test element
- element group
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Bipolar Transistors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 ステッキング現象の防止
【解決手段】半導体基板２上に形成されるＴＥＧ領域１
において、バイポーラトランジスタ５のエミッタ拡散領
域５ｂ形成工程までに形成される酸化膜をエッチング処
理によって除去し、この後、エミッタ拡散領域５ｂを形
成する際に生じる酸化膜１０を形成するようにした。
において、バイポーラトランジスタ５のエミッタ拡散領
域５ｂ形成工程までに形成される酸化膜をエッチング処
理によって除去し、この後、エミッタ拡散領域５ｂを形
成する際に生じる酸化膜１０を形成するようにした。
Description
【０００１】
【発明の属する技術分野】本発明は、テストエレメント
グループ（ＴＥＧ）の形成方法、特に、半導体ウエハー
上にバイポーラトランジスタが形成されるテストエレメ
ントグループの形成方法に関する。
グループ（ＴＥＧ）の形成方法、特に、半導体ウエハー
上にバイポーラトランジスタが形成されるテストエレメ
ントグループの形成方法に関する。
【０００２】
【従来の技術】一般に半導体ウエハー上に集積回路（Ｉ
Ｃ）を形成する際、形成される各層の出来具合をチェッ
クするために複数箇所にテストエレメントグループ（Ｔ
ＥＧ）が形成されている。たとえば、半導体ウエハー
に、拡散によって形成されるバイポーラトランジスタの
代表的な２層配線の場合、このバイポーラトランジスタ
に隣するＴＥＧは、スルーホールとアルミニュウム配線
のチェーン抵抗等を測定するために必要な素子によって
のみ構成されており、埋め込み領域からコンタクトまで
のパターンを構成していないのが一般的である。この場
合、チェーン抵抗は、酸化膜（ＳｉＯ2）上に形成さ
れ、形成されるスルーホールの幅によって抵抗値が変化
するのを測定するために用いられるものである。また、
ＴＥＧの一層目のアルミニュウム配線は、その面積が大
きく、二層目の酸化膜には、埋め込みパターンからコン
タクトまでの間の段差が発生していない。
Ｃ）を形成する際、形成される各層の出来具合をチェッ
クするために複数箇所にテストエレメントグループ（Ｔ
ＥＧ）が形成されている。たとえば、半導体ウエハー
に、拡散によって形成されるバイポーラトランジスタの
代表的な２層配線の場合、このバイポーラトランジスタ
に隣するＴＥＧは、スルーホールとアルミニュウム配線
のチェーン抵抗等を測定するために必要な素子によって
のみ構成されており、埋め込み領域からコンタクトまで
のパターンを構成していないのが一般的である。この場
合、チェーン抵抗は、酸化膜（ＳｉＯ2）上に形成さ
れ、形成されるスルーホールの幅によって抵抗値が変化
するのを測定するために用いられるものである。また、
ＴＥＧの一層目のアルミニュウム配線は、その面積が大
きく、二層目の酸化膜には、埋め込みパターンからコン
タクトまでの間の段差が発生していない。
【０００３】図３は、従来のテストエレメントグループ
の形成方法の一例を示しており、同図において、ＴＥＧ
領域１では、シリコン半導体基板２上に形成される酸化
膜（ＳｉＯ2）３は、ＩＣ本体のバイポーラトランジス
タ５を作るために形成されたすべての酸化膜が堆積ある
いは形成されたものである。この酸化膜３上には、アル
ミニュウム配線６が形成され、さらにこの上に酸化膜
（ＳｉＯ2）７が形成されている。
の形成方法の一例を示しており、同図において、ＴＥＧ
領域１では、シリコン半導体基板２上に形成される酸化
膜（ＳｉＯ2）３は、ＩＣ本体のバイポーラトランジス
タ５を作るために形成されたすべての酸化膜が堆積ある
いは形成されたものである。この酸化膜３上には、アル
ミニュウム配線６が形成され、さらにこの上に酸化膜
（ＳｉＯ2）７が形成されている。
【０００４】なお、５ａはトランジスタ５のベース拡散
領域、５ｃはトランジスタ５のコレクタ拡散領域の取り
出し、８は、酸化膜７上に配置されるレジスト、９はマ
スクである。
領域、５ｃはトランジスタ５のコレクタ拡散領域の取り
出し、８は、酸化膜７上に配置されるレジスト、９はマ
スクである。
【０００５】
【発明が解決しようとする課題】しかし、このような構
成では、ＩＣ本体のバイポーラトランジスタ５を作るた
めに形成されたすべての酸化膜が、ＴＥＧ領域１の半導
体基板２上に形成されているために、このＴＥＧ領域１
の酸化膜３は、比較的厚い状態にある。したがって、こ
の厚い酸化膜３の上にアルミニュウム配線６と酸化膜７
およびレジスト８を積層形成してゆくと、密着露光を行
った際に、レジスト８がその上に配置されるマスク９の
下面に付着していわゆるステッキング現象を生じてしま
う。この現象が生じると、この後に行われる工程で形成
されるアルミニュウム配線が本来のパターンと違った形
で形成されてショート回路を形成することもあり、また
ステッキング現象の発生に伴う工程のやり直しもなくな
る。
成では、ＩＣ本体のバイポーラトランジスタ５を作るた
めに形成されたすべての酸化膜が、ＴＥＧ領域１の半導
体基板２上に形成されているために、このＴＥＧ領域１
の酸化膜３は、比較的厚い状態にある。したがって、こ
の厚い酸化膜３の上にアルミニュウム配線６と酸化膜７
およびレジスト８を積層形成してゆくと、密着露光を行
った際に、レジスト８がその上に配置されるマスク９の
下面に付着していわゆるステッキング現象を生じてしま
う。この現象が生じると、この後に行われる工程で形成
されるアルミニュウム配線が本来のパターンと違った形
で形成されてショート回路を形成することもあり、また
ステッキング現象の発生に伴う工程のやり直しもなくな
る。
【０００６】
【課題を解決するための手段】このような問題を解決す
るために、半導体ウエハー上に形成されるＴＥＧ領域に
おいて、バイポーラトランジスタのエミッタ拡散領域形
成工程までに形成される酸化膜をエッチング処理によっ
て除去し、この後、エミッタ拡散領域を形成する際に生
じる酸化膜を形成するようにしたことを特徴とするテス
トエレメントグループの形成方法が提供される。
るために、半導体ウエハー上に形成されるＴＥＧ領域に
おいて、バイポーラトランジスタのエミッタ拡散領域形
成工程までに形成される酸化膜をエッチング処理によっ
て除去し、この後、エミッタ拡散領域を形成する際に生
じる酸化膜を形成するようにしたことを特徴とするテス
トエレメントグループの形成方法が提供される。
【０００７】このようにすれば、ＴＥＧ領域およびバイ
ポーラトランジスタ領域に多層配線する際に、ＴＥＧ領
域の酸化膜上に配置されるレジストが、密着露光におい
て、その上に配置されるマスクに接触して、マスクにレ
ジストがとられる現象、いわゆるステッキング現象を防
ぐことができる。
ポーラトランジスタ領域に多層配線する際に、ＴＥＧ領
域の酸化膜上に配置されるレジストが、密着露光におい
て、その上に配置されるマスクに接触して、マスクにレ
ジストがとられる現象、いわゆるステッキング現象を防
ぐことができる。
【０００８】
【発明の実施の形態】図１および図２は、この発明のテ
ストエレメントグループの形成方法の一実施の態様を示
しており、図３と同じものは同符号を用いて示してあ
る。これらの図において、まず、半導体基板２上に、酸
化膜が形成され、この後、従来と同様に、この酸化膜に
ベース拡散用の開口１１が開けられ、この後、開口１１
を介してベース領域５ａが拡散形成される。
ストエレメントグループの形成方法の一実施の態様を示
しており、図３と同じものは同符号を用いて示してあ
る。これらの図において、まず、半導体基板２上に、酸
化膜が形成され、この後、従来と同様に、この酸化膜に
ベース拡散用の開口１１が開けられ、この後、開口１１
を介してベース領域５ａが拡散形成される。
【０００９】この後、ＴＥＧ領域１の半導体基板２上に
形成された酸化膜（ＳｉＯ2）をエッチングのような公
知の手段により除去する。
形成された酸化膜（ＳｉＯ2）をエッチングのような公
知の手段により除去する。
【００１０】この後、トランジスタ５を構成するエミッ
タ拡散用の開口１４、及びコレクタの取り出し拡散用の
開口１５が開けられ、エミッタ領域５ｂおよびコレクタ
領域の取り出し５ｃが拡散形成される。
タ拡散用の開口１４、及びコレクタの取り出し拡散用の
開口１５が開けられ、エミッタ領域５ｂおよびコレクタ
領域の取り出し５ｃが拡散形成される。
【００１１】このとき、ＴＥＧ領域１の半導体基板２上
にはエミッタ領域５ｂの拡散の際に生じた酸化膜（Ｓｉ
Ｏ2）１０が形成される。この酸化膜１０の厚さは、図
３に示される酸化膜３のように、ＴＥＧを形成する前に
形成された酸化膜を含まないため、従来の酸化膜３より
も十分薄いものとなる。
にはエミッタ領域５ｂの拡散の際に生じた酸化膜（Ｓｉ
Ｏ2）１０が形成される。この酸化膜１０の厚さは、図
３に示される酸化膜３のように、ＴＥＧを形成する前に
形成された酸化膜を含まないため、従来の酸化膜３より
も十分薄いものとなる。
【００１２】尚、ＴＥＧ領域における半導体基板内に形
成される埋め込み領域、ベース領域、エミッタ領域、コ
レクタ領域の取り出しは、図を省略する。
成される埋め込み領域、ベース領域、エミッタ領域、コ
レクタ領域の取り出しは、図を省略する。
【００１３】この後、ＴＥＧ領域及びバイポーラトラン
ジスタ領域に対するアルミニュウム配線６の形成工程を
経た後、さらにこの上に酸化膜（ＳｉＯ2）７が形成さ
れている。そして、この後、図２に示されるように、酸
化膜７にスルーホール１２を形成するためのレジスト８
が酸化膜７上に形成される。このとき、ＴＥＧ領域に形
成されるレジスト８は図１によく示されるようにマスク
９と十分な間隔を持って対向配置されるため、従来のよ
うなステッキング現象は生じない。
ジスタ領域に対するアルミニュウム配線６の形成工程を
経た後、さらにこの上に酸化膜（ＳｉＯ2）７が形成さ
れている。そして、この後、図２に示されるように、酸
化膜７にスルーホール１２を形成するためのレジスト８
が酸化膜７上に形成される。このとき、ＴＥＧ領域に形
成されるレジスト８は図１によく示されるようにマスク
９と十分な間隔を持って対向配置されるため、従来のよ
うなステッキング現象は生じない。
【００１４】この後、図２に示されるようなアルミニュ
ウム配線１３が形成されて２層配線のＴＥＧができあが
る。この状態は図２に示される。
ウム配線１３が形成されて２層配線のＴＥＧができあが
る。この状態は図２に示される。
【００１５】このようにすれば、ＴＥＧを形成するとき
にレジストがマスクと接触してレジストがとられるステ
ッキング現象が無くなり、アルミニュウム配線が本来の
パターンと違った形で形成されてショートすることもな
くなり、またステッキング現象の発生に伴う工程のやり
直しもなくなる。
にレジストがマスクと接触してレジストがとられるステ
ッキング現象が無くなり、アルミニュウム配線が本来の
パターンと違った形で形成されてショートすることもな
くなり、またステッキング現象の発生に伴う工程のやり
直しもなくなる。
【００１６】
【発明の効果】以上述べたように、この発明のテストエ
レメントグループの形成方法を用いれば、半導体ウエハ
ー上に形成されるＴＥＧ領域は、バイポーラトランジス
タのエミッタ拡散までに形成される酸化膜をエッチング
処理によって除去し、この後エミッタ拡散する際に生じ
る酸化膜をＴＥＧ領域に形成するようにしたため、ＴＥ
Ｇ用の多層配線を形成するときにレジストがマスクと接
触してレジストがとられるステッキング現象が無くな
り、アルミニュウム配線が本来のパターンと違った形で
形成されてショートすることもなくなり、またステッキ
ング現象の発生に伴う工程のやり直しもなくなる。
レメントグループの形成方法を用いれば、半導体ウエハ
ー上に形成されるＴＥＧ領域は、バイポーラトランジス
タのエミッタ拡散までに形成される酸化膜をエッチング
処理によって除去し、この後エミッタ拡散する際に生じ
る酸化膜をＴＥＧ領域に形成するようにしたため、ＴＥ
Ｇ用の多層配線を形成するときにレジストがマスクと接
触してレジストがとられるステッキング現象が無くな
り、アルミニュウム配線が本来のパターンと違った形で
形成されてショートすることもなくなり、またステッキ
ング現象の発生に伴う工程のやり直しもなくなる。
【図１】この発明のテストエレメントグループの形成方
法の一実施の態様を示す途中工程の断面図である。
法の一実施の態様を示す途中工程の断面図である。
【図２】図１の工程に基づき形成されたテストエレメン
トグループの一例を示す断面図である。
トグループの一例を示す断面図である。
【図３】従来のテストエレメントグループの形成方法の
一例を示す断面図である。
一例を示す断面図である。
１ テストエレメントグループ（ＴＥＧ） ２ 半導体基板 ３，７，１０ 酸化膜 ５ バイポーラトランジスタ ５ｂ エミッタ拡散領域 ５ａ ベース拡散領域 ５ｃ コレクタ拡散領域 ６ アルミニュウム配線 ８ レジスト ９ マスク １１ 開口 １２ スルーホール １３ アルミニュウム配線
Claims (1)
- 【請求項１】 半導体ウエハーのテストエレメントグル
ープ形成領域において、バイポーラトランジスタのエミ
ッタ拡散領域形成工程までに形成される酸化膜をエッチ
ング処理によって除去し、この後、エミッタ拡散領域を
形成する際に生じる酸化膜を形成するようにしたことを
特徴とするテストエレメントグループの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8069074A JPH09237815A (ja) | 1996-02-29 | 1996-02-29 | テストエレメントグループの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8069074A JPH09237815A (ja) | 1996-02-29 | 1996-02-29 | テストエレメントグループの形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09237815A true JPH09237815A (ja) | 1997-09-09 |
Family
ID=13392077
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8069074A Pending JPH09237815A (ja) | 1996-02-29 | 1996-02-29 | テストエレメントグループの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09237815A (ja) |
-
1996
- 1996-02-29 JP JP8069074A patent/JPH09237815A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7408239B2 (en) | Capture of residual refractory metal within semiconductor device | |
| JPH09237815A (ja) | テストエレメントグループの形成方法 | |
| JPH0677315A (ja) | 半導体装置 | |
| JP2002198370A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH05166753A (ja) | サブミクロンコンタクト用バリア金属プロセス | |
| JP2906877B2 (ja) | 半導体装置及びその製造方法 | |
| JPH09199588A (ja) | 半導体装置の製造方法 | |
| JPH02262338A (ja) | 半導体装置の製造方法 | |
| JP3017179B1 (ja) | 半導体集積回路装置及びその製造方法並びにマスク | |
| KR100261178B1 (ko) | 파인드타겟 감도향상방법 | |
| JPH0547764A (ja) | 半導体装置とその製造方法 | |
| JPS63102340A (ja) | 半導体装置の製造方法 | |
| JPS62241373A (ja) | 半導体装置 | |
| JPH04286324A (ja) | 低抵抗コンタクト製造方法 | |
| JP2734881B2 (ja) | 半導体装置の製造方法 | |
| JP2992171B2 (ja) | 半導体装置の製造方法 | |
| JPH0442559A (ja) | 半導体装置の製造方法 | |
| JPH05114537A (ja) | 半導体集積回路の製造方法 | |
| JPH11238664A (ja) | 半導体装置の製造方法 | |
| JPH10209521A (ja) | 磁気抵抗素子を有する半導体装置 | |
| JPH05347365A (ja) | 半導体装置およびその製造方法 | |
| JP2001196463A (ja) | 半導体装置の製造方法 | |
| JPH0669169A (ja) | 半導体装置の製造方法 | |
| JPS62281328A (ja) | 半導体装置の製造方法 | |
| JPH04364732A (ja) | 半導体装置の製造方法 |