JPH09244621A - Ｔｖのオンスクリーングラフィックのための複数層のスプライトグラフィック具現装置 - Google Patents
Ｔｖのオンスクリーングラフィックのための複数層のスプライトグラフィック具現装置Info
- Publication number
- JPH09244621A JPH09244621A JP9046486A JP4648697A JPH09244621A JP H09244621 A JPH09244621 A JP H09244621A JP 9046486 A JP9046486 A JP 9046486A JP 4648697 A JP4648697 A JP 4648697A JP H09244621 A JPH09244621 A JP H09244621A
- Authority
- JP
- Japan
- Prior art keywords
- data
- sprite
- output
- memory
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/42—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of patterns using a display memory without fixed position correspondence between the display memory contents and the display position on the screen
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/12—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Controls And Circuits For Display Device (AREA)
- Digital Computer Display Output (AREA)
Abstract
(57)【要約】
【課題】 複数層でスプライトグラフィックを具現でき
るＴＶのオンスクリーングラフィック装置を提供する。 【解決手段】 スキャンアドレスデータを発生するコン
トローラ１０と、このデータにより貯蔵していた映像デ
ータを出力するフレームメモリ１２と、スキャンアドレ
スデータを受信し、そのうち外部からのデータにより決
定されるウィンドウ領域に入るウィンドウパルスを発生
するウィンドウパルス発生器１６と、これにより読出し
アドレスデータを発生するアドレス発生部１８と、スプ
ライトグラフィックデータを貯蔵し、アドレスデータに
より貯蔵されたデータを出力するスプライトメモリ２６
と、その出力データが存在するか否かにより、フレーム
メモリ１２とスプライトメモリ２６から出力されるデー
タのうち一つを選択して出力するデータ選択出力部３０
を有する。
るＴＶのオンスクリーングラフィック装置を提供する。 【解決手段】 スキャンアドレスデータを発生するコン
トローラ１０と、このデータにより貯蔵していた映像デ
ータを出力するフレームメモリ１２と、スキャンアドレ
スデータを受信し、そのうち外部からのデータにより決
定されるウィンドウ領域に入るウィンドウパルスを発生
するウィンドウパルス発生器１６と、これにより読出し
アドレスデータを発生するアドレス発生部１８と、スプ
ライトグラフィックデータを貯蔵し、アドレスデータに
より貯蔵されたデータを出力するスプライトメモリ２６
と、その出力データが存在するか否かにより、フレーム
メモリ１２とスプライトメモリ２６から出力されるデー
タのうち一つを選択して出力するデータ選択出力部３０
を有する。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はＴＶのオンスクリー
ングラフィック装置に係り、さらに詳しくは複数層でス
プライトグラフィックが具現できる装置に関する。
ングラフィック装置に係り、さらに詳しくは複数層でス
プライトグラフィックが具現できる装置に関する。
【０００２】
【従来の技術】現在まで一般家庭に普及されているＴＶ
セットは消費者の求める基本機能を十分提供しており、
今後ＴＶメーカーの間ではユーザーインタフェースを支
援するための激しい競争が予想される。ユーザーインタ
フェースを支援するため、今まではＴＶにオンスクリー
ンディスプレイが登場して以来滞っているのが現状であ
る。しかし、最近コンピュータグラフィックの影響によ
りＴＶ画面でグラフィックを使いこなすオンスクリーン
グラフィックが図られている。ＴＶのオンスクリーング
ラフィックを用いてアニメーションを自由に使いこなす
ための技法のうちスプライトは物体と背景場面を別に貯
蔵し、モニター上に映像が表示される際は物体により遮
られる背景部分が画面上にディスプレイされなくする。
セットは消費者の求める基本機能を十分提供しており、
今後ＴＶメーカーの間ではユーザーインタフェースを支
援するための激しい競争が予想される。ユーザーインタ
フェースを支援するため、今まではＴＶにオンスクリー
ンディスプレイが登場して以来滞っているのが現状であ
る。しかし、最近コンピュータグラフィックの影響によ
りＴＶ画面でグラフィックを使いこなすオンスクリーン
グラフィックが図られている。ＴＶのオンスクリーング
ラフィックを用いてアニメーションを自由に使いこなす
ための技法のうちスプライトは物体と背景場面を別に貯
蔵し、モニター上に映像が表示される際は物体により遮
られる背景部分が画面上にディスプレイされなくする。
【０００３】従来は高速のＣＰＵを用いてソフトウェア
的にスプライトバッファを割り当て、これをフレームバ
ッファに貯蔵されている背景画面に対するデータと比較
することによりスプライトグラフィックを具現した。し
かし、高速のＣＰＵを使用してもソフトウェア的にバッ
ファを割り当てるので速度が遅く、よって円滑にスプラ
イトを具現するに限界があった。また、従来は一つのス
プライトバッファのみ割り当てたのでスプライトグラフ
ィックを単一層でのみしか具現できなかった。したがっ
て、複数のスプライトグラフィックを具現したい場合、
スプライトグラフィック同士が重なる部分ではブロック
コピーのような他の技法を使用すべき煩わしさがあっ
た。
的にスプライトバッファを割り当て、これをフレームバ
ッファに貯蔵されている背景画面に対するデータと比較
することによりスプライトグラフィックを具現した。し
かし、高速のＣＰＵを使用してもソフトウェア的にバッ
ファを割り当てるので速度が遅く、よって円滑にスプラ
イトを具現するに限界があった。また、従来は一つのス
プライトバッファのみ割り当てたのでスプライトグラフ
ィックを単一層でのみしか具現できなかった。したがっ
て、複数のスプライトグラフィックを具現したい場合、
スプライトグラフィック同士が重なる部分ではブロック
コピーのような他の技法を使用すべき煩わしさがあっ
た。
【０００４】
【発明が解決しようとする課題】本発明は前述した問題
点を解決するために案出されたもので、その目的はスプ
ライトグラフィックをハードウェアで具現して物体の動
きを早く表現できるようにする装置を提供することであ
る。本発明の他の目的は複数層でスプライトグラフィッ
クを具現できるようにする装置を提供することである。
点を解決するために案出されたもので、その目的はスプ
ライトグラフィックをハードウェアで具現して物体の動
きを早く表現できるようにする装置を提供することであ
る。本発明の他の目的は複数層でスプライトグラフィッ
クを具現できるようにする装置を提供することである。
【０００５】
【課題を解決するための手段】前述した目的を達成する
ために本発明は、オンスクリーングラフィックの可能な
映像機器におけるスプライトグラフィックを具現するた
めの装置において、スキャンアドレスデータを発生する
コントローラと、前記コントローラにより発生されたス
キャンアドレスデータにより貯蔵していた映像デー夕を
出力するフレームメモリと、前記コントローラにより発
生されるスキャンアドレスデータを受信し、受信された
スキャンアドレスのうち外部からのデータにより決定さ
れるウィンドウ領域に入るスキャンアドレスデータを示
すウィンドウパルスを発生するウィンドウパルス発生器
と、前記ウィンドウパルス発生器からのウィンドウパル
スにより読出しアドレスデータを発生するアドレス発生
部と、スプライトグラフィックデータを貯蔵し、前記ア
ドレス発生部からの読出しアドレスデータにより貯蔵さ
れたデータを出力するスプライトメモリと、前記スプラ
イトメモリの出力データが存在するか否かにより、前記
フレームメモリとスプライトメモリから出力されるデー
タのうち一つを選択して出力するデータ選択出力部を含
む。
ために本発明は、オンスクリーングラフィックの可能な
映像機器におけるスプライトグラフィックを具現するた
めの装置において、スキャンアドレスデータを発生する
コントローラと、前記コントローラにより発生されたス
キャンアドレスデータにより貯蔵していた映像デー夕を
出力するフレームメモリと、前記コントローラにより発
生されるスキャンアドレスデータを受信し、受信された
スキャンアドレスのうち外部からのデータにより決定さ
れるウィンドウ領域に入るスキャンアドレスデータを示
すウィンドウパルスを発生するウィンドウパルス発生器
と、前記ウィンドウパルス発生器からのウィンドウパル
スにより読出しアドレスデータを発生するアドレス発生
部と、スプライトグラフィックデータを貯蔵し、前記ア
ドレス発生部からの読出しアドレスデータにより貯蔵さ
れたデータを出力するスプライトメモリと、前記スプラ
イトメモリの出力データが存在するか否かにより、前記
フレームメモリとスプライトメモリから出力されるデー
タのうち一つを選択して出力するデータ選択出力部を含
む。
【０００６】
【発明の実施の形態】以下、添付した図面に基づき本発
明の望ましい実施例を詳細に説明する。図１は本発明の
装置の一実施の形態を示すものであり、複数層のスプラ
イトグラフィックを具現するためのスプライトグラフィ
ック具現装置を示すものである。図１において、メモリ
コントローラ１０にはＣＲＴコントローラ（図示せず）
とＭＰＵからの信号が入力される。メモリコントロ−ラ
１０は入力される信号を用いてフレームメモリ１２にデ
ータを書き込んだり読み出すための制御信号ＣＴＲＬ、
及びスキャンアドレスＳＣＡＮ ＡＤＤＲを発生してフ
レームメモリ１２に供給する。フレームメモリ１２はメ
モリコントローラ１０から供給される制御信号及びアド
レスにより第１バッファ１４を通して入力されるデータ
を貯蔵したり、貯蔵されたデータを第１バッファ１４に
出力したりする。一方、メモリコントローラ１０から発
生されるスキャンアドレスＳＣＡＮ ＡＤＤＲはウィン
ドウパルス発生器１６へも供給される。
明の望ましい実施例を詳細に説明する。図１は本発明の
装置の一実施の形態を示すものであり、複数層のスプラ
イトグラフィックを具現するためのスプライトグラフィ
ック具現装置を示すものである。図１において、メモリ
コントローラ１０にはＣＲＴコントローラ（図示せず）
とＭＰＵからの信号が入力される。メモリコントロ−ラ
１０は入力される信号を用いてフレームメモリ１２にデ
ータを書き込んだり読み出すための制御信号ＣＴＲＬ、
及びスキャンアドレスＳＣＡＮ ＡＤＤＲを発生してフ
レームメモリ１２に供給する。フレームメモリ１２はメ
モリコントローラ１０から供給される制御信号及びアド
レスにより第１バッファ１４を通して入力されるデータ
を貯蔵したり、貯蔵されたデータを第１バッファ１４に
出力したりする。一方、メモリコントローラ１０から発
生されるスキャンアドレスＳＣＡＮ ＡＤＤＲはウィン
ドウパルス発生器１６へも供給される。
【０００７】ウィンドウパルス発生器１６は、入力され
るスキャンアドレスと外部から供給されるウィンドウ領
域のアドレス（ｗｉｎｄｏｗ ｒａｎｇｅ）を比較して
ウィンドウパルスを発生し、ウィンドウパルスをアドレ
ス発生器１８及び優先順位エンコーダ２０に出力する。
アドレス発生器１８は入力されるウィンドウパルスに応
ずるスプライトメモリ２６のアドレスを発生して第１マ
ルチプレクサ２２の信号入力端に入力させる。優先順位
エンコーダ２０は入力されるウィンドウパルスが複数の
場合、既に設定された優先順位情報によりその二つ間の
優先順位値を発生して第１マルチプレクサ２２の選択端
ｓｅ１に供給する。第１マルチプレクサ２２は選択端ｓ
ｅ１に入力される値により入力されるアドレスのうち一
つを選択して第２マルチプレクサ２４に出力する。第２
マルチプレクサ２４はＭＰＵ（図示せず）から供給され
る書き込みアドレスＭＰＵ ＡＤＤＲをスプライトメモ
リ２６に供給し、アドレス発生器１８から発生されるア
ドレスをスプライトメモリ２６の読み出しアドレスに供
給する。
るスキャンアドレスと外部から供給されるウィンドウ領
域のアドレス（ｗｉｎｄｏｗ ｒａｎｇｅ）を比較して
ウィンドウパルスを発生し、ウィンドウパルスをアドレ
ス発生器１８及び優先順位エンコーダ２０に出力する。
アドレス発生器１８は入力されるウィンドウパルスに応
ずるスプライトメモリ２６のアドレスを発生して第１マ
ルチプレクサ２２の信号入力端に入力させる。優先順位
エンコーダ２０は入力されるウィンドウパルスが複数の
場合、既に設定された優先順位情報によりその二つ間の
優先順位値を発生して第１マルチプレクサ２２の選択端
ｓｅ１に供給する。第１マルチプレクサ２２は選択端ｓ
ｅ１に入力される値により入力されるアドレスのうち一
つを選択して第２マルチプレクサ２４に出力する。第２
マルチプレクサ２４はＭＰＵ（図示せず）から供給され
る書き込みアドレスＭＰＵ ＡＤＤＲをスプライトメモ
リ２６に供給し、アドレス発生器１８から発生されるア
ドレスをスプライトメモリ２６の読み出しアドレスに供
給する。
【０００８】フレームメモリ１２及びスプライトメモリ
２６から出力されるデータは第１及び第２バッファ１
４、２８を通してデータ選択出力部３０のマルチプレク
サＭＵＸ３４の信号入力端１、０にそれぞれ入力され
る。第２バッファ２８を通して出力されるデータを構成
する二進ビット値はデータ選択出力部３０のＮＯＲゲー
ト３２に入力される。ＮＯＲゲート３２は入力値を負論
理和演算し、演算結果をマルチプレクサ３４の選択端ｓ
ｅ１に供給する。マルチプレクサ３４は選択端ｓｅ１に
入力される値により入力データのうち一つを選択して出
力する。
２６から出力されるデータは第１及び第２バッファ１
４、２８を通してデータ選択出力部３０のマルチプレク
サＭＵＸ３４の信号入力端１、０にそれぞれ入力され
る。第２バッファ２８を通して出力されるデータを構成
する二進ビット値はデータ選択出力部３０のＮＯＲゲー
ト３２に入力される。ＮＯＲゲート３２は入力値を負論
理和演算し、演算結果をマルチプレクサ３４の選択端ｓ
ｅ１に供給する。マルチプレクサ３４は選択端ｓｅ１に
入力される値により入力データのうち一つを選択して出
力する。
【０００９】図２はｎ個のスプライトウィンドウを画面
上に顕示した例を示す。かかる図２の画面を具現する例
を通して図１の動作を詳述する。図１において、第１バ
ッファ１４にはデータバスを通して伝送されるフレーム
単位の一般グラフィックデータが入力され、第２バッフ
ァ２８にはスプライトグラフィックデータが入力され
る。メモリコントロ−ラ１０はＭＰＵ（図示せず）から
フレームデータの変更を要求する信号が入力される際、
フレームメモリ１２を書き込みイネーブル状態にするた
めの制御信号ＣＲＴＬ及びスキャンアドレスを発生して
フレームメモリ１２に供給する。メモリコントローラ１
０から供給される制御信号及びスキャンアドレスにより
フレームメモリ１２は第１バッファ１４を通して入力さ
れるデータを書き込む。第２マルチプレクサ２４はＭＰ
Ｕから書き込みアドレスＭＰＵ ＡＤＤＲが入力される
際、入力されるＭＰＵアドレスをスプライトメモリ２６
に供給する。この際、スプライトメモリ２６は第２バッ
ファ２８から出力される１フレームに対するスプライト
グラフィックデータを書き込む。図２のような画面を表
示するため、スプライトメモリ２６に貯蔵されるスプラ
イトグラフィックデータを図３に示した。
上に顕示した例を示す。かかる図２の画面を具現する例
を通して図１の動作を詳述する。図１において、第１バ
ッファ１４にはデータバスを通して伝送されるフレーム
単位の一般グラフィックデータが入力され、第２バッフ
ァ２８にはスプライトグラフィックデータが入力され
る。メモリコントロ−ラ１０はＭＰＵ（図示せず）から
フレームデータの変更を要求する信号が入力される際、
フレームメモリ１２を書き込みイネーブル状態にするた
めの制御信号ＣＲＴＬ及びスキャンアドレスを発生して
フレームメモリ１２に供給する。メモリコントローラ１
０から供給される制御信号及びスキャンアドレスにより
フレームメモリ１２は第１バッファ１４を通して入力さ
れるデータを書き込む。第２マルチプレクサ２４はＭＰ
Ｕから書き込みアドレスＭＰＵ ＡＤＤＲが入力される
際、入力されるＭＰＵアドレスをスプライトメモリ２６
に供給する。この際、スプライトメモリ２６は第２バッ
ファ２８から出力される１フレームに対するスプライト
グラフィックデータを書き込む。図２のような画面を表
示するため、スプライトメモリ２６に貯蔵されるスプラ
イトグラフィックデータを図３に示した。
【００１０】一方、ＣＲＴコントローラ（図示せず）か
ら画面リフレッシュ信号が入力されれば、メモリコント
ローラ１０はフレームメモリ１２に貯蔵されたデータを
スキャニングするための制御信号及びスキャンアドレス
を発生する。フレームメモリ１２はメモリコントローラ
１０から供給されるスキャンアドレスが指定するデータ
を第１バッファ１４に出力する。第１バッファ１４を通
して出力される一般グラフィックデータはデータ選択出
力部３０のマルチプレクサ３４の入力端１に入力され
る。
ら画面リフレッシュ信号が入力されれば、メモリコント
ローラ１０はフレームメモリ１２に貯蔵されたデータを
スキャニングするための制御信号及びスキャンアドレス
を発生する。フレームメモリ１２はメモリコントローラ
１０から供給されるスキャンアドレスが指定するデータ
を第１バッファ１４に出力する。第１バッファ１４を通
して出力される一般グラフィックデータはデータ選択出
力部３０のマルチプレクサ３４の入力端１に入力され
る。
【００１１】一方、フレームメモリ１２に貯蔵されたデ
ータを読み出すため、メモリコントローラ１０から発生
されたスキャンアドレスはウィンドウパルス発生器１６
へも入力される。ウィンドウパルス発生器１６は入力さ
れるスキャンアドレスと外部から供給されるウィンドウ
領域アドレス（ｗｉｎｄｏｗ ｒａｎｇｅ）を比較し
て、入力されたスキャンアドレスに応ずる映像の画素が
スプライトウィンドウ領域に属する際、ウィンドウパル
スを発生する。図２の一番目、二番目及びｎ番目のスプ
ライトウィンドウに対するウィンドウパルスを図４
（ｂ）ないし図４（ｄ）にそれぞれ示した。
ータを読み出すため、メモリコントローラ１０から発生
されたスキャンアドレスはウィンドウパルス発生器１６
へも入力される。ウィンドウパルス発生器１６は入力さ
れるスキャンアドレスと外部から供給されるウィンドウ
領域アドレス（ｗｉｎｄｏｗ ｒａｎｇｅ）を比較し
て、入力されたスキャンアドレスに応ずる映像の画素が
スプライトウィンドウ領域に属する際、ウィンドウパル
スを発生する。図２の一番目、二番目及びｎ番目のスプ
ライトウィンドウに対するウィンドウパルスを図４
（ｂ）ないし図４（ｄ）にそれぞれ示した。
【００１２】ウィンドウパルスはアドレス発生器１８及
び優先順位エンコーダ２０に入力される。アドレス発生
器１８は入力されるウィンドウパルスの個数に従って、
それぞれのウィンドウパルスに応ずるスプライトメモリ
２６の読み出しアドレスを発生する。アドレス発生器１
８は一番目のウィンドウパルスが入力される際、図３に
示したように、一番目のスプライトウィンドウの開始ア
ドレスの“０”を発生する。アドレス発生器１８はウィ
ンドウパルスがハイレベルの間、画素クロック（ｐｉｘ
ｅｌ ｃｌｏｃｋ）に合わせてアドレスを増加させる。
アドレス発生器１８から発生されるアドレスは第１及び
第２マルチプレクサ２２、２４を経てスプライトメモリ
２６に供給される。スプライトメモリ２６は入力される
アドレスが指定するデータ“×”を読み出し、読み出さ
れたデータを第２バッファ２８に出力する。
び優先順位エンコーダ２０に入力される。アドレス発生
器１８は入力されるウィンドウパルスの個数に従って、
それぞれのウィンドウパルスに応ずるスプライトメモリ
２６の読み出しアドレスを発生する。アドレス発生器１
８は一番目のウィンドウパルスが入力される際、図３に
示したように、一番目のスプライトウィンドウの開始ア
ドレスの“０”を発生する。アドレス発生器１８はウィ
ンドウパルスがハイレベルの間、画素クロック（ｐｉｘ
ｅｌ ｃｌｏｃｋ）に合わせてアドレスを増加させる。
アドレス発生器１８から発生されるアドレスは第１及び
第２マルチプレクサ２２、２４を経てスプライトメモリ
２６に供給される。スプライトメモリ２６は入力される
アドレスが指定するデータ“×”を読み出し、読み出さ
れたデータを第２バッファ２８に出力する。
【００１３】ウィンドウパルス発生器１６は二番目のウ
ィンドウ領域に当たる画素位置で図４（ｃ）に示したよ
うなウィンドウパルスを発生する。二番目のウィンドウ
パルスが発生された時、一番目のウィンドウパルスもハ
イレベル状態である。これは応ずる画素が一番目のスプ
ライトウィンドウと二番目のスプライトウィンドウとに
同時に属することを示す。ここで、アドレス発生器１８
から発生されるそれぞれのウィンドウに対するアドレス
がスプライトメモリ２６に貯蔵された相異なるスプライ
トグラフィックデータを指定すれば、指定されたデータ
が出力される際互いに衝突が発生することもある。この
データの衝突を防止するためにアドレス発生器１８から
発生される一番目と二番目スプライトウィンドウに対す
るアドレスが優先順位エンコーダ２０に全て入力され
る。ここで、優先順位エンコーダ２０は既に設定された
優先順位情報により二番目のスプライトウィンドウに優
先順位があることを示す優先順位値を発生して第１マル
チプレクサ２２の選択端ｓｅｌに供給する。第１マルチ
プレクサ２２は入力されるアドレスのうち二番目のスプ
ライトウィンドウの開始アドレスの“４”を選択して出
力する。この際、スプライトメモリ２６は入力されるア
ドレスによりデータ“○”を出力する。
ィンドウ領域に当たる画素位置で図４（ｃ）に示したよ
うなウィンドウパルスを発生する。二番目のウィンドウ
パルスが発生された時、一番目のウィンドウパルスもハ
イレベル状態である。これは応ずる画素が一番目のスプ
ライトウィンドウと二番目のスプライトウィンドウとに
同時に属することを示す。ここで、アドレス発生器１８
から発生されるそれぞれのウィンドウに対するアドレス
がスプライトメモリ２６に貯蔵された相異なるスプライ
トグラフィックデータを指定すれば、指定されたデータ
が出力される際互いに衝突が発生することもある。この
データの衝突を防止するためにアドレス発生器１８から
発生される一番目と二番目スプライトウィンドウに対す
るアドレスが優先順位エンコーダ２０に全て入力され
る。ここで、優先順位エンコーダ２０は既に設定された
優先順位情報により二番目のスプライトウィンドウに優
先順位があることを示す優先順位値を発生して第１マル
チプレクサ２２の選択端ｓｅｌに供給する。第１マルチ
プレクサ２２は入力されるアドレスのうち二番目のスプ
ライトウィンドウの開始アドレスの“４”を選択して出
力する。この際、スプライトメモリ２６は入力されるア
ドレスによりデータ“○”を出力する。
【００１４】データ選択出力部３０のＮＯＲゲート３２
は第２バッファ２８を通して入力されるスプライトメモ
リ２６の出力データの２進ビット値を負論理和演算す
る。ＮＯＲゲート３２は入力値のうち少なくとも一つが
“１”であれば、すなわちスプライトグラフィックデー
タが存在する場合には、２進値“０”を出力する。この
ＮＯＲゲート３２の出力値が“０”の場合、該当画素が
スプライトグラフィックデータが顕示される位置である
ことを示す。したがって、２進値“０”が選択端ｓｅ１
に入力される際、マルチプレクサ３４は入力端０に入力
されるスプライトグラフィックデータを選択して該当画
素データ（ｐｉｘｅｌ ｄａｔａ）に出力する。一方、
映像の任意の画素がウィンドウ領域に属しない場合はス
プライトグラフィックデータが存しないので、この際Ｎ
ＯＲゲート３２は２進値“１”を発生する。マルチプレ
クサ３４にはＮＯＲゲート３２の出力値“１”が選択端
ｓｅ１に供給されるので、入力端１に入力される一般グ
ラフィックデータを選択して出力する。
は第２バッファ２８を通して入力されるスプライトメモ
リ２６の出力データの２進ビット値を負論理和演算す
る。ＮＯＲゲート３２は入力値のうち少なくとも一つが
“１”であれば、すなわちスプライトグラフィックデー
タが存在する場合には、２進値“０”を出力する。この
ＮＯＲゲート３２の出力値が“０”の場合、該当画素が
スプライトグラフィックデータが顕示される位置である
ことを示す。したがって、２進値“０”が選択端ｓｅ１
に入力される際、マルチプレクサ３４は入力端０に入力
されるスプライトグラフィックデータを選択して該当画
素データ（ｐｉｘｅｌ ｄａｔａ）に出力する。一方、
映像の任意の画素がウィンドウ領域に属しない場合はス
プライトグラフィックデータが存しないので、この際Ｎ
ＯＲゲート３２は２進値“１”を発生する。マルチプレ
クサ３４にはＮＯＲゲート３２の出力値“１”が選択端
ｓｅ１に供給されるので、入力端１に入力される一般グ
ラフィックデータを選択して出力する。
【００１５】一般に、スプライトウィンドウ内にスプラ
イトグラフィックデータが存しない部分がある。ウィン
ドウ領域に存する画素であるがスプライトグラフィック
データが存しない場合にデータ選択出力部３０のマルチ
プレクサ３４は入力端１に入力される一般グラフィック
データを選択して出力する。データ選択出力部３０はこ
のようにウィンドウ内にスプライトグラフィックデータ
が存しない部分を透明処理する。
イトグラフィックデータが存しない部分がある。ウィン
ドウ領域に存する画素であるがスプライトグラフィック
データが存しない場合にデータ選択出力部３０のマルチ
プレクサ３４は入力端１に入力される一般グラフィック
データを選択して出力する。データ選択出力部３０はこ
のようにウィンドウ内にスプライトグラフィックデータ
が存しない部分を透明処理する。
【００１６】ｎ番目のスプライトウィンドウの場合は他
のウィンドウと重ならないので、優先順位を問わず、ウ
ィンドウパルスが発生している間、スプライトメモリ２
６に貯蔵されているデータ“△”が出力される。
のウィンドウと重ならないので、優先順位を問わず、ウ
ィンドウパルスが発生している間、スプライトメモリ２
６に貯蔵されているデータ“△”が出力される。
【００１７】
【発明の効果】以上述べたように、本発明は複数層のス
プライトグラフィックを具現できる装置を提供し、この
装置を用いてアニメーションを自由に使いこなすことが
できる。
プライトグラフィックを具現できる装置を提供し、この
装置を用いてアニメーションを自由に使いこなすことが
できる。
【図１】 本発明の一実施の形態を示すスプライトグラ
フィック具現装置の構成図である。
フィック具現装置の構成図である。
【図２】 本発明の一実施の形態を示すためのｎ個のス
プライトウィンドウを画面上に顕示した例を示した図で
ある。
プライトウィンドウを画面上に顕示した例を示した図で
ある。
【図３】 図２の画面に対するスプライトメモリの貯蔵
データ及びアドレスを示す図である。
データ及びアドレスを示す図である。
【図４】 図２の画面に対する図１の各部の動作タイミ
ング図であり、（ａ）はＳＣＡＮ ＡＤＤＲの波形、
（ｂ）はＷＩＮＤＯＷ ＰＵＬＳＥ ＃１の波形、
（ｃ）はＷＩＮＤＯＷ ＰＵＬＳＥ ＃２の波形、
（ｄ）はＷＩＮＤＯＷ ＰＵＬＳＥ ＃Ｎの波形、
（ｅ）はＭＵＸ（ｓｅｌ）の入力端ｓｅｌにおけるデー
タを示す。
ング図であり、（ａ）はＳＣＡＮ ＡＤＤＲの波形、
（ｂ）はＷＩＮＤＯＷ ＰＵＬＳＥ ＃１の波形、
（ｃ）はＷＩＮＤＯＷ ＰＵＬＳＥ ＃２の波形、
（ｄ）はＷＩＮＤＯＷ ＰＵＬＳＥ ＃Ｎの波形、
（ｅ）はＭＵＸ（ｓｅｌ）の入力端ｓｅｌにおけるデー
タを示す。
１０ メモリコントローラ １２ フレームメモリ １６ ウィンドウパルス発生器 ２０ 優先順位エンコーダ ２６ スプライトメモリ ３０ データ選択出力部 ３４ マルチプレクサ（ＭＵＸ）
Claims (5)
- 【請求項１】 オンスクリーングラフィックの可能な映
像機器におけるスプライトグラフィックを具現するため
の装置において、 スキャンアドレスデータを発生するコントローラと、 前記コントローラにより発生されたスキャンアドレスデ
ータにより貯蔵していた映像データを出力するフレーム
メモリと、 前記コントローラにより発生されるスキャンアドレスデ
ータを受信し、受信されたスキャンアドレスのうち外部
からのデータにより決定されるウィンドウ領域に入るス
キャンアドレスデータを示すウィンドウパルスを発生す
るウィンドウパルス発生器と、 前記ウィンドウパルス発生器からのウィンドウパルスに
より読出しアドレスデータを発生するアドレス発生部
と、 スプライトグラフィックデータを貯蔵し、前記アドレス
発生部からの読出しアドレスデータにより貯蔵されたデ
ータを出力するスプライトメモリと、 前記スプライトメモリの出力データが存在するか否かに
より、前記フレームメモリと、 スプライトメモリから出力されるデータのうち一つを選
択して出力するデータ選択出力部を含むことを特徴とす
る装置。 - 【請求項２】 前記スプライトメモリは複数のスプライ
トグラフィックのデータを貯蔵し、 前記アドレス発生部の読出しアドレスデー夕により複数
のスプライトグラフィックデータを出力することを特徴
とする請求項１に記載の装置。 - 【請求項３】 前記アドレス発生部から出力される複数
の読出しアドレスデータに対する既に設定された優先順
位情報を発生する優先順位エンコーダと、 前記優先順位エンコーダの優先順位情報により前記アド
レス発生部から出力される読出しアドレスデータのうち
一つを前記スプライトメモリに供給するマルチプレクサ
をさらに含むことを特徴とする請求項２に記載の装置。 - 【請求項４】 前記データ選択出力部は前記スプライト
メモリからデータが出力される間、前記スプライトメモ
リからデータを選択し、前記スプライトメモリからデー
タが出力されない間は前記フレームメモリから出力され
る映像データを選択することを特徴とする請求項１に記
載の装置。 - 【請求項５】 前記データ選択出力部は前記スプライト
メモリから出力するデータを構成する２進ビットを負論
理和演算し、演算結果を出力するＮＯＲゲー卜と、 前記ＮＯＲゲートからの演算結果により前記スプライト
メモリの出力データと前記フレームメモリの出カデータ
のうち一つを選択して出力するマルチプレクサを含むこ
とを特徴とする請求項４に記載の装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960004984A KR100215441B1 (ko) | 1996-02-28 | 1996-02-28 | 텔레비전의 온스크린그래픽(On Screen Graphic)기능을 위한 스프라이트(Sprite) 그래픽 구현장치 |
| KR19964984 | 1996-02-28 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09244621A true JPH09244621A (ja) | 1997-09-19 |
Family
ID=19451998
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9046486A Pending JPH09244621A (ja) | 1996-02-28 | 1997-02-28 | Ｔｖのオンスクリーングラフィックのための複数層のスプライトグラフィック具現装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5818466A (ja) |
| JP (1) | JPH09244621A (ja) |
| KR (1) | KR100215441B1 (ja) |
| CN (1) | CN1093715C (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103680470A (zh) * | 2012-09-03 | 2014-03-26 | 杭州海康威视数字技术股份有限公司 | 大屏控制的图像显示方法及系统 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000284776A (ja) * | 1999-03-30 | 2000-10-13 | Fuji Film Microdevices Co Ltd | 画像処理装置 |
| KR20010048162A (ko) * | 1999-11-25 | 2001-06-15 | 박성규 | 화면분할을 이용한 아케이드 게임보드용 스프라이트 구현 |
| US7256797B2 (en) * | 2003-01-31 | 2007-08-14 | Yamaha Corporation | Image processing device with synchronized sprite rendering and sprite buffer |
| US7026574B2 (en) * | 2003-07-22 | 2006-04-11 | Lincoln Global, Inc. | Wire gripper for a drive unit of a wire feeder |
| US7982738B2 (en) * | 2004-12-01 | 2011-07-19 | Microsoft Corporation | Interactive montages of sprites for indexing and summarizing video |
| US20060269227A1 (en) * | 2005-05-27 | 2006-11-30 | Yu-Ching Hsieh | Subpicture display device utilizing micro-processor created subpicture address table and related method |
| WO2008093391A1 (ja) | 2007-01-29 | 2008-08-07 | Mitsubishi Electric Corporation | 画像表示装置及び画像表示方法 |
| CN102540150A (zh) * | 2011-12-26 | 2012-07-04 | 南京鹏力系统工程研究所 | Vts系统中多雷达视频多窗口同屏幕显示的实现方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3110975B2 (ja) * | 1995-05-22 | 2000-11-20 | シャープ株式会社 | 文字マスク機能付表示装置 |
-
1996
- 1996-02-28 KR KR1019960004984A patent/KR100215441B1/ko not_active Expired - Fee Related
-
1997
- 1997-02-28 US US08/808,215 patent/US5818466A/en not_active Expired - Lifetime
- 1997-02-28 CN CN97101294A patent/CN1093715C/zh not_active Expired - Fee Related
- 1997-02-28 JP JP9046486A patent/JPH09244621A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103680470A (zh) * | 2012-09-03 | 2014-03-26 | 杭州海康威视数字技术股份有限公司 | 大屏控制的图像显示方法及系统 |
| CN103680470B (zh) * | 2012-09-03 | 2015-09-30 | 杭州海康威视数字技术股份有限公司 | 大屏控制的图像显示方法及系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970064186A (ko) | 1997-09-12 |
| CN1093715C (zh) | 2002-10-30 |
| CN1167402A (zh) | 1997-12-10 |
| US5818466A (en) | 1998-10-06 |
| KR100215441B1 (ko) | 1999-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5990902A (en) | Apparatus and method for prefetching texture data in a video controller of graphic accelerators | |
| JPH08202318A (ja) | 記憶性を有する表示装置の表示制御方法及びその表示システム | |
| JPH07104722A (ja) | 画像表示システム | |
| EP0525986B1 (en) | Apparatus for fast copying between frame buffers in a double buffered output display system | |
| JPH05323281A (ja) | 表示制御装置及び方法 | |
| US5818466A (en) | Apparatus for providing multi-layer sprite graphic for an on-screen-graphic of television | |
| US5530458A (en) | Image memory control device | |
| EP0312720A2 (en) | Double buffered graphics design system | |
| US6515672B1 (en) | Managing prefetching from a data buffer | |
| US6008854A (en) | Reduced video signal processing circuit | |
| JPH08248925A (ja) | 電子機器 | |
| JP3110975B2 (ja) | 文字マスク機能付表示装置 | |
| JP2003068072A (ja) | フレームメモリ回路 | |
| JPH1195728A (ja) | 液晶表示制御装置 | |
| US5812829A (en) | Image display control system and memory control capable of freely forming display images in various desired display modes | |
| JPS62113193A (ja) | 記憶回路 | |
| JP2000181440A (ja) | 表示装置 | |
| JP3109892B2 (ja) | 表示制御装置及び方法 | |
| JPH0443594B2 (ja) | ||
| JP3262361B2 (ja) | 表示制御装置及び方法 | |
| JP3229341B2 (ja) | 表示制御装置および表示制御方法 | |
| JP3140803B2 (ja) | 表示制御装置および表示制御方法 | |
| KR0148894B1 (ko) | 그래픽스 가속 시스템 | |
| JP2861159B2 (ja) | ウィンドウ表示制御装置 | |
| JPH09244595A (ja) | 表示制御方法および装置ならびに表示システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000711 |