JPH09246088A - セラミック電子部品 - Google Patents
セラミック電子部品Info
- Publication number
- JPH09246088A JPH09246088A JP8055895A JP5589596A JPH09246088A JP H09246088 A JPH09246088 A JP H09246088A JP 8055895 A JP8055895 A JP 8055895A JP 5589596 A JP5589596 A JP 5589596A JP H09246088 A JPH09246088 A JP H09246088A
- Authority
- JP
- Japan
- Prior art keywords
- thick film
- glass
- ceramic
- film electrode
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B17/00—Layered products essentially comprising sheet glass, or glass, slag, or like fibres
- B32B17/06—Layered products essentially comprising sheet glass, or glass, slag, or like fibres comprising glass as the main or only constituent of a layer, next to another layer of a specific material
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
- Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
- Y10T428/24926—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Conductive Materials (AREA)
- Non-Insulated Conductors (AREA)
Abstract
(57)【要約】
【課題】 厚膜電極のガラス成分が厚膜電極とセラミッ
ク素子との界面近傍に層状にガラス層を形成することに
よって、少量のガラス成分添加であっても、厚膜電極と
セラミック素子との接合が良好で、ガラス添加による導
電性の阻害を防止することができるとともに、セラミッ
ク素子の優れた電気的特性を十分に引き出すことができ
るセラミック電子部品を提供する。 【解決手段】 セラミック素子と、前記セラミック素子
の両主平面上に、導電粉末とガラスフリットとからなる
焼き付け厚膜電極とを備えるセラミック電子部品であっ
て、前記厚膜電極は、導電成分からなる導電層とガラス
成分からなるガラス層とが層状に形成されるとともに、
前記セラミック素子との界面近傍にガラス層が形成され
ている。
ク素子との界面近傍に層状にガラス層を形成することに
よって、少量のガラス成分添加であっても、厚膜電極と
セラミック素子との接合が良好で、ガラス添加による導
電性の阻害を防止することができるとともに、セラミッ
ク素子の優れた電気的特性を十分に引き出すことができ
るセラミック電子部品を提供する。 【解決手段】 セラミック素子と、前記セラミック素子
の両主平面上に、導電粉末とガラスフリットとからなる
焼き付け厚膜電極とを備えるセラミック電子部品であっ
て、前記厚膜電極は、導電成分からなる導電層とガラス
成分からなるガラス層とが層状に形成されるとともに、
前記セラミック素子との界面近傍にガラス層が形成され
ている。
Description
【０００１】
【発明の属する技術分野】本発明は、セラミック電子部
品に関するものである。
品に関するものである。
【０００２】
【従来の技術】従来より、導電粉末とガラスフリットと
有機ビヒクルとからなる導電性組成物を電子部品用のセ
ラミック素子、例えばセラミック誘電体に焼き付けて厚
膜電極を形成する場合には、セラミック誘電体と厚膜電
極とがどのように接合されるかがセラミック誘電体の電
気的特性を決める上で重要となる。
有機ビヒクルとからなる導電性組成物を電子部品用のセ
ラミック素子、例えばセラミック誘電体に焼き付けて厚
膜電極を形成する場合には、セラミック誘電体と厚膜電
極とがどのように接合されるかがセラミック誘電体の電
気的特性を決める上で重要となる。
【０００３】厚膜電極とセラミック誘電体とが接合する
構造としては、ガラスボンドやケミカルボンドによるも
のがある。
構造としては、ガラスボンドやケミカルボンドによるも
のがある。
【０００４】ここで、ガラスボンドとは、焼成による厚
膜電極中のガラス成分の融液によって、界面の近傍のガ
ラス成分とセラミック誘電体とが融着することにより、
厚膜電極とセラミック誘電体とを接合するものである。
膜電極中のガラス成分の融液によって、界面の近傍のガ
ラス成分とセラミック誘電体とが融着することにより、
厚膜電極とセラミック誘電体とを接合するものである。
【０００５】また、ケミカルボンドとは、界面の近傍の
ガラス成分とセラミック誘電体との反応によって、界面
の近傍に反応層が形成することにより、厚膜電極とセラ
ミック誘電体とを接合するものである。
ガラス成分とセラミック誘電体との反応によって、界面
の近傍に反応層が形成することにより、厚膜電極とセラ
ミック誘電体とを接合するものである。
【０００６】
【発明が解決しようとする課題】しかしながら、従来の
接合構造には次のような問題点があった。すなわち、厚
膜電極とセラミック誘電体との接合のためには界面の近
傍にガラス成分が必要となるため、厚膜電極成分として
ガラスフリットを多量に添加する場合があった。この場
合、厚膜電極とセラミック誘電体との接合に作用するガ
ラス成分以外のガラス成分は、セラミック誘電体の導電
性の妨げとなり、よってセラミック誘電体の優れた電気
的特性を十分に引き出すことができなかった。
接合構造には次のような問題点があった。すなわち、厚
膜電極とセラミック誘電体との接合のためには界面の近
傍にガラス成分が必要となるため、厚膜電極成分として
ガラスフリットを多量に添加する場合があった。この場
合、厚膜電極とセラミック誘電体との接合に作用するガ
ラス成分以外のガラス成分は、セラミック誘電体の導電
性の妨げとなり、よってセラミック誘電体の優れた電気
的特性を十分に引き出すことができなかった。
【０００７】本発明の目的は、厚膜電極のガラス成分が
厚膜電極とセラミック素子との界面近傍に層状にガラス
層を形成することによって、少量のガラス成分添加であ
っても、厚膜電極とセラミック素子との接合が良好で、
ガラス添加による導電性の阻害を防止することができる
とともに、セラミック素子の優れた電気的特性を十分に
引き出すことができるセラミック電子部品を提供するこ
とにある。
厚膜電極とセラミック素子との界面近傍に層状にガラス
層を形成することによって、少量のガラス成分添加であ
っても、厚膜電極とセラミック素子との接合が良好で、
ガラス添加による導電性の阻害を防止することができる
とともに、セラミック素子の優れた電気的特性を十分に
引き出すことができるセラミック電子部品を提供するこ
とにある。
【０００８】
【課題を解決するための手段】本発明は、上記のような
目的に鑑みてなされたものである。本発明のセラミック
電子部品は、セラミック素子と、セラミック素子の両主
平面上に、導電粉末とガラスフリットとからなる焼き付
け厚膜電極とを備えるセラミック電子部品であって、厚
膜電極は、導電成分からなる導電層とガラス成分からな
るガラス層とが層状に形成されるとともに、セラミック
素子との界面近傍にガラス層が形成されていることに特
徴がある。
目的に鑑みてなされたものである。本発明のセラミック
電子部品は、セラミック素子と、セラミック素子の両主
平面上に、導電粉末とガラスフリットとからなる焼き付
け厚膜電極とを備えるセラミック電子部品であって、厚
膜電極は、導電成分からなる導電層とガラス成分からな
るガラス層とが層状に形成されるとともに、セラミック
素子との界面近傍にガラス層が形成されていることに特
徴がある。
【０００９】また、本発明のセラミック電子部品におい
ては、上記ガラス層の平均厚みは０．１μｍ以上１．０
μｍ以下であることが好ましい。なお、より好ましくは
０．１μｍ以上０．５μｍ以下である。
ては、上記ガラス層の平均厚みは０．１μｍ以上１．０
μｍ以下であることが好ましい。なお、より好ましくは
０．１μｍ以上０．５μｍ以下である。
【００１０】ここで、ガラス層の平均厚み（μｍ）と
は、上記セラミック素子をその主平面に対して垂直に切
断したときの断面において、その断面に現れるガラス層
の面積（μｍ2）を算出し、それを上記断面の厚膜電極
とセラミック素子とが接合している部分、すなわち測定
界面の距離（μｍ）で割った値である。
は、上記セラミック素子をその主平面に対して垂直に切
断したときの断面において、その断面に現れるガラス層
の面積（μｍ2）を算出し、それを上記断面の厚膜電極
とセラミック素子とが接合している部分、すなわち測定
界面の距離（μｍ）で割った値である。
【００１１】また、本発明のセラミック電子部品におい
ては、上記焼き付け後の厚膜電極中における金属密度が
下式で表される金属密度で８５％以上９８％以下である
ことが好ましい。なお、より好ましくは９０％以上９８
％以下である。
ては、上記焼き付け後の厚膜電極中における金属密度が
下式で表される金属密度で８５％以上９８％以下である
ことが好ましい。なお、より好ましくは９０％以上９８
％以下である。
【００１２】（（Ａ−Ｂ−Ｃ）／Ａ）×１００（％） （ただし、Ａは厚膜電極全体の断面積、Ｂはガラス層の
断面積、Ｃは気孔の断面積である。） ここで、Ａの厚膜電極全体の断面積とは、上記セラミッ
ク素子をその両主平面に対して垂直に切断したときの断
面積である。また、Ｂのガラス層の断面積とは、その断
面に現れるガラス面の面積である。また、Ｃの気孔の断
面積とは、その断面に現れる気孔部分の面積である。
断面積、Ｃは気孔の断面積である。） ここで、Ａの厚膜電極全体の断面積とは、上記セラミッ
ク素子をその両主平面に対して垂直に切断したときの断
面積である。また、Ｂのガラス層の断面積とは、その断
面に現れるガラス面の面積である。また、Ｃの気孔の断
面積とは、その断面に現れる気孔部分の面積である。
【００１３】なお、本発明のセラミック電子部品は、セ
ラミック素子とガラス成分とが反応してなる反応層を形
成することにより、厚膜電極とセラミック素子とが接合
しても構わない。この場合、反応層の平均厚みが０．５
μｍ以下であることが好ましい。ただし、反応層は必ず
しも形成されるものではなく、また形成されない方がよ
り好ましい。反応層が形成されない場合でも、ガラス層
は形成されているので厚膜電極とセラミック素子とは充
分に接合されている。
ラミック素子とガラス成分とが反応してなる反応層を形
成することにより、厚膜電極とセラミック素子とが接合
しても構わない。この場合、反応層の平均厚みが０．５
μｍ以下であることが好ましい。ただし、反応層は必ず
しも形成されるものではなく、また形成されない方がよ
り好ましい。反応層が形成されない場合でも、ガラス層
は形成されているので厚膜電極とセラミック素子とは充
分に接合されている。
【００１４】ここで、反応層の平均厚み（μｍ）とは、
上記セラミック素子をその主平面に対して垂直に切断し
たときの断面において、その断面に現れる反応層の面積
（μｍ2）を加算し、それを上記断面の厚膜電極とセラ
ミック素子とが接合している部分、すなわち測定界面の
距離（μｍ）で割った値である。
上記セラミック素子をその主平面に対して垂直に切断し
たときの断面において、その断面に現れる反応層の面積
（μｍ2）を加算し、それを上記断面の厚膜電極とセラ
ミック素子とが接合している部分、すなわち測定界面の
距離（μｍ）で割った値である。
【００１５】さらに、本発明のセラミック電子部品は、
上記ガラス層の平均厚みと上記反応層の平均厚みとの合
計が０．１μｍ以上１．５μｍ以下であることが好まし
い。より好ましくは０．１μｍ以上１．０μｍ以下であ
る。
上記ガラス層の平均厚みと上記反応層の平均厚みとの合
計が０．１μｍ以上１．５μｍ以下であることが好まし
い。より好ましくは０．１μｍ以上１．０μｍ以下であ
る。
【００１６】
【発明の実施の形態】以下、本発明の実施の形態につい
て説明する。本発明のセラミック電子部品は、セラミッ
ク素子と、セラミック素子の両主平面上に、導電粉末と
ガラスフリットとからなる焼き付け厚膜電極とを備える
セラミック電子部品であり、厚膜電極は、導電成分から
なる導電層とガラス成分からなるガラス層とが層状に形
成されるとともに、セラミック素子との界面近傍にガラ
ス層が形成されている。このような構造を有することに
より、少量のガラス成分添加であっても、良好な接合強
度を有し、さらに少量であるゆえガラス添加による導電
性の阻害を極力防止することができるので、セラミック
素子の優れた電気的特性を十分に引き出すことができ
る。
て説明する。本発明のセラミック電子部品は、セラミッ
ク素子と、セラミック素子の両主平面上に、導電粉末と
ガラスフリットとからなる焼き付け厚膜電極とを備える
セラミック電子部品であり、厚膜電極は、導電成分から
なる導電層とガラス成分からなるガラス層とが層状に形
成されるとともに、セラミック素子との界面近傍にガラ
ス層が形成されている。このような構造を有することに
より、少量のガラス成分添加であっても、良好な接合強
度を有し、さらに少量であるゆえガラス添加による導電
性の阻害を極力防止することができるので、セラミック
素子の優れた電気的特性を十分に引き出すことができ
る。
【００１７】すなわち、添加したガラス成分は、厚膜電
極とセラミック素子との界面近傍に凝集されているの
で、そのガラス成分が厚膜電極とセラミック素子との接
合に作用する。従って、少量のガラスフリットであって
も厚膜電極とセラミック素子との良好な接合が可能とな
る。
極とセラミック素子との界面近傍に凝集されているの
で、そのガラス成分が厚膜電極とセラミック素子との接
合に作用する。従って、少量のガラスフリットであって
も厚膜電極とセラミック素子との良好な接合が可能とな
る。
【００１８】なお、添加されるガラスフリットは、必ず
しもすべての成分がガラス層となるものではなく、ガラ
ス成分の一部は導電層の中に残留してしまったり、セラ
ミック素子と反応して反応層を形成するものもある。し
かし、ガラス成分の大部分はガラス層の形成に寄与して
いることを確認している。また導電層についても同様で
あり、導電成分の一部がガラス層に残留している場合も
ある。
しもすべての成分がガラス層となるものではなく、ガラ
ス成分の一部は導電層の中に残留してしまったり、セラ
ミック素子と反応して反応層を形成するものもある。し
かし、ガラス成分の大部分はガラス層の形成に寄与して
いることを確認している。また導電層についても同様で
あり、導電成分の一部がガラス層に残留している場合も
ある。
【００１９】また、本発明を構成する厚膜電極のガラス
層の平均厚みは、０．１μｍ以上１．０μｍ以下にする
ことが可能である。ガラスフリットの添加量が少な過ぎ
る場合には、平均厚みが０．１μｍ未満となってしまう
とともに、ガラスが電極表面層に浮く現象が生じる。表
面層のガラスは半田を弾くため、半田付け性が著しく悪
くなり端子強度が劣化するので好ましくない。
層の平均厚みは、０．１μｍ以上１．０μｍ以下にする
ことが可能である。ガラスフリットの添加量が少な過ぎ
る場合には、平均厚みが０．１μｍ未満となってしまう
とともに、ガラスが電極表面層に浮く現象が生じる。表
面層のガラスは半田を弾くため、半田付け性が著しく悪
くなり端子強度が劣化するので好ましくない。
【００２０】なお、より好ましくは平均厚みが０．１μ
ｍ以上０．５μｍ以下である。この場合でも接合強度は
充分に保持できており、電極の焼結性がさらに向上して
いるので半田付け性がより良好となるからである。
ｍ以上０．５μｍ以下である。この場合でも接合強度は
充分に保持できており、電極の焼結性がさらに向上して
いるので半田付け性がより良好となるからである。
【００２１】また、本発明のセラミック電子部品におい
ては、上述した構造であることから、上記の焼き付け後
の厚膜電極中における金属密度が上述した式で表される
金属密度で８５％以上９８％以下という高い金属密度に
することが可能である。
ては、上述した構造であることから、上記の焼き付け後
の厚膜電極中における金属密度が上述した式で表される
金属密度で８５％以上９８％以下という高い金属密度に
することが可能である。
【００２２】このような高い金属密度となる厚膜電極の
構造にするためには、添加する導電粉末の平均粒径と分
散性とが大きく影響することが、発明者らの鋭利研究に
よって明らかとなっており、本発明ではこれらを調整し
たことにより上述した電極構造を形成している。
構造にするためには、添加する導電粉末の平均粒径と分
散性とが大きく影響することが、発明者らの鋭利研究に
よって明らかとなっており、本発明ではこれらを調整し
たことにより上述した電極構造を形成している。
【００２３】例えば、微小粒径で高分散の導電粉末を使
用した場合には、粗大粒径で低分散の導電粉末を使用し
た場合に比べると、少量のガラスフリット添加量で厚膜
電極とセラミック素子との接合が可能となる。
用した場合には、粗大粒径で低分散の導電粉末を使用し
た場合に比べると、少量のガラスフリット添加量で厚膜
電極とセラミック素子との接合が可能となる。
【００２４】なお、平均粒径および分散性は以下のよう
に示される値である。 比表面積（ｍ2／ｇ）：粉末１ｇあたりの総面積値（ｍ
2） 平均粒径（μｍ）（Ｄ）：粉末表面積から計算によって
求めた理論的に凝集のない一次粒子径 Ｄ＝６÷密度（ｇ／ｃｍ3）÷比表面積（ｍ2／ｇ） メジアン径（μｍ）（Ｄ５０）：粒度分布測定装置によ
って測定される粒径の累積分布が全体の５０％になる粒
子径粉末凝集の影響を受ける値 分散性（％）：平均粒径とメジアン径との比率 （Ｄ／Ｄ５０）×１００（％） また、本発明において、焼き付け後の厚膜電極中におけ
る金属密度を上記の範囲に限定した理由は次のような理
由による。すなわち、本発明にかかる金属密度を８５％
以上に規定したのは、金属密度が８５％を下回るような
ガラス層を多く含む厚膜電極は、厚膜電極の導電性が低
くなり静電容量、誘電体損失といったセラミック素子の
基本特性が劣化するため好ましくないからである。一
方、金属密度を９８％以下に規定したのは、ガラスの添
加が充分でないため厚膜電極とセラミック素子との接合
強度が低下してしまい好ましくないからである。なお、
さらに好ましくは金属密度が９０％以上９８％以下であ
る。この場合、厚膜電極の焼結性がさらに向上している
ので半田付け性がより良好となるからである。
に示される値である。 比表面積（ｍ2／ｇ）：粉末１ｇあたりの総面積値（ｍ
2） 平均粒径（μｍ）（Ｄ）：粉末表面積から計算によって
求めた理論的に凝集のない一次粒子径 Ｄ＝６÷密度（ｇ／ｃｍ3）÷比表面積（ｍ2／ｇ） メジアン径（μｍ）（Ｄ５０）：粒度分布測定装置によ
って測定される粒径の累積分布が全体の５０％になる粒
子径粉末凝集の影響を受ける値 分散性（％）：平均粒径とメジアン径との比率 （Ｄ／Ｄ５０）×１００（％） また、本発明において、焼き付け後の厚膜電極中におけ
る金属密度を上記の範囲に限定した理由は次のような理
由による。すなわち、本発明にかかる金属密度を８５％
以上に規定したのは、金属密度が８５％を下回るような
ガラス層を多く含む厚膜電極は、厚膜電極の導電性が低
くなり静電容量、誘電体損失といったセラミック素子の
基本特性が劣化するため好ましくないからである。一
方、金属密度を９８％以下に規定したのは、ガラスの添
加が充分でないため厚膜電極とセラミック素子との接合
強度が低下してしまい好ましくないからである。なお、
さらに好ましくは金属密度が９０％以上９８％以下であ
る。この場合、厚膜電極の焼結性がさらに向上している
ので半田付け性がより良好となるからである。
【００２５】ところで、本発明にかかる厚膜電極には、
導電層、ガラス層の他に気孔と呼ばれる空洞部分が形成
されている場合がある。この気孔が形成されている場合
には、上記金属密度を測定する際に必要な厚膜電極全体
の断面積は、導電層の断面積とガラス層の断面積と気孔
の断面積との和になる。なお、気孔の断面積とは、その
切断した断面が陥没している領域であって、その断面と
同一平面上の面積を示している。
導電層、ガラス層の他に気孔と呼ばれる空洞部分が形成
されている場合がある。この気孔が形成されている場合
には、上記金属密度を測定する際に必要な厚膜電極全体
の断面積は、導電層の断面積とガラス層の断面積と気孔
の断面積との和になる。なお、気孔の断面積とは、その
切断した断面が陥没している領域であって、その断面と
同一平面上の面積を示している。
【００２６】また、本発明のセラミック電子部品におい
ては、上述した反応層が形成される場合には、反応層の
平均厚みが０．５μｍ以下であることが好ましい。反応
層の平均厚みが０．５μｍを越える場合には、厚膜電極
の導電性の劣化が起こり、これにより静電容量、誘電体
損失といったセラミック素子の基本的電気特性が劣化し
てしまうため好ましくない。
ては、上述した反応層が形成される場合には、反応層の
平均厚みが０．５μｍ以下であることが好ましい。反応
層の平均厚みが０．５μｍを越える場合には、厚膜電極
の導電性の劣化が起こり、これにより静電容量、誘電体
損失といったセラミック素子の基本的電気特性が劣化し
てしまうため好ましくない。
【００２７】また、本発明のセラミック電子部品におい
ては、上述したガラス層の平均厚みと反応層の平均厚み
との合計が０．１μｍ以上１．５μｍ以下であることが
好ましい。合計が０．１μｍ未満となるようなガラスフ
リットの添加量では充分な接合強度が得られないので好
ましくない。一方、合計が１．５μｍを越えるようなガ
ラスフリットの添加量では厚膜電極の導電性の劣化が起
こり、これにより静電容量、誘電体損失といったセラミ
ック素子の基本的電気特性が劣化してしまうため好まし
くない。また、さらに好ましくは平均厚みの合計が０．
１μｍ以上１．０μｍ以下である。なお、ケミカルボン
ドを形成する反応層は、必ずしも形成されるものではな
いので、反応層が形成されない場合には平均厚みの合計
はガラス層単独の平均厚みとなる。
ては、上述したガラス層の平均厚みと反応層の平均厚み
との合計が０．１μｍ以上１．５μｍ以下であることが
好ましい。合計が０．１μｍ未満となるようなガラスフ
リットの添加量では充分な接合強度が得られないので好
ましくない。一方、合計が１．５μｍを越えるようなガ
ラスフリットの添加量では厚膜電極の導電性の劣化が起
こり、これにより静電容量、誘電体損失といったセラミ
ック素子の基本的電気特性が劣化してしまうため好まし
くない。また、さらに好ましくは平均厚みの合計が０．
１μｍ以上１．０μｍ以下である。なお、ケミカルボン
ドを形成する反応層は、必ずしも形成されるものではな
いので、反応層が形成されない場合には平均厚みの合計
はガラス層単独の平均厚みとなる。
【００２８】ところで、本発明に用いられる導電粉末の
組成について説明すると、本発明では特に限定されるも
のではなく、具体的には実施例で使用したＣｕ、Ａｇ
や、Ｐｄ、Ｐｔなどの貴金属や、Ｎｉ、ＡＬなどの卑金
属導電粉末や、合金粉末などでも同様の厚膜電極構造が
得られるとともに、同様の効果が得られる。なお、より
好ましくはＣｕを用いた場合である。
組成について説明すると、本発明では特に限定されるも
のではなく、具体的には実施例で使用したＣｕ、Ａｇ
や、Ｐｄ、Ｐｔなどの貴金属や、Ｎｉ、ＡＬなどの卑金
属導電粉末や、合金粉末などでも同様の厚膜電極構造が
得られるとともに、同様の効果が得られる。なお、より
好ましくはＣｕを用いた場合である。
【００２９】また、本発明に用いられるガラスフリット
の組成について説明すると、本発明では実施例に示し
た、酸化硼素、酸化鉛、酸化亜鉛からなるガラス系や、
酸化ビスマス、酸化カドミウム、酸化硼素、酸化コバル
トからなるガラス系などに限定されるものではなく、種
々のガラス系を用いることができる。すなわち、ガラス
の組成に限定されるものではなく、焼き付け後の厚膜電
極が上述したような構造になるもの、または、ガラス層
または反応層の平均厚みが上述した範囲内のもの、ある
いは平均厚みの合計が上述した範囲内のものであればど
のようなガラス系でも本発明の効果が得られる。
の組成について説明すると、本発明では実施例に示し
た、酸化硼素、酸化鉛、酸化亜鉛からなるガラス系や、
酸化ビスマス、酸化カドミウム、酸化硼素、酸化コバル
トからなるガラス系などに限定されるものではなく、種
々のガラス系を用いることができる。すなわち、ガラス
の組成に限定されるものではなく、焼き付け後の厚膜電
極が上述したような構造になるもの、または、ガラス層
または反応層の平均厚みが上述した範囲内のもの、ある
いは平均厚みの合計が上述した範囲内のものであればど
のようなガラス系でも本発明の効果が得られる。
【００３０】さらに、ガラスフリットの添加量について
説明すると、本発明では厚膜電極とセラミック素子との
界面に生じるガラス層の発生を低減するために、ガラス
フリットの添加量を可能な限り少量とすることが好まし
い。金属密度も考慮すれば、ガラスフリットの添加量を
低減することによって、厚膜電極の焼結性が良好とな
り、厚膜電極の半田付け性は向上するという効果が得ら
れるからである。
説明すると、本発明では厚膜電極とセラミック素子との
界面に生じるガラス層の発生を低減するために、ガラス
フリットの添加量を可能な限り少量とすることが好まし
い。金属密度も考慮すれば、ガラスフリットの添加量を
低減することによって、厚膜電極の焼結性が良好とな
り、厚膜電極の半田付け性は向上するという効果が得ら
れるからである。
【００３１】具体的な添加量については、導電粉末とガ
ラスフリットとの合計１００重量％のうち、１．０〜１
０重量％であることが好ましい。このような範囲内であ
れば、上述したガラス層や反応層、または金属密度が適
正な値をとることができる。
ラスフリットとの合計１００重量％のうち、１．０〜１
０重量％であることが好ましい。このような範囲内であ
れば、上述したガラス層や反応層、または金属密度が適
正な値をとることができる。
【００３２】さらに、本発明に用いられる有機ビヒクル
は、上記導電粉末および上記ガラスフリットの成分をペ
ースト化するための成分であり、このような有機ビヒク
ルは特に限定されない。好ましい具体例としては、例え
ば、不活性有機ビヒクルとしてエチルセルロースをテル
ピネオールに溶解させたものや、アクリル樹脂をテルピ
ネオールに溶解させたものなどがある。
は、上記導電粉末および上記ガラスフリットの成分をペ
ースト化するための成分であり、このような有機ビヒク
ルは特に限定されない。好ましい具体例としては、例え
ば、不活性有機ビヒクルとしてエチルセルロースをテル
ピネオールに溶解させたものや、アクリル樹脂をテルピ
ネオールに溶解させたものなどがある。
【００３３】なお、本発明の電子部品には、セラミック
素子として例えば誘電体セラミックを用いた板物セラミ
ックコンデンサ、積層セラミックコンデンサなどが挙げ
られる。
素子として例えば誘電体セラミックを用いた板物セラミ
ックコンデンサ、積層セラミックコンデンサなどが挙げ
られる。
【００３４】次に、本発明を実施例に基づき、さらに具
体的に説明するが、本発明はかかる実施例のみに限定さ
れるものではない。
体的に説明するが、本発明はかかる実施例のみに限定さ
れるものではない。
【００３５】
【実施例】以下、本発明のセラミック電子部品の一実施
例として、板物セラミックコンデンサについて説明す
る。図１および図２は板物セラミックコンデンサの断面
構造を表す説明図である。
例として、板物セラミックコンデンサについて説明す
る。図１および図２は板物セラミックコンデンサの断面
構造を表す説明図である。
【００３６】図１に示すように、板物セラミックコンデ
ンサは、セラミック素子であるセラミック誘電体１と、
その両主平面上に対向するように設けられた焼き付け厚
膜電極２とから構成されている。また、焼き付け厚膜電
極２は、セラミック誘電体１との界面３の近傍に概ね層
状に形成されるガラス層２ａと、ガラス層２ａの上部に
概ね層状に形成される導電層２ｂとが形成されている。
ンサは、セラミック素子であるセラミック誘電体１と、
その両主平面上に対向するように設けられた焼き付け厚
膜電極２とから構成されている。また、焼き付け厚膜電
極２は、セラミック誘電体１との界面３の近傍に概ね層
状に形成されるガラス層２ａと、ガラス層２ａの上部に
概ね層状に形成される導電層２ｂとが形成されている。
【００３７】また、図２に示すような板物セラミックコ
ンデンサは、焼き付け厚膜電極２のガラス成分の一部と
セラミック誘電体１の成分が反応して界面３の下部に概
ね層状の反応層４が形成されている。
ンデンサは、焼き付け厚膜電極２のガラス成分の一部と
セラミック誘電体１の成分が反応して界面３の下部に概
ね層状の反応層４が形成されている。
【００３８】次に、上記の板物セラミックコンデンサの
焼き付け厚膜電極の組成、構造、および特性について詳
述する。 （実施例１）導電粉末として銅粉末を用いた場合の導電
性組成物を作製する工程について説明する。まず、銅微
粉末（金属密度８．９３３ｇ／ｃｍ3、平均粒径０．５
６μｍ、分散性８１％）と、この銅微粉末に対して硼素
原子量換算で０．０１乃至０．５ｗｔ％の硼酸と、この
硼酸が飽和濃度以下となる量のケトン系、炭化水素系、
芳香族系いずれかの溶媒とを加え合わせて混合処理した
後、乾燥処理して溶媒のみを蒸発させたものからなる銅
微粉末を作製する。
焼き付け厚膜電極の組成、構造、および特性について詳
述する。 （実施例１）導電粉末として銅粉末を用いた場合の導電
性組成物を作製する工程について説明する。まず、銅微
粉末（金属密度８．９３３ｇ／ｃｍ3、平均粒径０．５
６μｍ、分散性８１％）と、この銅微粉末に対して硼素
原子量換算で０．０１乃至０．５ｗｔ％の硼酸と、この
硼酸が飽和濃度以下となる量のケトン系、炭化水素系、
芳香族系いずれかの溶媒とを加え合わせて混合処理した
後、乾燥処理して溶媒のみを蒸発させたものからなる銅
微粉末を作製する。
【００３９】次に、前述のように表面処理して得られた
銅微粉末を７０ｗｔ％と、酸化硼素、酸化鉛および酸化
亜鉛の少なくとも一種を主成分とする特願平７−２７９
１７０号に記載のＰｂＯ−Ｂ2Ｏ3−ＺｎＯ系ガラスフリ
ット（ＰｂＯ＝４０、Ｂ2Ｏ3＝４０、ＺｎＯ＝２０ｍｏ
ｌ％、ガラス誘電率ε＝２１）を表１中に示す添加量
と、さらに残りの量としてテルピネオールにエチルセル
ロース８ｗｔ％を溶解して作製した有機ビビクルとを準
備した。そして、これを三本ロール等の混練機により、
十分に分散させて各種焼付け電極用銅ペ−ストを作製し
た。
銅微粉末を７０ｗｔ％と、酸化硼素、酸化鉛および酸化
亜鉛の少なくとも一種を主成分とする特願平７−２７９
１７０号に記載のＰｂＯ−Ｂ2Ｏ3−ＺｎＯ系ガラスフリ
ット（ＰｂＯ＝４０、Ｂ2Ｏ3＝４０、ＺｎＯ＝２０ｍｏ
ｌ％、ガラス誘電率ε＝２１）を表１中に示す添加量
と、さらに残りの量としてテルピネオールにエチルセル
ロース８ｗｔ％を溶解して作製した有機ビビクルとを準
備した。そして、これを三本ロール等の混練機により、
十分に分散させて各種焼付け電極用銅ペ−ストを作製し
た。
【００４０】なお、上記ガラスフリット量は、例えば表
１に示すように固形成分である銅粉末とガラスフリット
の添加量の合計を１００ｗｔ％とした場合の割合（％）
で規定した。
１に示すように固形成分である銅粉末とガラスフリット
の添加量の合計を１００ｗｔ％とした場合の割合（％）
で規定した。
【００４１】ガラス量（％）＝ガラス添加量（ｗｔ％）
÷｛銅添加量（ｗｔ％）＋ガラス添加量（ｗｔ％）｝×
１００（％） これによって、焼成後に飛散する溶剤、ビヒクルを除い
た、厚膜電極中に含まれるガラスの比率が調合時に明ら
かとなる。以下の実施例においてもガラスフリット量
は、同様の算式で規定している。
÷｛銅添加量（ｗｔ％）＋ガラス添加量（ｗｔ％）｝×
１００（％） これによって、焼成後に飛散する溶剤、ビヒクルを除い
た、厚膜電極中に含まれるガラスの比率が調合時に明ら
かとなる。以下の実施例においてもガラスフリット量
は、同様の算式で規定している。
【００４２】そして、本ペーストを直径１４．０ｍｍ
φ、厚み０．５ｍｍのチタン酸バリウム系セラミック誘
電体にスクリーン印刷し、焼成温度６００℃、ＩＮ−Ｏ
ＵＴ６０ｍｉｎでＮ2雰囲気焼成を行い、板物セラミッ
クコンデンサを作製した。
φ、厚み０．５ｍｍのチタン酸バリウム系セラミック誘
電体にスクリーン印刷し、焼成温度６００℃、ＩＮ−Ｏ
ＵＴ６０ｍｉｎでＮ2雰囲気焼成を行い、板物セラミッ
クコンデンサを作製した。
【００４３】以下、このようにして得られたセラミック
コンデンサの静電容量（Ｃａｐ）、誘電体損失（Ｄ
Ｆ）、接合強度、半田付け性、金属密度、ガラス層、お
よび反応層の平均厚みの測定結果を表１に示す。
コンデンサの静電容量（Ｃａｐ）、誘電体損失（Ｄ
Ｆ）、接合強度、半田付け性、金属密度、ガラス層、お
よび反応層の平均厚みの測定結果を表１に示す。
【００４４】
【表１】
【００４５】表１において、接合強度は直径１４．０ｍ
ｍ、厚さ０．５ｍｍの円形状の誘電体磁器素体に前述の
ようにして焼き付けして形成した厚膜電極に直径０．６
ｍｍのリード線を直接半田付けし、１２０ｍｍ／ｍｉｎ
の定速で、その引張強度を測定した。
ｍ、厚さ０．５ｍｍの円形状の誘電体磁器素体に前述の
ようにして焼き付けして形成した厚膜電極に直径０．６
ｍｍのリード線を直接半田付けし、１２０ｍｍ／ｍｉｎ
の定速で、その引張強度を測定した。
【００４６】また、半田付け性は、前記厚膜電極焼き付
け後の誘電体磁器素体をロジン系フラックスを使用して
半田に浸漬し、その半田付け性を目視判断した。表中の
◎、○、×はそれぞれ◎：非常に良好である、○：良好
である、×：実用上多少問題有り、という評価を示して
いる。
け後の誘電体磁器素体をロジン系フラックスを使用して
半田に浸漬し、その半田付け性を目視判断した。表中の
◎、○、×はそれぞれ◎：非常に良好である、○：良好
である、×：実用上多少問題有り、という評価を示して
いる。
【００４７】また、金属密度は、前記厚膜電極焼き付け
後の誘電体磁器素体を断面研磨し、研磨電極面を走査型
電子顕微鏡により撮影し、電極面積に占める銅面積を画
像解析により定量数値化した。また、同様の方法によっ
て界面部のガラス層、反応層の面積を求め、測定界面の
長さで除してガラス層、反応層の平均厚みとして定量化
した。
後の誘電体磁器素体を断面研磨し、研磨電極面を走査型
電子顕微鏡により撮影し、電極面積に占める銅面積を画
像解析により定量数値化した。また、同様の方法によっ
て界面部のガラス層、反応層の面積を求め、測定界面の
長さで除してガラス層、反応層の平均厚みとして定量化
した。
【００４８】次に、表１の測定結果について説明する。
なお、総合評価については、本発明が静電容量（Ｃａ
ｐ）、誘電体損失（ＤＦ）の特性向上を目的としたもの
であることを考慮して、◎：非常に良好である、○：良
好である、△：実用上差し支えない、×：実用上問題有
り、としている。
なお、総合評価については、本発明が静電容量（Ｃａ
ｐ）、誘電体損失（ＤＦ）の特性向上を目的としたもの
であることを考慮して、◎：非常に良好である、○：良
好である、△：実用上差し支えない、×：実用上問題有
り、としている。
【００４９】表１から明らかなように、上記銅粉末を用
いれば、ガラスフリットの添加量を銅粉末に適正な添加
量にした場合、良好な静電容量、誘電体損失とともに、
良好な半田付け性、接合強度が得られている。
いれば、ガラスフリットの添加量を銅粉末に適正な添加
量にした場合、良好な静電容量、誘電体損失とともに、
良好な半田付け性、接合強度が得られている。
【００５０】なぜなら、本実施例で用いた銅粉末は、粒
径が細かく分散性が良好な粉末であり、このような粉末
の分散性が向上した粉末を使用した場合には、焼成後の
厚膜電極中に占める金属密度が極めて高く、緻密な電極
膜ができるため、少量のガラスで焼き付け厚膜電極とセ
ラミックを接合でき、界面に生じるガラス層、反応層の
厚みを極力薄く形成することができるからである。
径が細かく分散性が良好な粉末であり、このような粉末
の分散性が向上した粉末を使用した場合には、焼成後の
厚膜電極中に占める金属密度が極めて高く、緻密な電極
膜ができるため、少量のガラスで焼き付け厚膜電極とセ
ラミックを接合でき、界面に生じるガラス層、反応層の
厚みを極力薄く形成することができるからである。
【００５１】なお、本実施例１において、最も優れた特
性を有するものは、表１において総合評価：◎を示した
範囲のものである。
性を有するものは、表１において総合評価：◎を示した
範囲のものである。
【００５２】（実施例２）導電粉末として銀粉末を用い
た場合の導電性組成物を作製する工程について説明す
る。まず、実施例１と同様の方法により表面処理して得
られた銀微粉末（金属密度１０．４９２ｇ／ｃｍ3、平
均粒径１．５２μｍ、分散性７２％）７０ｗｔ％と、Ｂ
ｉ2Ｏ3：１０〜５９．５モル％、ＣｄＯ：３０〜７０モ
ル％、Ｂ2Ｏ3：１０〜６０モル％、ＣｏＯ：０．５〜２
０モル％よりなる特公昭６１−５４８３１号公報に記載
のガラスフリットを表２に示す添加量と、さらに残りの
量としてテルピネオールにエチルセルロース８ｗｔ％を
溶解して作製した有機ビビクルとを準備した。そして、
これを三本ロール等の混練機により、十分に分散させて
各種焼付け電極用銀ペ−ストを作製した。
た場合の導電性組成物を作製する工程について説明す
る。まず、実施例１と同様の方法により表面処理して得
られた銀微粉末（金属密度１０．４９２ｇ／ｃｍ3、平
均粒径１．５２μｍ、分散性７２％）７０ｗｔ％と、Ｂ
ｉ2Ｏ3：１０〜５９．５モル％、ＣｄＯ：３０〜７０モ
ル％、Ｂ2Ｏ3：１０〜６０モル％、ＣｏＯ：０．５〜２
０モル％よりなる特公昭６１−５４８３１号公報に記載
のガラスフリットを表２に示す添加量と、さらに残りの
量としてテルピネオールにエチルセルロース８ｗｔ％を
溶解して作製した有機ビビクルとを準備した。そして、
これを三本ロール等の混練機により、十分に分散させて
各種焼付け電極用銀ペ−ストを作製した。
【００５３】本ペーストを直径１４．０ｍｍφ、厚み
０．５ｍｍのチタン酸バリウム系誘電体セラミックスに
スクリーン印刷し、焼成温度８００℃、ＩＮ−ＯＵＴ６
０ｍｉｎでＡｉｒ中で焼成を行ない、セラミックコンデ
ンサーを作製した。
０．５ｍｍのチタン酸バリウム系誘電体セラミックスに
スクリーン印刷し、焼成温度８００℃、ＩＮ−ＯＵＴ６
０ｍｉｎでＡｉｒ中で焼成を行ない、セラミックコンデ
ンサーを作製した。
【００５４】以下、このようにして得られたセラミック
コンデンサーの静電容量（Ｃａｐ）、誘電体損失（Ｄ
Ｆ）、接合強度、半田付け性、金属密度、ガラス層、お
よび反応層の平均厚みを実施例１と同様の方法で測定
し、表２に示す。
コンデンサーの静電容量（Ｃａｐ）、誘電体損失（Ｄ
Ｆ）、接合強度、半田付け性、金属密度、ガラス層、お
よび反応層の平均厚みを実施例１と同様の方法で測定
し、表２に示す。
【００５５】
【表２】
【００５６】次に、表２の測定結果について説明する。
なお、総合評価についても実施例１と同様の基準であ
る。
なお、総合評価についても実施例１と同様の基準であ
る。
【００５７】表２から明らかなように、上記銀粉末を用
いれば、ガラスフリットの添加量を銀粉末に適正な添加
量にした場合、良好な静電容量、誘電体損失とともに、
良好な半田付け性、端子引張強度が得られている。
いれば、ガラスフリットの添加量を銀粉末に適正な添加
量にした場合、良好な静電容量、誘電体損失とともに、
良好な半田付け性、端子引張強度が得られている。
【００５８】なぜなら、本実施例に用いた銀粉末は、粒
径が細かく分散性が良好な粉末であり、このような粉末
の分散性が向上した粉末を使用した場合には、銀電極の
場合でも銅電極と同じく緻密な電極膜ができるため、少
量のガラスで電極とセラミックを接合でき、界面に生じ
るガラス層、反応層の厚みを極力薄く形成することがで
きるからである。
径が細かく分散性が良好な粉末であり、このような粉末
の分散性が向上した粉末を使用した場合には、銀電極の
場合でも銅電極と同じく緻密な電極膜ができるため、少
量のガラスで電極とセラミックを接合でき、界面に生じ
るガラス層、反応層の厚みを極力薄く形成することがで
きるからである。
【００５９】なお、本実施例２において、最も優れた特
性を有するものは、表２において総合評価：◎を示した
範囲のものである。
性を有するものは、表２において総合評価：◎を示した
範囲のものである。
【００６０】
【発明の効果】本発明の電子部品は、厚膜電極が高い金
属密度を有する構造をしているため、厚膜電極と電子部
品素子との界面におけるガラス層や反応層の形成を抑制
することができ、それによって電子部品の電気特性を向
上させることが可能である。
属密度を有する構造をしているため、厚膜電極と電子部
品素子との界面におけるガラス層や反応層の形成を抑制
することができ、それによって電子部品の電気特性を向
上させることが可能である。
【図１】本発明の一実施例である誘電体セラミックと厚
膜電極との界面の断面構造を表す説明図。
膜電極との界面の断面構造を表す説明図。
【図２】本発明の一実施例である誘電体セラミックと厚
膜電極との界面の断面構造を表す説明図。
膜電極との界面の断面構造を表す説明図。
１ セラミック誘電体 ２ 焼き付け厚膜電極 ２ａ ガラス層 ２ｂ 導電層 ３ 界面 ４ 反応層
Claims (3)
- 【請求項１】 セラミック素子と、前記セラミック素子
の両主平面上に、導電粉末とガラスフリットとからなる
焼き付け厚膜電極とを備えるセラミック電子部品であっ
て、 前記厚膜電極は、導電成分からなる導電層とガラス成分
からなるガラス層とが層状に形成されるとともに、前記
セラミック素子との界面近傍にガラス層が形成されてい
ることを特徴とするセラミック電子部品。 - 【請求項２】 前記ガラス層の平均厚みは０．１μｍ以
上１．０μｍ以下であることを特徴とする請求項１に記
載のセラミック電子部品。 - 【請求項３】 前記焼き付け後の前記厚膜電極中におけ
る金属密度が下式で表される金属密度で８６％以上９８
％以下であることを特徴とする請求項１または請求項２
に記載のセラミック電子部品。 （（Ａ−Ｂ−Ｃ）／Ａ）×１００（％） （ただし、Ａは厚膜電極全体の断面積、Ｂはガラス層の
断面積、Ｃは気孔の断面積である。）
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8055895A JPH09246088A (ja) | 1996-03-13 | 1996-03-13 | セラミック電子部品 |
| US08/814,933 US5958597A (en) | 1996-03-13 | 1997-03-12 | Ceramic electronic part |
| KR1019970008531A KR100241159B1 (ko) | 1996-03-13 | 1997-03-13 | 세라믹 전자 부품 |
| CN97103473A CN1092835C (zh) | 1996-03-13 | 1997-03-13 | 陶瓷电子部件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8055895A JPH09246088A (ja) | 1996-03-13 | 1996-03-13 | セラミック電子部品 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09246088A true JPH09246088A (ja) | 1997-09-19 |
Family
ID=13011862
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8055895A Pending JPH09246088A (ja) | 1996-03-13 | 1996-03-13 | セラミック電子部品 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5958597A (ja) |
| JP (1) | JPH09246088A (ja) |
| KR (1) | KR100241159B1 (ja) |
| CN (1) | CN1092835C (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL1016869C2 (nl) * | 1999-12-27 | 2005-07-05 | Murata Manufacturing Co | Condensator. |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000048642A (ja) * | 1998-07-24 | 2000-02-18 | Murata Mfg Co Ltd | 導電性ペースト及びガラス回路基板 |
| US6663793B2 (en) | 2000-02-07 | 2003-12-16 | Sciperio, Inc. | Sol-gel-based composite materials for direct-write electronics applications |
| US6794320B1 (en) | 2000-12-15 | 2004-09-21 | Sciperio, Inc. | Direction in low-temperature paste development |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01220814A (ja) * | 1988-02-29 | 1989-09-04 | Murata Mfg Co Ltd | 磁器コンデンサ |
| JP3230394B2 (ja) * | 1994-06-01 | 2001-11-19 | 株式会社村田製作所 | 磁器コンデンサ |
| JP3152065B2 (ja) * | 1994-06-20 | 2001-04-03 | 株式会社村田製作所 | 導電性ペーストおよび積層セラミックコンデンサ |
| JP3237432B2 (ja) * | 1995-01-23 | 2001-12-10 | 株式会社村田製作所 | 導電性ペースト |
-
1996
- 1996-03-13 JP JP8055895A patent/JPH09246088A/ja active Pending
-
1997
- 1997-03-12 US US08/814,933 patent/US5958597A/en not_active Expired - Lifetime
- 1997-03-13 CN CN97103473A patent/CN1092835C/zh not_active Expired - Lifetime
- 1997-03-13 KR KR1019970008531A patent/KR100241159B1/ko not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL1016869C2 (nl) * | 1999-12-27 | 2005-07-05 | Murata Manufacturing Co | Condensator. |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1163469A (zh) | 1997-10-29 |
| KR970067418A (ko) | 1997-10-13 |
| US5958597A (en) | 1999-09-28 |
| CN1092835C (zh) | 2002-10-16 |
| KR100241159B1 (ko) | 2000-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10090108B2 (en) | Conductive paste, electronic component, and method for manufacturing electronic component | |
| US10636541B2 (en) | Conductive paste and method for forming terminal electrodes of multilayer ceramic component | |
| JP5904305B2 (ja) | 積層セラミックコンデンサおよびその製造方法 | |
| JPWO2006003755A1 (ja) | 導電性ペースト及びそれを用いたセラミック電子部品 | |
| JP7534987B2 (ja) | セラミック電子部品 | |
| JP3799933B2 (ja) | 導電性ペーストおよびセラミック電子部品 | |
| CN114334357A (zh) | 电子部件、电子部件的制造方法、电路板和电子设备 | |
| JP6763366B2 (ja) | コイル部品およびコイル部品の製造方法 | |
| JP3827060B2 (ja) | 積層セラミック部品端子電極用導体ペースト | |
| WO2016035482A1 (ja) | セラミック電子部品およびその製造方法 | |
| JP3230394B2 (ja) | 磁器コンデンサ | |
| JPH09180541A (ja) | 導電ペースト並びにそれを用いた導電体及びセラミック基板 | |
| JP2001284160A (ja) | 導電性ペーストおよびこれを用いた積層セラミック電子部品 | |
| US11228080B2 (en) | Dielectric filter and method for manufacturing the same | |
| WO2018100863A1 (ja) | 複合電子部品、及び該複合電子部品の製造方法 | |
| KR100241159B1 (ko) | 세라믹 전자 부품 | |
| JP4816202B2 (ja) | 導電性ペースト、及びセラミック電子部品の製造方法 | |
| JP6394836B2 (ja) | Ｅｓｄ保護デバイスおよびその製造方法 | |
| JP4826881B2 (ja) | 導電性ペースト、及び積層セラミック電子部品の製造方法、並びに積層セラミック電子部品 | |
| JP4904888B2 (ja) | 導電性ペースト及びＭｎ系半導体サーミスタ | |
| KR102851511B1 (ko) | 후막 저항 페이스트, 후막 저항체, 및 전자 부품 | |
| JP2002198252A (ja) | 導電性ペーストならびに導電性ペーストの製造方法、および積層セラミック電子部品。 | |
| JPH0652721A (ja) | 導電体 | |
| JPH09120710A (ja) | 導電性組成物およびそれを用いたセラミックコンデンサ | |
| JP4254136B2 (ja) | 導電性ペーストおよびセラミック電子部品 |