JPH09246133A - 半導体設計支援装置 - Google Patents
半導体設計支援装置Info
- Publication number
- JPH09246133A JPH09246133A JP5768196A JP5768196A JPH09246133A JP H09246133 A JPH09246133 A JP H09246133A JP 5768196 A JP5768196 A JP 5768196A JP 5768196 A JP5768196 A JP 5768196A JP H09246133 A JPH09246133 A JP H09246133A
- Authority
- JP
- Japan
- Prior art keywords
- manufacturing process
- semiconductor
- simulator
- design support
- element structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/30—Computing systems specially adapted for manufacturing
Landscapes
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Abstract
(57)【要約】
【課題】 シミュレーションで求めた素子構造が所望の
構造と異なるとき、原因となる工程を抽出し、所望の構
造を得るためのプロセス条件を求めることである。 【解決手段】 製造プロセス条件を入力し、製造工程の
シミュレーションを行うプロセスシミュレータ５と、こ
のプロセスシミュレータ５にて得られた半導体素子につ
いて、その半導体素子の素子構造とその素子構造に関連
する製造工程とを関連づけて記憶する関連データ記憶部
３と、半導体素子の所定の素子構造を入力し、この素子
構造に関連づけられた製造プロセス条件の製造工程を抽
出する制御部１とを備えるようにしてある。
構造と異なるとき、原因となる工程を抽出し、所望の構
造を得るためのプロセス条件を求めることである。 【解決手段】 製造プロセス条件を入力し、製造工程の
シミュレーションを行うプロセスシミュレータ５と、こ
のプロセスシミュレータ５にて得られた半導体素子につ
いて、その半導体素子の素子構造とその素子構造に関連
する製造工程とを関連づけて記憶する関連データ記憶部
３と、半導体素子の所定の素子構造を入力し、この素子
構造に関連づけられた製造プロセス条件の製造工程を抽
出する制御部１とを備えるようにしてある。
Description
【０００１】
【発明の属する技術分野】この発明は半導体製造工程の
設計支援装置に関し、特に、半導体素子の試作開発時間
とコストを低減できる半導体設計支援装置に関する。
設計支援装置に関し、特に、半導体素子の試作開発時間
とコストを低減できる半導体設計支援装置に関する。
【０００２】
【従来の技術】集積回路の高集積化に伴い、製造工程数
が増大し、工程そのものも複雑になっている。このた
め、試作回数が増大し、開発コストが上昇している。こ
の様な状況に対処するため、シミュレータを用いてあら
かじめ試作条件を絞り込み、試作回数を削減し、試作期
間を短縮する努力がなされている。
が増大し、工程そのものも複雑になっている。このた
め、試作回数が増大し、開発コストが上昇している。こ
の様な状況に対処するため、シミュレータを用いてあら
かじめ試作条件を絞り込み、試作回数を削減し、試作期
間を短縮する努力がなされている。
【０００３】例えば、形状シミュレーションの場合、形
状シミュレータを用いて素子形状を予測し、その結果に
基づいて所望の形状が得られるように試作のプロセスパ
ラメータが決定される。このときシミュレーション結果
が所望の形状と異なる場合には、まずその原因となる工
程を特定し、その工程のプロセスパラメータを変更して
シミュレーションを行うという一連の作業を繰り返し行
っていた。
状シミュレータを用いて素子形状を予測し、その結果に
基づいて所望の形状が得られるように試作のプロセスパ
ラメータが決定される。このときシミュレーション結果
が所望の形状と異なる場合には、まずその原因となる工
程を特定し、その工程のプロセスパラメータを変更して
シミュレーションを行うという一連の作業を繰り返し行
っていた。
【０００４】図３は従来の半導体設計支援装置を用いた
場合の処理を示すフローチャートである。まず設計を行
う半導体素子の製造プロセス条件２１を用いてプロセス
シミュレータを実行する（Ｓ３０１）。これにより所定
の素子構造１７を得ることができる。この素子構造１７
の評価を行い（Ｓ３０２）、変更を加える場合には、関
連工程リストを作成して製造プロセス条件を変更する
（Ｓ３０３）。
場合の処理を示すフローチャートである。まず設計を行
う半導体素子の製造プロセス条件２１を用いてプロセス
シミュレータを実行する（Ｓ３０１）。これにより所定
の素子構造１７を得ることができる。この素子構造１７
の評価を行い（Ｓ３０２）、変更を加える場合には、関
連工程リストを作成して製造プロセス条件を変更する
（Ｓ３０３）。
【０００５】
【発明が解決しようとする課題】このように従来の半導
体設計支援装置による処理では、シミュレーションで得
られた素子構造が所望の構造でない場合、技術者が多く
の工程の中から問題の原因となる工程を抽出していた。
ところが先に述べたように最近の製造工程は工程数が非
常に多いので、全ての工程を吟味して原因となる工程を
特定するのに時間がかかるうえ、見落としなどの誤りを
犯す可能性も高かった。
体設計支援装置による処理では、シミュレーションで得
られた素子構造が所望の構造でない場合、技術者が多く
の工程の中から問題の原因となる工程を抽出していた。
ところが先に述べたように最近の製造工程は工程数が非
常に多いので、全ての工程を吟味して原因となる工程を
特定するのに時間がかかるうえ、見落としなどの誤りを
犯す可能性も高かった。
【０００６】また、原因となる工程が特定できても、所
望の素子構造を得るための製造プロセス条件の変更量が
自明でないことが多かった。例えば、素子分離領域の酸
化膜厚が後工程による膜減りのため所望の値より薄すぎ
た場合、酸化時間を増加する必要があるが、その修正量
は自明ではないので酸化のシミュレーションを別途行い
必要な修正量を算出する必要があった。このため製造プ
ロセス条件の決定には人手と時間がかかっていた。
望の素子構造を得るための製造プロセス条件の変更量が
自明でないことが多かった。例えば、素子分離領域の酸
化膜厚が後工程による膜減りのため所望の値より薄すぎ
た場合、酸化時間を増加する必要があるが、その修正量
は自明ではないので酸化のシミュレーションを別途行い
必要な修正量を算出する必要があった。このため製造プ
ロセス条件の決定には人手と時間がかかっていた。
【０００７】本発明は上記事情に鑑みてなされたもので
あり、その目的とするところは、半導体素子の試作開発
時間とコストを低減することができる半導体設計支援装
置を提供することにある。
あり、その目的とするところは、半導体素子の試作開発
時間とコストを低減することができる半導体設計支援装
置を提供することにある。
【０００８】
【課題を解決するための手段】本発明者は従来の問題点
を解決するためには、一連の工程のシミュレーションに
よって得られた素子構造の指定された領域の構造に関与
する工程を抽出する機能を付加すればよいと考えた。ま
た、操作者（ユーザ）等から構造変更の指示がなされた
とき、抽出された工程に対しそれを満たす製造プロセス
条件の変更量を定量的に求める機能を付加すれば、上記
の問題点は一気に解決することに気づいた。そこで、本
発明者は慎重な研究を重ねた結果、以下の発明を完成さ
せることができた。
を解決するためには、一連の工程のシミュレーションに
よって得られた素子構造の指定された領域の構造に関与
する工程を抽出する機能を付加すればよいと考えた。ま
た、操作者（ユーザ）等から構造変更の指示がなされた
とき、抽出された工程に対しそれを満たす製造プロセス
条件の変更量を定量的に求める機能を付加すれば、上記
の問題点は一気に解決することに気づいた。そこで、本
発明者は慎重な研究を重ねた結果、以下の発明を完成さ
せることができた。
【０００９】本発明の特徴は、所定の製造プロセス条件
で行う半導体素子の製造工程について、この製造工程を
シミュレーションして半導体素子設計の支援を行う装置
において、前記製造プロセス条件を入力し、前記製造工
程のシミュレーションを行うプロセスシミュレータと、
このプロセスシミュレータにて得られた半導体素子につ
いて、その半導体素子の素子構造とその素子構造に関連
する製造工程とを関連づけて記憶する関連データ記憶部
と、前記半導体素子の所定の素子構造を入力し、この素
子構造に関連づけられた製造プロセス条件の製造工程を
抽出する制御部とを備えることである。
で行う半導体素子の製造工程について、この製造工程を
シミュレーションして半導体素子設計の支援を行う装置
において、前記製造プロセス条件を入力し、前記製造工
程のシミュレーションを行うプロセスシミュレータと、
このプロセスシミュレータにて得られた半導体素子につ
いて、その半導体素子の素子構造とその素子構造に関連
する製造工程とを関連づけて記憶する関連データ記憶部
と、前記半導体素子の所定の素子構造を入力し、この素
子構造に関連づけられた製造プロセス条件の製造工程を
抽出する制御部とを備えることである。
【００１０】ここで、前記制御部は、前記半導体素子の
所定の素子構造を入力し、この素子構造に関連づけられ
た製造プロセス条件の製造工程を抽出し、前記素子構造
の内容に変更がある場合には、前記抽出された製造工程
の製造プロセス条件を算出して、前記プロセスシミュレ
ータに出力することが好ましい。
所定の素子構造を入力し、この素子構造に関連づけられ
た製造プロセス条件の製造工程を抽出し、前記素子構造
の内容に変更がある場合には、前記抽出された製造工程
の製造プロセス条件を算出して、前記プロセスシミュレ
ータに出力することが好ましい。
【００１１】上記発明の構成では、一連の工程のプロセ
スシミュレーション結果のある領域を指定すればその構
造を決定する工程の中からその領域に関与する（影響の
大きな）工程を抽出する。その中から製造プロセス条件
を変更する工程を指定すると所望の素子構造を得るため
の製造プロセス条件を算出するようにしてある。従っ
て、シミュレーションによって得られた素子構造が所望
の構造と異なる場合、構造変更を指示すれば製造プロセ
ス条件の変更量を定量的に求めることができるので、短
期間に効率よく素子の製造プロセス条件を得ることがで
きる。この結果、素子の開発期間を短縮することがで
き、その開発コストを低減することができる。
スシミュレーション結果のある領域を指定すればその構
造を決定する工程の中からその領域に関与する（影響の
大きな）工程を抽出する。その中から製造プロセス条件
を変更する工程を指定すると所望の素子構造を得るため
の製造プロセス条件を算出するようにしてある。従っ
て、シミュレーションによって得られた素子構造が所望
の構造と異なる場合、構造変更を指示すれば製造プロセ
ス条件の変更量を定量的に求めることができるので、短
期間に効率よく素子の製造プロセス条件を得ることがで
きる。この結果、素子の開発期間を短縮することがで
き、その開発コストを低減することができる。
【００１２】
【発明の実施の形態】以下に本発明に係る半導体設計支
援装置の実施形態について、図面を参照しながら詳細に
説明する。本実施形態の半導体設計支援装置の構成は、
制御部１と、製造プロセス条件と構造パラメータの関連
データ保持部３と、プロセスシミュレータ５と、工程抽
出プログラム７と、工程条件算出プログラム９と、製造
工程データ１１と、表示部１３と、入力部１５とを備え
るものである。
援装置の実施形態について、図面を参照しながら詳細に
説明する。本実施形態の半導体設計支援装置の構成は、
制御部１と、製造プロセス条件と構造パラメータの関連
データ保持部３と、プロセスシミュレータ５と、工程抽
出プログラム７と、工程条件算出プログラム９と、製造
工程データ１１と、表示部１３と、入力部１５とを備え
るものである。
【００１３】制御部１は、後述する各種の処理の制御を
行うためのものである。製造プロセス条件と構造パラメ
ータの関連データ保持部３及び製造工程データ１１は、
各種の情報を保持するためのものであり、例えば、メモ
リ装置やディスク装置を用いる。プロセスシミュレータ
５、工程抽出プログラム７、及び工程条件算出プログラ
ム９は、制御部１で実行されるプログラムである。又、
制御部１の要求を、これらプロセスシミュレータ５、工
程抽出プログラム７、及び工程条件算出プログラム９に
入力し、その要求に対する結果を得るように構成しても
よい。表示部１３は、各種の情報を表示するためのもの
であり、本実施形態においては、シミュレーションの結
果や、抽出した関連工程や、工程条件等を表示する。こ
の表示部１３には、ユーザに半導体素子の構造を視覚的
に理解させやすいよう、いわゆるグラフィック表示を行
うことのできるものがよい。入力部１５は、対話処理等
を行うためのものであり、例えば、キーボード、マウ
ス、ライトペン、又はフレキシブルディスク装置等を用
いる。
行うためのものである。製造プロセス条件と構造パラメ
ータの関連データ保持部３及び製造工程データ１１は、
各種の情報を保持するためのものであり、例えば、メモ
リ装置やディスク装置を用いる。プロセスシミュレータ
５、工程抽出プログラム７、及び工程条件算出プログラ
ム９は、制御部１で実行されるプログラムである。又、
制御部１の要求を、これらプロセスシミュレータ５、工
程抽出プログラム７、及び工程条件算出プログラム９に
入力し、その要求に対する結果を得るように構成しても
よい。表示部１３は、各種の情報を表示するためのもの
であり、本実施形態においては、シミュレーションの結
果や、抽出した関連工程や、工程条件等を表示する。こ
の表示部１３には、ユーザに半導体素子の構造を視覚的
に理解させやすいよう、いわゆるグラフィック表示を行
うことのできるものがよい。入力部１５は、対話処理等
を行うためのものであり、例えば、キーボード、マウ
ス、ライトペン、又はフレキシブルディスク装置等を用
いる。
【００１４】次に、本実施例の処理動作について、図２
のフローチャートを用いて説明する。まず一連の製造工
程の製造プロセス条件を準備し、プロセスシミュレータ
５を用いてプロセスシミュレーションを行う（ステップ
Ｓ２０１）。このとき制御部１は各工程およびその製造
プロセス条件とシミュレーションによって得られる素子
構造１７の各物質領域とを関連付けるテーブルを作成
し、得られた構造パラメータとともに製造プロセス条件
と構造パラメータの関連データ保持部３に記憶しながら
シミュレーションを実行する。これらは例えば表１の様
になる。
のフローチャートを用いて説明する。まず一連の製造工
程の製造プロセス条件を準備し、プロセスシミュレータ
５を用いてプロセスシミュレーションを行う（ステップ
Ｓ２０１）。このとき制御部１は各工程およびその製造
プロセス条件とシミュレーションによって得られる素子
構造１７の各物質領域とを関連付けるテーブルを作成
し、得られた構造パラメータとともに製造プロセス条件
と構造パラメータの関連データ保持部３に記憶しながら
シミュレーションを実行する。これらは例えば表１の様
になる。
【００１５】
【表１】 ここで、物質番号は当該工程によって生成、変形等され
る物質に付ける番号である。１つの工程が複数の物質に
関連する場合には、それぞれの物質について関連付けデ
ータを作成する。物質名は例えば堆積工程では堆積物
質、エッチング工程ではエッチングされる物質、酸化工
程の場合には酸化によって生成される酸化物である。１
つの項目に複数の値がある場合にはリストになる。
る物質に付ける番号である。１つの工程が複数の物質に
関連する場合には、それぞれの物質について関連付けデ
ータを作成する。物質名は例えば堆積工程では堆積物
質、エッチング工程ではエッチングされる物質、酸化工
程の場合には酸化によって生成される酸化物である。１
つの項目に複数の値がある場合にはリストになる。
【００１６】シミュレーションが終了すると得られた素
子構造１７を表示部１３に表示する。ユーザは表示され
た素子構造を見て、所望の構造になっているかどうかの
評価を行う（ステップＳ２０２）。表示部１３はマウス
等の入力部１５からの入力により、対話的に特定の領域
を拡大表示したり、ユーザの指示に従って膜厚などが定
量的に表示できるようになっている。シミュレーション
によって得られた構造が所望の構造であれば設計を終了
する。
子構造１７を表示部１３に表示する。ユーザは表示され
た素子構造を見て、所望の構造になっているかどうかの
評価を行う（ステップＳ２０２）。表示部１３はマウス
等の入力部１５からの入力により、対話的に特定の領域
を拡大表示したり、ユーザの指示に従って膜厚などが定
量的に表示できるようになっている。シミュレーション
によって得られた構造が所望の構造であれば設計を終了
する。
【００１７】シミュレーションによって得られた構造が
所望の構造でない場合には、修正したい領域をユーザに
よる入力部１５の操作により工程抽出プログラム７に指
定する（ステップＳ２０３）。
所望の構造でない場合には、修正したい領域をユーザに
よる入力部１５の操作により工程抽出プログラム７に指
定する（ステップＳ２０３）。
【００１８】この指定により工程抽出プログラム７は、
製造プロセス条件と素子構造の関連データを用いて、プ
ロセスシミュレーションに用いた入力データの工程のう
ち指示された領域の構造を決定する工程の中から構造パ
ラメータに変動を与えるものを抽出し、例えば変動量の
大きい順に表示部１３に表示する（ステップＳ２０
４）。
製造プロセス条件と素子構造の関連データを用いて、プ
ロセスシミュレーションに用いた入力データの工程のう
ち指示された領域の構造を決定する工程の中から構造パ
ラメータに変動を与えるものを抽出し、例えば変動量の
大きい順に表示部１３に表示する（ステップＳ２０
４）。
【００１９】ユーザは表示された工程の中から条件を変
更する１つまたは複数の工程を指定すべく入力部１５に
より指示をする（ステップＳ２０５）。このとき製造プ
ロセス条件を指示する事もできる。変更指示は、例えば
指定した位置の膜厚の値や指定した物質からなる領域を
完全に削除するなどの形で行うことができる。
更する１つまたは複数の工程を指定すべく入力部１５に
より指示をする（ステップＳ２０５）。このとき製造プ
ロセス条件を指示する事もできる。変更指示は、例えば
指定した位置の膜厚の値や指定した物質からなる領域を
完全に削除するなどの形で行うことができる。
【００２０】条件算出プログラム９は指示された工程の
製造プロセス条件を指示された構造が得られるように変
更する（ステップＳ２０６）。例えば、ゲート電極の側
壁の窒化膜が薄すぎたとする。ユーザは側壁窒化膜の中
央付近の位置を指定して、その位置の水平方向の膜厚を
側壁膜厚であると指示する。この窒化膜厚を決定する工
程として抽出された工程の中で、窒化膜堆積工程と窒化
膜エッチング工程が最も大きな窒化膜厚変動を与えると
する。もしあまりエッチング量を減らすと、例えば素子
分離用の酸化膜の周辺に窒化膜が残る可能性がある。こ
のためまず素子分離領域の窒化膜を除去するのに必要と
考えられるエッチング量を指定し、窒化膜の堆積工程の
製造プロセス条件を算出する指示を行う。このようにす
れば工程条件算出プログラム９は側壁の窒化膜を所望の
膜厚にするための堆積量を算出することができる。そし
て変更された製造プロセス条件は再びプロセスシミュレ
ータに入力され、新しい条件でシミュレーションが行わ
れる。ユーザは得られた構造が所望の構造かどうか判断
し、所望の構造であれば設計支援装置を終了する。もし
素子分離領域に窒化膜が残っている場合には、この窒化
膜を完全に除去し、かつゲート電極側壁の窒化膜厚を指
定の値にする製造プロセス条件を算出する指示を行って
もよい。もし素子分離領域の酸化膜の平坦性が極端に損
なわれている場合には、所望の側壁膜厚を得、かつ素子
分離領域の酸化膜上の窒化膜を除去することが不可能な
場合がある。このような場合には、抽出されたプロセス
の変更だけでは所望の結果が得られないことをユーザに
通知する。ユーザは例えば下地の酸化膜の平坦性に関与
するプロセスを条件を変更するプロセスとして指定して
工程条件算出プログラムを用いてプロセス条件を算出す
る。このとき、条件が見つからなければ、例えば平坦化
プロセスを新たに追加する。
製造プロセス条件を指示された構造が得られるように変
更する（ステップＳ２０６）。例えば、ゲート電極の側
壁の窒化膜が薄すぎたとする。ユーザは側壁窒化膜の中
央付近の位置を指定して、その位置の水平方向の膜厚を
側壁膜厚であると指示する。この窒化膜厚を決定する工
程として抽出された工程の中で、窒化膜堆積工程と窒化
膜エッチング工程が最も大きな窒化膜厚変動を与えると
する。もしあまりエッチング量を減らすと、例えば素子
分離用の酸化膜の周辺に窒化膜が残る可能性がある。こ
のためまず素子分離領域の窒化膜を除去するのに必要と
考えられるエッチング量を指定し、窒化膜の堆積工程の
製造プロセス条件を算出する指示を行う。このようにす
れば工程条件算出プログラム９は側壁の窒化膜を所望の
膜厚にするための堆積量を算出することができる。そし
て変更された製造プロセス条件は再びプロセスシミュレ
ータに入力され、新しい条件でシミュレーションが行わ
れる。ユーザは得られた構造が所望の構造かどうか判断
し、所望の構造であれば設計支援装置を終了する。もし
素子分離領域に窒化膜が残っている場合には、この窒化
膜を完全に除去し、かつゲート電極側壁の窒化膜厚を指
定の値にする製造プロセス条件を算出する指示を行って
もよい。もし素子分離領域の酸化膜の平坦性が極端に損
なわれている場合には、所望の側壁膜厚を得、かつ素子
分離領域の酸化膜上の窒化膜を除去することが不可能な
場合がある。このような場合には、抽出されたプロセス
の変更だけでは所望の結果が得られないことをユーザに
通知する。ユーザは例えば下地の酸化膜の平坦性に関与
するプロセスを条件を変更するプロセスとして指定して
工程条件算出プログラムを用いてプロセス条件を算出す
る。このとき、条件が見つからなければ、例えば平坦化
プロセスを新たに追加する。
【００２１】上記の実施形態では素子形状を問題にした
が、本発明は例えば接合深さのような不純物分布に関す
る物理量を所望の値にすることであってもよい。この場
合には、例えば素子の２次元断面について指定した位置
の接合深さを指定する。接合深さを決定する工程とし
て、イオン注入工程、酸化・拡散工程などが抽出される
場合が多いが、堆積工程、エッチング工程なども抽出の
対象となる。
が、本発明は例えば接合深さのような不純物分布に関す
る物理量を所望の値にすることであってもよい。この場
合には、例えば素子の２次元断面について指定した位置
の接合深さを指定する。接合深さを決定する工程とし
て、イオン注入工程、酸化・拡散工程などが抽出される
場合が多いが、堆積工程、エッチング工程なども抽出の
対象となる。
【００２２】このように、本実施形態の半導体設計装置
を用いれば、短時間で効率よく所望の製造プロセス条件
を求めることができ、半導体素子の試作開発時間とコス
トを大幅に低減できる。また、工程を自動的に抽出する
ので、見落とし等の誤りを回避することができる。
を用いれば、短時間で効率よく所望の製造プロセス条件
を求めることができ、半導体素子の試作開発時間とコス
トを大幅に低減できる。また、工程を自動的に抽出する
ので、見落とし等の誤りを回避することができる。
【００２３】
【発明の効果】以上説明してきたように、本発明に係る
半導体設計装置によれば、半導体素子の試作開発時間と
コストを低減することができる。
半導体設計装置によれば、半導体素子の試作開発時間と
コストを低減することができる。
【図１】本実施形態の半導体設計支援装置を示す構成図
である。
である。
【図２】本実施形態の半導体設計支援装置を用いた場合
の処理を示すフローチャートである。
の処理を示すフローチャートである。
【図３】従来例の半導体設計支援装置を用いた場合の処
理を示すフローチャートである。
理を示すフローチャートである。
１ 制御部 ３ 製造プロセス条件と構造パラメータの関連データ ５ プロセスシミュレータ ７ 工程抽出プログラム ９ 工程条件算出プログラム １１ 製造工程データ １３ 表示部 １５ 入力部 １７ 素子構造保持部 １９ 関連工程リスト ２１ 製造プロセス条件保持部
Claims (2)
- 【請求項１】 所定の製造プロセス条件で行う半導体素
子の製造工程について、この製造工程をシミュレーショ
ンして半導体素子設計の支援を行う装置において、 前記製造プロセス条件を入力し、前記製造工程のシミュ
レーションを行うプロセスシミュレータと、 このプロセスシミュレータにて得られた半導体素子につ
いて、その半導体素子の素子構造とその素子構造に関連
する製造工程とを関連づけて記憶する関連データ記憶部
と、 前記半導体素子の所定の素子構造を入力し、この素子構
造に関連づけられた製造プロセス条件の製造工程を抽出
する制御部と、を備えることを特徴とする半導体設計支
援装置。 - 【請求項２】 前記制御部は、 前記半導体素子の所定の素子構造を入力し、この素子構
造に関連づけられた製造プロセス条件の製造工程を抽出
し、前記素子構造の内容に変更がある場合には、前記抽
出された製造工程の製造プロセス条件を算出して、前記
プロセスシミュレータに出力することを特徴とする請求
項１記載の半導体設計支援装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5768196A JPH09246133A (ja) | 1996-03-14 | 1996-03-14 | 半導体設計支援装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5768196A JPH09246133A (ja) | 1996-03-14 | 1996-03-14 | 半導体設計支援装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09246133A true JPH09246133A (ja) | 1997-09-19 |
Family
ID=13062683
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5768196A Abandoned JPH09246133A (ja) | 1996-03-14 | 1996-03-14 | 半導体設計支援装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09246133A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7100146B2 (en) | 2002-08-09 | 2006-08-29 | Kabushiki Kaisha Toshiba | Design system of alignment marks for semiconductor manufacture |
| US7272460B2 (en) | 2003-09-05 | 2007-09-18 | Kabushiki Kaisha Toshiba | Method for designing a manufacturing process, method for providing manufacturing process design and technology computer-aided design system |
-
1996
- 1996-03-14 JP JP5768196A patent/JPH09246133A/ja not_active Abandoned
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7100146B2 (en) | 2002-08-09 | 2006-08-29 | Kabushiki Kaisha Toshiba | Design system of alignment marks for semiconductor manufacture |
| US7272460B2 (en) | 2003-09-05 | 2007-09-18 | Kabushiki Kaisha Toshiba | Method for designing a manufacturing process, method for providing manufacturing process design and technology computer-aided design system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5901062A (en) | Semiconductor structure design and process visualization through the use of simple process models and intuitive interfaces | |
| TWI529551B (zh) | 用於實作圖形可編輯參數化單元之系統及方法 | |
| TW201921271A (zh) | 在虛擬半導體裝置製造環境中用於關鍵參數辨識、處理模型校正、及變異度分析的系統及方法 | |
| CN104346172B (zh) | 一种不规则div动态布局方法 | |
| US20170039302A1 (en) | Process simulator, layout editor, and simulation system | |
| TW200525696A (en) | Pattern(totem)forming method for a semiconductor device | |
| US20030135831A1 (en) | Method and system for creating test component layouts | |
| US7107193B1 (en) | Defining parameters for a finite elements analysis calculation in a computer-assisted drafting program | |
| CN116452756A (zh) | 三维场景局部自动化生成方法、装置、设备及存储介质 | |
| EP2752780B1 (en) | Simulation model generation method for filler mixed material | |
| CN113168713B (zh) | 小批量学习装置及其工作程序、工作方法及图像处理装置 | |
| CN114797109B (zh) | 对象编辑方法、装置、电子设备和存储介质 | |
| CN117827345A (zh) | 显示窗口界面布局方法及装置、视觉平台系统和存储介质 | |
| JP7651400B2 (ja) | 設計支援装置、制御方法、及びプログラム | |
| JP2657028B2 (ja) | 電気回路図表示装置 | |
| JP3688972B2 (ja) | バッチ情報作成装置 | |
| US7761835B2 (en) | Semiconductor device design method, semiconductor device design system, and computer program for extracting parasitic parameters | |
| JP4855853B2 (ja) | 解析装置、コンピュータの制御方法およびモデル作成プログラム | |
| JP3180536B2 (ja) | 設計方法および設計支援システム | |
| JP2026057932A (ja) | 部屋高さチェックシステム | |
| CN120470783A (zh) | 家居模型的定制组件生成方法、家居模型设计方法及装置 | |
| JP2002075811A (ja) | 半導体シミュレーションデッキ発生装置、半導体シミュレーションデッキ発生方法、及び半導体シミュレーションデッキ発生プログラムを記録した記録媒体 | |
| JP2000215227A (ja) | 図形編集装置 | |
| CN121280619A (zh) | 半导体版图的长程刻蚀负载效应的建模方法、设备与介质 | |
| JPH06274575A (ja) | 有限要素法解析のためのメッシュモデル作成方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20041018 |