JPH09246232A - Etching method of semiconductor device - Google Patents
Etching method of semiconductor deviceInfo
- Publication number
- JPH09246232A JPH09246232A JP5508396A JP5508396A JPH09246232A JP H09246232 A JPH09246232 A JP H09246232A JP 5508396 A JP5508396 A JP 5508396A JP 5508396 A JP5508396 A JP 5508396A JP H09246232 A JPH09246232 A JP H09246232A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- film
- semiconductor device
- insulating film
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005530 etching Methods 0.000 title claims abstract description 38
- 238000000034 method Methods 0.000 title claims abstract description 24
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- KRHYYFGTRYWZRS-UHFFFAOYSA-N hydrofluoric acid Substances F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims abstract description 12
- 238000001039 wet etching Methods 0.000 claims abstract description 10
- 229910001423 beryllium ion Inorganic materials 0.000 claims abstract description 8
- 238000010884 ion-beam technique Methods 0.000 claims abstract description 5
- 239000011229 interlayer Substances 0.000 claims description 20
- 238000010438 heat treatment Methods 0.000 claims description 18
- 125000002496 methyl group Chemical group [H]C([H])([H])* 0.000 claims description 7
- SCPYDCQAZCOKTP-UHFFFAOYSA-N silanol Chemical compound [SiH3]O SCPYDCQAZCOKTP-UHFFFAOYSA-N 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 4
- 238000010894 electron beam technology Methods 0.000 claims description 3
- 230000001678 irradiating effect Effects 0.000 claims 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 abstract 2
- PWOSZCQLSAMRQW-UHFFFAOYSA-N beryllium(2+) Chemical compound [Be+2] PWOSZCQLSAMRQW-UHFFFAOYSA-N 0.000 abstract 1
- 239000000243 solution Substances 0.000 description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 238000001459 lithography Methods 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 238000007796 conventional method Methods 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 239000011248 coating agent Substances 0.000 description 6
- 238000000576 coating method Methods 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- ATBAMAFKBVZNFJ-UHFFFAOYSA-N beryllium atom Chemical group [Be] ATBAMAFKBVZNFJ-UHFFFAOYSA-N 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 239000005380 borophosphosilicate glass Substances 0.000 description 5
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 4
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 229910052790 beryllium Inorganic materials 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000005368 silicate glass Substances 0.000 description 2
- 239000002253 acid Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000007853 buffer solution Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、半導体装置の製造工程
において、湿式エッチング液を使用してコンタクトホー
ル又はビアホールを形成する半導体装置のエッチング方
法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for etching a semiconductor device in which a contact hole or a via hole is formed by using a wet etching solution in a semiconductor device manufacturing process.
【０００２】[0002]
【従来の技術】図５乃至８は層間絶縁膜を成膜した後、
この層間絶縁膜にコンタクトホールを形成する従来の半
導体装置のエッチング方法を工程順に示す断面図であ
る。この従来方法においては、先ず、図５に示すよう
に、シリコン基板１の表面に、フィールド酸化膜２が形
成されており、このフィールド酸化膜２により素子形成
領域が画定されている。そして、この素子形成領域にい
ては、シリコン基板１の表面上にゲート酸化膜３が形成
されており、このゲート酸化膜３上に、ゲート電極４が
所定のパターンで形成されている。2. Description of the Related Art FIGS.
FIG. 6 is a cross-sectional view showing a step-by-step process of a conventional semiconductor device etching method for forming a contact hole in an interlayer insulating film. In this conventional method, first, as shown in FIG. 5, a field oxide film 2 is formed on the surface of a silicon substrate 1, and the field oxide film 2 defines an element formation region. In this element formation region, the gate oxide film 3 is formed on the surface of the silicon substrate 1, and the gate electrode 4 is formed on the gate oxide film 3 in a predetermined pattern.
【０００３】このゲート電極４が形成されたシリコン基
板１上の全面に、ＮＳＧ(Non-dopedSilicate Glass：非
ドープシリケートガラス)膜５及びＢＰＳＧ(Boro Phosp
hoSilicate Glass：ボロンリンドープシリケートガラ
ス)膜６を順次成膜し、その後、８００〜９５０℃で熱
処理を行い、ＢＰＳＧ膜６を平坦化する。An NSG (Non-doped Silicate Glass) film 5 and a BPSG (Boro Phospsp) are formed on the entire surface of the silicon substrate 1 on which the gate electrode 4 is formed.
hoSilicate Glass: Boron phosphorus-doped silicate glass) film 6 is sequentially formed, and then heat treatment is performed at 800 to 950 ° C. to flatten BPSG film 6.
【０００４】次いで、図６に示すように、レジスト７を
塗布し、リソグラフィーにより、コンタクト孔を形成す
べき部分に孔７ａ，７ｂを形成する。Next, as shown in FIG. 6, a resist 7 is applied, and holes 7a and 7b are formed by lithography in the portions where the contact holes are to be formed.
【０００５】その後、図７に示すように、ＨＦ（フッ
酸）又はＢＨＦ（バッファードフッ酸）の酸化膜エッチ
ング溶液にデバイスを浸漬することにより、レジスト７
をマスクにして層間絶縁膜６にコンタクトホール８を形
成する。そして、図８に示すように、硫酸過水溶液によ
りレジスト７を除去する。Then, as shown in FIG. 7, the device is dipped in an oxide film etching solution of HF (hydrofluoric acid) or BHF (buffered hydrofluoric acid) to form the resist 7
Using as a mask, a contact hole 8 is formed in the interlayer insulating film 6. Then, as shown in FIG. 8, the resist 7 is removed with a sulfuric acid / hydrogen peroxide mixture solution.
【０００６】この従来技術においては、レジスト７の塗
布、リソグラフィー及びレジストの除去の各工程が必要
である。This conventional technique requires the steps of coating the resist 7, lithography and removing the resist.
【０００７】次に、従来の他のビアホール形成方法につ
いて説明する。図９乃至１２はこの従来方法を工程順に
示す断面図であり、図９乃至１２において、図５乃至７
と同一物には同一符号を付してその詳細な説明を省略す
る。先ず、図８に示す工程で、ＢＰＳＧ膜６にコンタク
トホール８が形成されたデバイスを作成し、その後、図
９に示すように、コンタクトホール８内にアルミニウム
材料を埋め込むようにしてアルミニウム配線９を所定の
パターンで形成する。その後、このアルミニウム配線９
上にＮＳＧ膜１０を一様に成膜する。Next, another conventional method for forming via holes will be described. 9 to 12 are cross-sectional views showing this conventional method in the order of steps, and in FIGS.
The same reference numerals are given to the same components, and detailed description thereof will be omitted. First, in the process shown in FIG. 8, a device in which the contact hole 8 is formed in the BPSG film 6 is formed, and thereafter, as shown in FIG. 9, the aluminum wiring 9 is formed by filling the contact hole 8 with an aluminum material. It is formed in a predetermined pattern. After that, this aluminum wiring 9
The NSG film 10 is uniformly formed on top.
【０００８】その後、図１０に示すように、ＳＯＧ(Spi
n On GIass)膜１１を塗布し、２００〜５００℃の熱処
理を行い、表面を平坦化する。更に、全面に、ＮＳＧ膜
１２を成膜する。Then, as shown in FIG. 10, SOG (Spi
An n on GIass) film 11 is applied and heat treatment is performed at 200 to 500 ° C. to flatten the surface. Further, the NSG film 12 is formed on the entire surface.
【０００９】そして、図１１に示すように、レジスト１
３を塗布し、リソグラフィーにより、ビアホールを形成
すべき部分に孔１３ａを形成する。その後、このデバイ
スをＨＦ又はＢＨＦの酸化エッチング溶液に浸漬するこ
とにより、レジスト１３をマスクとして湿式エッチング
することにより、ＮＳＧ膜１０、１２及びＳＯＧ膜１１
にビアホール１４を形成する。Then, as shown in FIG.
3 is applied, and a hole 13a is formed in a portion where a via hole is to be formed by lithography. Then, the device is immersed in an HF or BHF oxidation etching solution, and wet-etched using the resist 13 as a mask, whereby the NSG films 10 and 12 and the SOG film 11 are etched.
A via hole 14 is formed in.
【００１０】次いで、図１２に示すように、硫酸過水溶
液により、レジスト１３を除去する。この従来方法にお
いても、レジスト塗布、リソグラフィー及びレジスト除
去の各工程が必要である。Next, as shown in FIG. 12, the resist 13 is removed with a sulfuric acid / hydrogen peroxide solution. This conventional method also requires the steps of resist coating, lithography and resist removal.
【００１１】[0011]
【発明が解決しようとする課題】前述の如く、従来方法
においては、コンタクトホール及びビアホールの形成に
は、いずれの場合もレジスト塗布、リソグラフィー及び
レジスト除去の各工程が必要であり、多数の工程を必要
としている。また、コンタクトホールの形成において
は、ＮＳＧ膜５及びＢＰＳＧ膜６の２回の絶縁膜成膜工
程が必要であると共に、ビアホールの形成においては、
ＮＳＧ膜１０、ＳＯＧ膜１１及びＮＳＧ膜１２の３回の
絶縁膜の成膜工程が必要であるため、これらの絶縁膜の
成膜にも多大の工程が必要である。As described above, in the conventional method, in order to form the contact hole and the via hole, the steps of resist coating, lithography and resist removal are required, and many steps are required. In need of. Further, in forming the contact hole, two steps of forming the insulating film of the NSG film 5 and the BPSG film 6 are required, and in forming the via hole,
Since three steps of forming the insulating film of the NSG film 10, the SOG film 11 and the NSG film 12 are required, a great number of steps are required for forming these insulating films.
【００１２】本発明はかかる問題点に鑑みてなされたも
のであって、工程数を削減して、簡素な方法でコンタク
トホール及びビアホールを形成することができる半導体
装置のエッチング加工方法を提供することを目的とす
る。The present invention has been made in view of the above problems, and provides a semiconductor device etching method capable of forming a contact hole and a via hole by a simple method by reducing the number of steps. With the goal.
【００１３】[0013]
【課題を解決するための手段】本発明に係る半導体装置
のエッチング加工方法は、層間絶縁膜に集束イオンビー
ム（Focused Ion Beam(FIB)）又は電子ビーム（Electro
n Beam (EB)）を照射し、次いで熱処理した後、エッチ
ング溶液により湿式エッチングすることを特徴とする。A method of etching a semiconductor device according to the present invention comprises a focused ion beam (FIB) or an electron beam (electron beam) on an interlayer insulating film.
n Beam (EB)), followed by heat treatment, and then wet etching with an etching solution.
【００１４】また、本発明の半導体装置のエッチング加
工方法においては、前記集束イオンビームは、ベリリウ
ムイオンを使用したときに、ドーズ量３．４×１０13乃
至１．３×１０14／ｃｍ-2で行なうことが好ましい。In the method for etching a semiconductor device according to the present invention, the focused ion beam has a dose amount of 3.4 × 10 13 to 1.3 × 10 14 / cm -2 when beryllium ions are used. Is preferable.
【００１５】更に、前記層間絶縁膜は、好ましくは、少
なくとも１つメチル基を有する有機シラノール系材料膜
である。Furthermore, the interlayer insulating film is preferably an organic silanol-based material film having at least one methyl group.
【００１６】更にまた、前記層間絶縁膜が下記化学式１
に分子式を示すＬＳ−ＳＯＧ膜である場合、前記熱処理
は前記ＬＳ−ＳＯＧ膜のビーム露光後、２００乃至４５
０℃の温度で加熱するものであることが好ましい。Furthermore, the interlayer insulating film has the following chemical formula 1.
In the case of the LS-SOG film having the molecular formula shown in FIG.
It is preferable to heat at a temperature of 0 ° C.
【００１７】[0017]
【化１】 Embedded image
【００１８】更にまた、前記熱処理が、２００乃至４５
０℃の温度に加熱するものである場合、この熱処理後の
湿式エッチングにおけるエッチング溶液は、バッファ−
ドフッ酸又はフッ酸であることが好ましい。Furthermore, the heat treatment is performed in the range of 200 to 45.
When heating to a temperature of 0 ° C., the etching solution in the wet etching after the heat treatment is a buffer solution.
It is preferably dehydrofluoric acid or hydrofluoric acid.
【００１９】本発明においては、、コンタクトホール又
はビアホールを形成すべき部分の層間絶縁膜にＦＩＢ又
はＥＢを照射してこの照射部分にイオン又は電子を注入
した後、熱処理する。そうすると、この照射部分はエッ
チング液に対するエッチングレートが高く（例えば、Ｂ
ＨＦ溶液に対するエッチレート２００〜１１００ｎｍ／
分）、非照射部分は殆どエッチングされない（例えば、
ＢＨＦ溶液に対するエッチレート０ｎｍ／分）。このよ
うに照射部分はエッチング選択比が高く、その後湿式エ
ッチングすることにより、照射部分を除去することがで
きる。このようにして、コンタクトホール又はビアホー
ルがエッチング加工される。このように、本発明方法に
おいては、層間絶縁膜は１回の形成工程で済み、また、
レジスト塗布、リソグラフィー及びレジスト除去の各工
程が不要である。更に、湿式エッチングにより層間絶縁
膜にエッチング加工を施すので、処理コストが低いと共
に、ビーム加工技術を使用するため、微細化が容易で集
積化を図ることができる。In the present invention, FIB or EB is irradiated to the interlayer insulating film in the portion where the contact hole or the via hole is to be formed, ions or electrons are injected into this irradiated portion, and then heat treatment is performed. Then, the irradiated portion has a high etching rate with respect to the etching liquid (for example, B
Etching rate for HF solution 200-1100 nm /
Minute), the non-irradiated part is hardly etched (for example,
Etch rate for BHF solution 0 nm / min). As described above, the irradiated portion has a high etching selection ratio, and the irradiated portion can be removed by wet etching thereafter. In this way, the contact hole or via hole is etched. Thus, in the method of the present invention, the interlayer insulating film need only be formed once, and
The steps of resist coating, lithography and resist removal are unnecessary. Furthermore, since the interlayer insulating film is subjected to etching processing by wet etching, the processing cost is low, and since the beam processing technique is used, miniaturization is easy and integration can be achieved.
【００２０】例えば、層間絶縁膜として少なくとも１つ
メチル基を有する有機シラノール系を使用し、この層間
絶縁膜にＦＩＢ又はＥＢのビームを照射すると、有機シ
ラノール系絶縁膜は、シリコンとメチル基との結合が切
れ、メチル基は気体の分子となる。そして、更に２００
℃以上の温度で熱処理することにより、結合が切れたシ
リコン原子は近傍の酸素と新たに結合し、これにより、
ＢＨＦがＨＦ溶液に可溶なＳｉＯ2に変化する。For example, when an organic silanol-based material having at least one methyl group is used as the interlayer insulating film and this interlayer insulating film is irradiated with a beam of FIB or EB, the organic silanol-based insulating film is formed of silicon and methyl groups. The bond is broken and the methyl group becomes a gas molecule. And 200 more
By heat treatment at a temperature of ℃ or more, the broken silicon atoms are newly combined with oxygen in the vicinity.
BHF changes to SiO 2 which is soluble in HF solution.
【００２１】層間絶縁膜としては、常温での安定性が良
好であることから、ＬＳ−ＳＯＧ(Ladder Silicone-Spi
n On Glass)を使用することが好ましい。Since the interlayer insulating film has good stability at room temperature, LS-SOG (Ladder Silicone-Spi) is used.
n On Glass) is preferably used.
【００２２】図４はこのＬＳ−ＳＯＧ膜を層間絶縁膜と
して使用し、この層間絶縁膜にベリリウムイオンを使用
したＦＩＢのビームを照射し、１５０乃至６００℃の温
度で熱処理したときのエッチングレートに対する熱処理
温度及びイオンのドーズ量の影響を調べた結果を示すも
のである。即ち、図４は注入されたベリリウムイオンの
ドーズ量と、熱処理温度と、ＢＨＦに対するエッチング
レートとの関係を示すグラフ図である。この図４からわ
かるように、ＦＩＢを照射しなかった場合には（ドーズ
量：０）、ＢＨＦに対するエッチングレートは０ｎｍ／
分であるのに対し、ビームが照射された領域はＢＨＦ溶
液に対するエッチングレートが極めて高い。また、熱処
理温度が１５０℃の場合は、ＦＩＢを照射した場合も照
射しない場合もエッチングレートに差はなく、いずれも
０ｎｍ／分であった。また、熱処理温度が５００℃の場
合は、ＦＩＢを照射していない部分もＢＨＦ及びＨＦ溶
液に可溶なＳｉＯ2に変化してしまう。しかしながら、
熱処理温度が２００乃至４５０℃の場合はＦＩＢの照射
により照射しない場合と比してエッチングレートに大き
な差が生じる。このため、層間絶縁膜がＬＳ−ＳＯＧ膜
の場合は、熱処理温度を２００乃至４５０℃にする。FIG. 4 shows the etching rate when the LS-SOG film is used as an interlayer insulating film, and the interlayer insulating film is irradiated with a beam of FIB using beryllium ions and heat-treated at a temperature of 150 to 600.degree. It shows the result of examining the influence of the heat treatment temperature and the dose amount of ions. That is, FIG. 4 is a graph showing the relationship between the dose amount of implanted beryllium ions, the heat treatment temperature, and the etching rate for BHF. As can be seen from FIG. 4, when FIB is not irradiated (dose amount: 0), the etching rate for BHF is 0 nm /
In contrast, the region irradiated with the beam has an extremely high etching rate for the BHF solution. Further, when the heat treatment temperature was 150 ° C., there was no difference in the etching rate between the cases where the FIB was irradiated and the cases where the FIB was not irradiated, and both were 0 nm / min. Further, when the heat treatment temperature is 500 ° C., the portion not irradiated with FIB also changes to SiO 2 soluble in BHF and HF solution. However,
When the heat treatment temperature is 200 to 450 ° C., there is a large difference in etching rate as compared with the case where irradiation is not performed by FIB irradiation. Therefore, when the interlayer insulating film is the LS-SOG film, the heat treatment temperature is set to 200 to 450 ° C.
【００２３】また、ベリリウム原子のＦＩＢを照射した
とき、図４からわかるように、適切なドーズ量は３．４
×１０13乃至１．３×１０14ｃｍ-2である。ベリリウム
イオンのドーズ量が３．４×１０13ｃｍ-2より少ない
と、ＦＩＢの照射によりＬＳ−ＳＯＧからＳｉＯ2への
変化が進まない。また、ベリリウムイオンのドーズ量が
１．３×１０14より多いと、近くにあるコンタクトと接
してしまう。このため、ベリリウムイオンの場合は、そ
のドーズ量を３．４×１０13乃至１．３×１０14ｃｍ-2
にすることが好ましい。このドーズ量範囲であると、図
４から明らかなように、ＦＩＢを照射しない場合に比し
て極めて高いエッチングレートが得られ、エッチング選
択比が極めて高くなる。When FIB of beryllium atoms is irradiated, as is apparent from FIG. 4, an appropriate dose amount is 3.4.
× 10 13 to 1.3 × 10 14 cm -2 . When the dose amount of beryllium ions is less than 3.4 × 10 13 cm -2 , the change from LS-SOG to SiO 2 does not proceed due to FIB irradiation. Further, if the dose amount of beryllium ions is more than 1.3 × 10 14 , the contact with a nearby contact will occur. Therefore, in the case of beryllium ions, the dose is 3.4 × 10 13 to 1.3 × 10 14 cm -2.
Is preferable. In this dose amount range, as is clear from FIG. 4, an extremely high etching rate can be obtained as compared with the case where FIB is not irradiated, and the etching selection ratio becomes extremely high.
【００２４】一方、シリコン原子のＦＩＢを用いると、
質量数が大きいため、１個当たりのシリコン原子が有機
シラノール系のメチル基を分離する割合が、ベリリウム
の場合の約２〜３倍である。このため、シリコン原子を
使用した場合の最適なドーズ量は、それに反比例してベ
リリウム原子の場合の約１／２乃至１／３である。On the other hand, when FIB of silicon atoms is used,
Since the mass number is large, the rate at which one silicon atom separates an organic silanol-based methyl group is about 2 to 3 times that in the case of beryllium. Therefore, the optimum dose amount when silicon atoms are used is inversely proportional to about 1/2 to 1/3 that of beryllium atoms.
【００２５】ＥＢの場合は有機シラノール系のメチル基
を分離する割合が、ベリリウムを使用したＦＩＢの場合
に比して２〜４桁小さいので、ＥＢの場合の最適なドー
ズ量はベリリウムを使用したＦＩＢの場合よりも２〜４
桁大きい。In the case of EB, the ratio of separating the organic silanol-based methyl group is smaller by 2 to 4 orders of magnitude than in the case of FIB using beryllium. 2-4 more than FIB
Order of magnitude larger.
【００２６】[0026]
【実施例】次に、本発明の実施例について、添付の図面
を参照して具体的に説明する。本実施例は本発明をコン
タクトホールの形成に適用したものである。図１乃至図
３は本実施例を工程順に示す断面図である。図１に示す
ように、シリコン基板１の表面にフィールド酸化膜２が
形成されていて、このフィールド酸化膜２に囲まれた領
域に素子形成領域が区画されている。この素子形成領域
にはシリコン基板１の表面上にゲート酸化膜３が形成さ
れており、このゲート酸化膜３の上にゲート電極４が選
択的に形成されている。そして、ゲート電極４を形成し
た後、本実施例においては、全面にＬＳ−ＳＯＧ膜１５
をスピンコート法により６０００Åの厚さに塗布する。Embodiments of the present invention will now be specifically described with reference to the accompanying drawings. This embodiment applies the present invention to the formation of contact holes. 1 to 3 are sectional views showing this embodiment in the order of steps. As shown in FIG. 1, a field oxide film 2 is formed on the surface of a silicon substrate 1, and an element formation region is defined in a region surrounded by the field oxide film 2. In this element formation region, a gate oxide film 3 is formed on the surface of the silicon substrate 1, and a gate electrode 4 is selectively formed on the gate oxide film 3. After forming the gate electrode 4, in this embodiment, the LS-SOG film 15 is formed on the entire surface.
Is applied to a thickness of 6000Å by spin coating.
【００２７】次いで、図２に示すように、例えば、ドー
ズ量が１×１０14ｃｍ-2、エネルギーが３００ｋｅＶ
で、コンタクトホールを形成すべき部分に二価のベリリ
ウムソースのＦＩＢ描画を行う。その後、例えば、４０
０℃で３０分熱処理を行なう。Next, as shown in FIG. 2, for example, the dose amount is 1 × 10 14 cm -2 and the energy is 300 keV.
Then, FIB drawing of a bivalent beryllium source is performed on the portion where the contact hole is to be formed. Then, for example, 40
Heat treatment is performed at 0 ° C. for 30 minutes.
【００２８】その後、図３に示すように、熱処理後のデ
バイスを例えばＢＨＦ溶液に浸漬することにより、ＬＳ
−ＳＯＧ膜１５におけるビームが照射されて変質した部
分のみを除去する。これにより、ＬＳ−ＳＯＧ膜１５に
コンタクトホール１６が形成される。After that, as shown in FIG. 3, the device after the heat treatment is immersed in, for example, a BHF solution to obtain LS.
-Only the portion of the SOG film 15 that has been altered by irradiation with the beam is removed. As a result, the contact hole 16 is formed in the LS-SOG film 15.
【００２９】このように、本実施例においては、層間絶
縁膜を１回の工程で形成するだけで足り、またレジスト
塗布、リソグラフィー及びレジスト除去の各工程が不要
である。従って、本実施においては、迅速にエッチング
加工することができると共に、処理コストが極めて低く
なる。また、湿式エッチングによりエッチング加工する
ので、加工コストが低いと共に、ビーム加工により描画
するので、微細加工が可能である。As described above, in this embodiment, it is sufficient to form the interlayer insulating film in one step, and the steps of resist coating, lithography and resist removal are unnecessary. Therefore, in the present embodiment, the etching process can be performed quickly, and the processing cost is extremely low. Further, since the etching process is performed by wet etching, the processing cost is low, and since the drawing is performed by beam processing, fine processing is possible.
【００３０】なお、ビアホールの形成の場合は、図５乃
至図８と、図９乃至図１２との対比から明らかなよう
に。上記図１乃至図３の実施例に対し、被加工層間絶縁
膜の下でゲート電極がアルミニウム配線に代わるだけで
あり、同様にしてビアホールを形成することができる。In the case of forming a via hole, it is apparent from the comparison between FIGS. 5 to 8 and FIGS. 9 to 12. Compared to the embodiments of FIGS. 1 to 3, the gate electrode only replaces the aluminum wiring under the processed interlayer insulating film, and the via hole can be formed in the same manner.
【００３１】[0031]
【発明の効果】以上説明したように、本願発明によれ
ば、層間絶縁膜を１回の工程で形成でき、工程数が減少
する。また、レジスト塗布、リソグラフィー及びレジス
ト除去の各工程を省略できる。更に、ＢＨＦ及びＨＦ等
の湿式エッチング液によりエッチングするので、ドライ
エッチングに比べてエッチング装置の装置コストが低
く、加工コストが低くなるという利点がある。更にま
た、本発明においては、ＦＩＢ又はＥＢというビーム加
工技術を使用して、エッチングホール又はビアホールを
描画するので、微細化が容易であると共に、高集積化が
可能である。As described above, according to the present invention, the interlayer insulating film can be formed in one step, and the number of steps is reduced. Further, the steps of resist coating, lithography and resist removal can be omitted. Further, since etching is performed using a wet etching solution such as BHF and HF, there is an advantage that the apparatus cost of the etching apparatus is lower and the processing cost is lower than that of dry etching. Furthermore, in the present invention, since the etching hole or the via hole is drawn by using the beam processing technique of FIB or EB, miniaturization is easy and high integration is possible.
【図１】本発明の実施例方法の１工程を示す断面図であ
る。FIG. 1 is a sectional view showing a step of a method according to an embodiment of the present invention.
【図２】図１の次の工程を示す断面図である。FIG. 2 is a cross-sectional view showing the next step of FIG.
【図３】図２の次の工程を示す断面図である。FIG. 3 is a cross-sectional view showing the next step of FIG.
【図４】注入イオンのドーズ量及び熱処理温度と、ＢＨ
Ｆに対するエッチングレートとの関係を示すグラフ図で
ある。FIG. 4 is a dose amount of implanted ions and a heat treatment temperature, and BH.
It is a graph which shows the relationship with the etching rate with respect to F.
【図５】従来のコンタクトホール形成方法の１工程を示
す断面図である。FIG. 5 is a cross-sectional view showing one step of a conventional contact hole forming method.
【図６】図５の次の工程を示す断面図である。FIG. 6 is a cross-sectional view showing the next step of FIG.
【図７】図６の次の工程を示す断面図である。FIG. 7 is a cross-sectional view showing the next step of FIG.
【図８】図７の次の工程を示す断面図である。FIG. 8 is a cross-sectional view showing the next step of FIG.
【図９】従来のビアホールの形成方法の１工程を示す断
面図である。FIG. 9 is a cross-sectional view showing one step of a conventional method for forming via holes.
【図１０】図９の次の工程を示す断面図である。FIG. 10 is a cross-sectional view showing the next step of FIG.
【図１１】図１０の次の工程を示す断面図である。FIG. 11 is a cross-sectional view showing the next step of FIG.
【図１２】図１１の次の工程を示す断面図である。FIG. 12 is a cross-sectional view showing the next step of FIG. 11.
１：シリコン基板 ２：フィールド酸化膜 ３：ゲート酸化膜 ４：ゲート電極 ５、１０、１２：ＮＳＧ膜 ６：ＢＰＳＧ膜 ７：レジスト ８、１６：コンタクトホール ９：アルミニウム配線 １１：ＳＯＧ膜 １５：ＬＳ−ＳＯＧ膜 1: Silicon substrate 2: Field oxide film 3: Gate oxide film 4: Gate electrode 5, 10, 12: NSG film 6: BPSG film 7: Resist 8, 16: Contact hole 9: Aluminum wiring 11: SOG film 15: LS -SOG film
Claims (5)
ビームを照射し、次いで熱処理した後、エッチング溶液
により湿式エッチングすることを特徴とする半導体装置
のエッチング加工方法。1. A method for etching a semiconductor device, which comprises irradiating a focused ion beam or an electron beam on the interlayer insulating film, heat-treating the same, and then wet-etching with an etching solution.
オンを使用したときに、ドーズ量３．４×１０13乃至
１．３×１０14／ｃｍ-2で行なうことを特徴とする請求
項１に記載の半導体装置のエッチング加工方法。2. The focused ion beam is performed at a dose amount of 3.4 × 10 13 to 1.3 × 10 14 / cm −2 when beryllium ions are used. Method for etching semiconductor device.
ル基を有する有機シラノール系材料膜であることを特徴
とする請求項１又は２に記載の半導体装置のエッチング
加工方法。3. The method of etching a semiconductor device according to claim 1, wherein the interlayer insulating film is an organic silanol-based material film having at least one methyl group.
り、前記熱処理は前記ＬＳ−ＳＯＧ膜のビーム露光後、
２００乃至４５０℃の温度で加熱するものであることを
特徴とする請求項１乃至３のいずれか１項に記載の半導
体装置のエッチング加工方法。4. The interlayer insulating film is an LS-SOG film, and the heat treatment is performed after beam exposure of the LS-SOG film.
4. The method for etching a semiconductor device according to claim 1, wherein the etching is performed at a temperature of 200 to 450 [deg.] C.
は、バッファ−ドフッ酸又はフッ酸であることを特徴と
する請求項１乃至４のいずれか１項に記載の半導体装置
のエッチング方法。5. The method for etching a semiconductor device according to claim 1, wherein the etching solution in the wet etching is buffered hydrofluoric acid or hydrofluoric acid.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5508396A JPH09246232A (en) | 1996-03-12 | 1996-03-12 | Etching method of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5508396A JPH09246232A (en) | 1996-03-12 | 1996-03-12 | Etching method of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09246232A true JPH09246232A (en) | 1997-09-19 |
Family
ID=12988830
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5508396A Pending JPH09246232A (en) | 1996-03-12 | 1996-03-12 | Etching method of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09246232A (en) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6902771B2 (en) | 2000-02-01 | 2005-06-07 | Jsr Corporation | Process for producing silica-based film, silica-based film, insulating film, and semiconductor device |
| US7026053B2 (en) | 2001-01-29 | 2006-04-11 | Jsr Corporation | Process for producing silica-based film, silica-based film, insulating film, and semiconductor device |
| JP2010034712A (en) * | 2008-07-25 | 2010-02-12 | Citizen Finetech Miyota Co Ltd | Method for manufacturing crystal element |
| KR100955928B1 (en) * | 2003-06-30 | 2010-05-03 | 주식회사 하이닉스반도체 | Via hole formation method of semiconductor device |
| JP2011082735A (en) * | 2009-10-06 | 2011-04-21 | Seiko Epson Corp | Method for manufacturing crystal vibration chip, and crystal device |
| JP2018533214A (en) * | 2015-10-14 | 2018-11-08 | エクソジェネシス コーポレーション | Etching method very shallow using neutral beam processing based on gas cluster ion beam technology |
| US20190035676A1 (en) * | 2017-07-31 | 2019-01-31 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for manufacturing semiconductor device, method for packaging semiconductor chip, method for manufacturing shallow trench isolation (sti) |
| US10858732B2 (en) | 2010-08-23 | 2020-12-08 | Exogenesis Corporation | Method for neutral beam processing based on gas cluster ion beam technology and articles produced thereby |
-
1996
- 1996-03-12 JP JP5508396A patent/JPH09246232A/en active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6902771B2 (en) | 2000-02-01 | 2005-06-07 | Jsr Corporation | Process for producing silica-based film, silica-based film, insulating film, and semiconductor device |
| US7026053B2 (en) | 2001-01-29 | 2006-04-11 | Jsr Corporation | Process for producing silica-based film, silica-based film, insulating film, and semiconductor device |
| KR100955928B1 (en) * | 2003-06-30 | 2010-05-03 | 주식회사 하이닉스반도체 | Via hole formation method of semiconductor device |
| JP2010034712A (en) * | 2008-07-25 | 2010-02-12 | Citizen Finetech Miyota Co Ltd | Method for manufacturing crystal element |
| JP2011082735A (en) * | 2009-10-06 | 2011-04-21 | Seiko Epson Corp | Method for manufacturing crystal vibration chip, and crystal device |
| US10858732B2 (en) | 2010-08-23 | 2020-12-08 | Exogenesis Corporation | Method for neutral beam processing based on gas cluster ion beam technology and articles produced thereby |
| JP2018533214A (en) * | 2015-10-14 | 2018-11-08 | エクソジェネシス コーポレーション | Etching method very shallow using neutral beam processing based on gas cluster ion beam technology |
| CN114899096A (en) * | 2015-10-14 | 2022-08-12 | 艾克索乔纳斯公司 | Ultra-shallow etch method using neutral beam processing based on gas cluster ion beam technology and articles produced thereby |
| US11735432B2 (en) | 2015-10-14 | 2023-08-22 | Exogenesis Corporation | Method and apparatus for forming substrate surfaces with exposed crystal lattice using accelerated neutral atom beam |
| US20190035676A1 (en) * | 2017-07-31 | 2019-01-31 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for manufacturing semiconductor device, method for packaging semiconductor chip, method for manufacturing shallow trench isolation (sti) |
| US11152251B2 (en) * | 2017-07-31 | 2021-10-19 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for manufacturing semiconductor device having via formed by ion beam |
| US11626320B2 (en) | 2017-07-31 | 2023-04-11 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for manufacturing semiconductor device, method for packaging semiconductor chip, method for manufacturing shallow trench isolation (STI) |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4253888A (en) | Pretreatment of photoresist masking layers resulting in higher temperature device processing | |
| US4292156A (en) | Method of manufacturing semiconductor devices | |
| JPS6359251B2 (en) | ||
| JPH09246232A (en) | Etching method of semiconductor device | |
| JPH01199456A (en) | Manufacture of semiconductor integrated circuit | |
| EP0171186A1 (en) | Method of manufacturing a semiconductor device involving the etching of a polycrystalline silicon layer | |
| JP2000221699A (en) | Processing method of membrane | |
| JP3391575B2 (en) | Method for curing multilayer SOG film | |
| JP2736276B2 (en) | Method for reducing mobile ion contamination in semiconductor integrated circuits | |
| JP2000100747A (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JPH0393233A (en) | Manufacture of semiconductor device | |
| JPS63119527A (en) | Manufacture of semiconductor device | |
| JP2000232209A (en) | Manufacturing method of large capacity capacitor | |
| JPH09246507A (en) | Semiconductor device and its manufacture | |
| JPH05102184A (en) | Formation method of ldd sidewall by resist | |
| JPH0997836A (en) | Method of forming contact hole | |
| JPH07273104A (en) | Hardening method for sog film | |
| JP3104388B2 (en) | Dry etching method | |
| JPH03160728A (en) | Manufacture of transistor | |
| JPS632329A (en) | Manufacture of semiconductor device | |
| JPH0533163A (en) | Method for forming shape of insulating film layer | |
| JPH0457095B2 (en) | ||
| JPS6081863A (en) | Manufacture of semiconductor device | |
| JPH09129602A (en) | Method for manufacturing semiconductor device | |
| JPH01135017A (en) | Manufacture of semiconductor device |