JPH09246331A - 半導体装置の製造方法及びこれに用いる配線パターンフィルム - Google Patents

半導体装置の製造方法及びこれに用いる配線パターンフィルム

Info

Publication number
JPH09246331A
JPH09246331A JP8051642A JP5164296A JPH09246331A JP H09246331 A JPH09246331 A JP H09246331A JP 8051642 A JP8051642 A JP 8051642A JP 5164296 A JP5164296 A JP 5164296A JP H09246331 A JPH09246331 A JP H09246331A
Authority
JP
Japan
Prior art keywords
lead
wiring pattern
bonding tool
electrode terminal
pattern film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8051642A
Other languages
English (en)
Inventor
Yukiharu Takeuchi
之治 竹内
Noboru Sakaguchi
登 坂口
Tetsuya Koyama
鉄也 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP8051642A priority Critical patent/JPH09246331A/ja
Publication of JPH09246331A publication Critical patent/JPH09246331A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/701Tape-automated bond [TAB] connectors

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 ボンディングツールを用いて配線パターンフ
ィルムのリードを正確に半導体チップの電極端子にボン
ディングし、信頼性の高いチップサイズの半導体装置を
得る。 【解決手段】 半導体チップ10の電極端子8の形成面
に、一端が外部接続端子を形成する端子部に形成され、
他端が前記電極端子に接続するリードに形成された配線
パターンが前記リードを形成した部分を窓として絶縁性
フィルム20に支持されて形成された配線パターンフィ
ルム12を、前記外部接続端子を形成する面を外面とし
て前記窓部分で前記電極端子を露出させて接着し、前記
リード8の上方からボンディングツール22を突き降ろ
してリードを突き切るとともに、そのまま突き切られた
リード端をボンディングツールの端面で突くことにより
リードを曲げつつ前記電極端子にリード端を位置合わせ
してボンディングする半導体装置の製造方法において、
前記ボンディングツール22の端面と前記ボンディング
ツールが当接する前記リード8の当接面とを凹凸係合さ
せてボンディングすることを特徴とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体チップと略同
サイズに形成する半導体装置の製造方法及びこれに用い
る配線パターンフィルムに関する。
【0002】
【従来の技術】半導体チップを封止して形成する半導体
装置として、半導体チップと略同サイズに形成して成る
製品がある。この半導体装置は半導体チップの電極端子
を形成した面を封止し、この面上に実装基板に接続する
ための外部接続端子を配置して半導体チップと略同等の
大きさに形成したものである。図15はチップサイズに
形成した半導体装置の従来例を実装面側から見た状態を
示す。5が外部接続端子、6が外部接続端子5と半導体
チップの電極端子とを電気的に接続するリードである。
電極端子は半導体チップの周縁部に配置されており、リ
ード6は外部接続端子5から配線パターンを介して外周
縁側に引き出され電極端子と電気的に接続されている。
7は半導体チップを保持するためのカンである。
【0003】図16はリード6と半導体チップ10の電
極端子8との接続状態、および半導体チップ10上にお
ける外部接続端子5の支持状態等を示す。この半導体装
置は一端に外部接続端子5が接合され他端がリード6と
して形成された配線パターン9を絶縁性フィルム20に
より支持した配線パターンフィルム12をエラストマー
等の接着層14を介して半導体チップ10に接着し、配
線パターンフィルム12の周縁から延出させたリード6
を電極端子8にボンディングして形成される。14aは
接着層14と同じ樹脂で、リード6をボンディングした
後、リード6および電極端子8の露出部分を封止してい
る。16は外部接続端子5を除いて配線パターンフィル
ム12の表面を被覆したソルダレジストである。なお、
配線パターンフィルム12を半導体チップ10に接着す
る場合、接着性を有する絶縁性フィルム20を用いるこ
とにより接着層14を介さずに接着することも可能であ
る。
【0004】図17は配線パターンフィルム12のリー
ド6を電極端子8にボンディングする様子を示す。リー
ド6をボンディングする場合は、図のようにリード6の
上面にボンディングツール22を当接させ、ボンディン
グツール22でリード6を突いて絶縁性フィルム20に
よって支持されたリード6を突き切るとともに、そのま
まボンディングツール22の端面でリード6を押し曲げ
るようにして電極端子8の位置まで突き降ろして接合す
る。リード6はこのボンディング操作によって、図16
に示すように基端側から電極端子8に向けて曲線状に曲
げられる。ボンディングツール22による接合は超音波
を併用した熱圧着による。
【0005】図18は半導体チップ10に配線パターン
フィルム12を配置した状態を拡大して示す。リード6
は絶縁性フィルム20に設けた窓部分で絶縁性フィルム
20にかけ渡すように支持され、窓部分で電極端子8を
露出させるとともに各々の電極端子8の上方にリード6
が位置するよう位置合わせして配線パターンフィルム1
2が接着される。ボンディングツール22はリード6の
切断位置の上方から突き降ろされリード6を切断した
後、切断位置から若干横方向に移動しながら電極端子8
まで下降してリード6を電極端子8にボンディングす
る。ボンディングツール22によるボンディングはこの
ようにリード6の1本ずつに対して行うものである。
【0006】
【発明が解決しようとする課題】図19は配線パターン
フィルム12を用いて半導体装置を作成する際に使用す
るボンディングツール22のツール端部を示す。ボンデ
ィングツール22は端面に十字形の凹部22aを設ける
とともに、エッジ部を鋭角に形成している。このように
ボンディングツール22の端部を鋭角に形成しているの
は、リード6をボンディングする際に、リード6の切断
が容易にできるようにするためと、リード6を切断した
後、リード6を電極端子8の位置まで確実に保持して曲
げることができるようにするためである。
【0007】リード6を切断した後、ボンディングツー
ル22は若干、横に移動しながら電極端子8まで降下す
るから、このときリード6に対しボンディングツール2
2が滑ると、リード6を電極端子8の位置に確実に位置
合わせしてボンディングすることができなくなる。した
がって、従来はボンディングツール22の端面のエッジ
部を鋭角に形成してリード6の保持性を得ているのであ
る。ところが、上記のように端面のエッジ部を鋭角に形
成したボンディングツール22を使用すると、電極端子
22に接合したリード6の接合端での強度が弱まり、接
合端でリード6が切れやすくなるといった問題が生じて
いる。
【0008】図20に電極端子8でのリード6のボンデ
ィング部6aを拡大して示す。リード6を電極端子8に
接合する場合、ボンディングツール22はリード6を若
干押しつぶすようにする。このとき、ボンディング部6
aの上面には前記凹部22aによる膨出部6bが形成さ
れるが、リード6の立ち上がり部分Aでは、ボンディン
グツール22の端面のエッジ部により鋭角部分が形成さ
れるため、鋭角に形成された立ち上がり部分でクラック
が生じやすくなっており、接合端での強度が弱くなって
リード6が断線しやすくなるのである。
【0009】本発明は、上述したような配線パターンフ
ィルムを用いて半導体装置を形成する際における問題点
を解消すべくなされたものであり、リードをボンディン
グする際のリードの保持性を良好にして電極端子に確実
にリードをボンディングすることができ、かつボンディ
ング後のリードの断線を有効に防止することができる半
導体装置の製造方法及びこれに用いる配線パターンフィ
ルムを提供することを目的とする。
【0010】
【課題を解決するための手段】本発明は上記目的を達成
するため次の構成を備える。すなわち、半導体チップの
電極端子の形成面に、一端が外部接続端子を形成する端
子部に形成され、他端が前記電極端子に接続するリード
に形成された配線パターンが前記リードを形成した部分
を窓として絶縁性フィルムに支持されて形成された配線
パターンフィルムを、前記外部接続端子を形成する面を
外面として前記窓部分で前記電極端子を露出させて接着
し、前記配線パターンフィルムの前記窓部分の両端で絶
縁性フィルムに支持されたリードを、該リードの上方か
らボンディングツールを突き降ろしてリードを突き切る
とともに、そのまま突き切られたリード端をボンディン
グツールの端面で突くことによりリードを曲げつつ前記
電極端子にリード端を位置合わせしてボンディングする
半導体装置の製造方法において、前記ボンディングツー
ルの端面と前記ボンディングツールが当接する前記リー
ドの当接面とを凹凸係合させてボンディングすることを
特徴とする。前記ボンディングツールとしては、前記リ
ードに当接する端面の周縁部分を滑らかな曲面に形成し
たものが有効である。また、前記配線パターンフィルム
として前記ボンディングツールが当接するリード面に係
合突起を設けたものを使用し、前記ボンディングツール
として前記係合突起に凹凸係合する凹部を端面に設けた
ものを使用することを特徴とする。また、前記配線パタ
ーンフィルムとして前記ボンディングツールが当接する
リード面に係合凹部またはリードを貫通する係合孔を設
けたものを使用し、前記ボンディングツールとして前記
係合凹部に凹凸係合する係合突起または前記係合孔に凹
凸嵌合する突起を端面に設けたものを使用することを特
徴とする。また、半導体チップの電極端子の形成面に、
一端が外部接続端子を形成する端子部に形成され、他端
が前記電極端子に接続するリードに形成された配線パタ
ーンが前記リードを形成した部分を窓として絶縁性フィ
ルムに支持されて形成された配線パターンフィルムを、
前記外部接続端子を形成する面を外面として前記窓部分
で前記電極端子を露出させて接着し、前記配線パターン
フィルムの前記窓部分の両端で絶縁性フィルムに支持さ
れたリードを、該リードの上方からボンディングツール
を突き降ろしてリードを突き切るとともに、そのまま突
き切られたリード端をボンディングツールの端面で突く
ことによりリードを曲げつつ前記電極端子にリード端を
位置合わせしてボンディングして成る半導体装置の製造
で使用する配線パターンフィルムにおいて、前記ボンデ
ィングツールが当接するリードに前記ボンディングツー
ルの端面と凹凸係合する係合突起、係合凹部または係合
孔を設けたことを特徴とする。また、前記リードの切断
位置に、リードを幅方向に切り込んだノッチ部を設ける
こと、また、前記ノッチ部の切断位置よりも先側のリー
ド部分を所定のリード幅よりも幅広に形成することは精
度のよいボンディングを可能にする点で有効である。
【0011】
【発明の実施の形態】以下、本発明の好適な実施形態に
ついて説明する。図1は本発明に係る配線パターンフィ
ルム12の一実施形態の構成と配線パターンフィルム1
2のリード6を半導体チップ10の電極端子8にボンデ
ィングするボンディングツール22等の構成を示す。配
線パターンフィルム12の全体構成は従来の配線パター
ンフィルムの構成とと同様で、配線パターン9の一端に
外部接続端子5が形成され、配線パターン9の他端が半
導体チップ10の電極端子8に接合されるリード6とし
て形成され、絶縁性フィルム20によって配線パターン
9が支持されている。配線パターンフィルム12はエラ
ストマー等の柔軟性を有する接着層14を介して半導体
チップ10に接着されている。
【0012】ボンディングツール22を用いて配線パタ
ーンフィルム12のリード6を電極端子8にボンディン
グする方法も前述した従来例と同様である。すなわち、
リード6を切断する位置の上方からボンディングツール
22を突き降ろし、リード6を突き切りし、ボンディン
グツール22でリード6を押し曲げるようにして電極端
子8にボンディングする。
【0013】図2に配線パターンフィルム12を半導体
チップ10に接着した状態を拡大して示す。半導体チッ
プ10の電極端子8が配置された上方にリード6が絶縁
性フィルム20の窓部分にかけ渡すようにして支持され
ている。各々のリード6の配置間隔は電極端子8の配置
間隔に一致する。これらのリード6の配置は従来例と同
様であるが、本実施形態の配線パターンフィルム12で
特徴とする構成は、リード6上でボンディングツール2
2が当接する部位に、ボンディングツール22の端面に
形成した凹部と凹凸嵌合する係合突起30を形成した点
にある。
【0014】すなわち、図1に示すようにボンディング
ツール22はリード6の端部を突き降ろすようにしてボ
ンディングするが、このボンディングツール22の端面
が当接するリード6の表面上に係合突起30を設け、リ
ード6の上面に当接するボンディングツール22の端面
にこの係合突起30と係合する凹部22aを設けて、こ
の凹部22aと係合突起30とを凹凸係合させながらボ
ンディングするものである。
【0015】リード6の表面に形成する係合突起30と
ボンディングツール22とは凹凸係合によって係合する
ようその寸法および形状を設定する。図3(a) にボンデ
ィングツール22の端面近傍の斜視図、図3(b) に断面
図を示す。本実施形態のボンディングツール22は、上
記のようにリード6に当接する端面に係合突起30に係
合する凹部22aを設けるが、これに加えてリード6に
当接する端面の周縁部分を滑らかな曲面に形成して、端
面に従来のボンディングツール22のような鋭角なエッ
ジ部を形成しないようにすることを特徴とする。
【0016】図3は丸棒状に形成したボンディングツー
ル22の例であるが、図4に示すような角形のボンディ
ングツール22を使用する場合も同様である。すなわ
ち、ボンディングツール22の端面に係合突起22に係
合する凹部22aを設けるとともに、端面のコーナー部
を曲面に形成して端面に鋭角なエッジ部を形成しないよ
うにする。
【0017】このようなボンディングツール22を用い
てリード6をボンディングする場合は、リード6上に形
成した係合突起30とボンディングツール22の凹部2
2aとが係合させた状態でボンディングするから、ボン
ディング時にリード6上でボンディングツール22が滑
ったりすることがなくなり、リード6を半導体チップ1
0の電極端子8の位置に正確に位置合わせしてボンディ
ングすることが可能になる。
【0018】また、ボンディングツール22の端面を滑
らかな曲面に形成したことから、電極端子8にリード6
をボンディングした際にリード6の接合端に鋭角部分が
形成されなくなり、これによってリード6の接合端での
強度を向上させることができるとともに、接合端でクラ
ックが発生するといったことが防止でき、接合部分から
リード6が切れるといった問題を防止することが可能に
なる。
【0019】図5は図3に示すボンディングツール22
を用いてリード6を電極端子8にボンディングしたボン
ディング部6aを拡大して示している。リード6の先端
が電極端子8に押圧されて接合されているが、電極端子
8とリード6との立ち上がり部分はなめらかに形成され
る。リード先端部の中央部には係合突起30による小突
起30aが形成される。
【0020】本実施形態ではこのようにボンディングツ
ール22の端面を曲面に形成することによって、リード
6と電極端子8との接合部に鋭角部分が形成されないよ
うにしたが、ボンディングツール22の端面を曲面に形
成するとリード6に対するボンディングツール22の保
持性が低下する。これを解消するため、本実施形態では
リード6に係合突起30を形成し、ボンディングツール
22と係合突起30を凹凸係合させてボンディングツー
ル22のリード6に対する保持性を確実に得ている。
【0021】なお、ボンディング時にリード6とボンデ
ィングツール22とを係合させることによりリード6に
対するボンディングツール22の保持性を向上させる方
法は上記実施形態に限るものではない。図6にボンディ
ングツール22と係合させてボンディングするリード6
の形成例を示す。図6(a) は上記実施形態の場合でリー
ド6の表面上に係合突起30を形成したもの、図6(b)
はリード6に係合凹部32を形成したもの、図6(c) は
リード6に係合孔34を貫通して設けたものである。
【0022】図6(b) 、(c) に示すようにリード6に係
合凹部32あるいは係合孔34を設けた場合は、ボンデ
ィングツール22の端面にはこれら係合凹部32あるい
は係合孔34に係合する突起22bを設けるようにす
る。図7は端面に突起22bを設けたボンディングツー
ル22の例を示す。図8は図7に示すボンディングツー
ル22を用いて、係合孔34を設けたリード6を電極端
子8にボンディングした状態を拡大して示す説明図であ
る。
【0023】このように、リード6とボンディングツー
ル22の端面とを相互に係合させる方法としては、他に
も種々の形態を採用することができる。たとえば、上記
実施形態では一つの係合突起30と係合凹部32、係合
孔34を設けたが、リード6上に複数の係合突起30等
を設けるようにすることも可能である。また、上記実施
形態の係合部分は単純な突起形状あるいは円形孔形状と
しているが突条あるいは凹溝状に形成することも可能で
ある。
【0024】なお、ボンディングツール22でリード6
を正確に電極端子8に接合するためには、ボンディング
ツール22でリード6を突き切る際に、所定位置で精度
よくリード6を切断する必要がある。図2ではリード6
の切断位置に合わせてノッチ部36を設けているが、こ
れはボンディングツール22でリード6を突き切る際に
ノッチ部36でリード6が切断されるようにして精度の
よいボンディングを可能にするためのものである。ノッ
チ部36はリード6を幅方向に切り込んだ形状に形成す
る。このように、リード6にノッチ部36を設け、さら
に上記係合突起30等を設けることにより、一層確実な
ボンディングが可能になる。
【0025】図9はノッチ部36を設けたリード6の形
成例である。この実施形態ではリード6の切断位置より
も先側の導体部37をリード6よりも幅広に形成し、導
体部37を補強してノッチ部36でさらに確実にリード
6が切断できるようにしている。また、本実施形態では
リード6の基端側にテーパ部38を設けている。このテ
ーパ部38はリード6の基端側部分を補強し、ボンディ
ングツール22でリード6を曲げてボンディングする際
に、リード6が基端側部分でなめらかに曲がるようにし
て、所定の曲げ形状が得られるようにしたものである。
【0026】上述したように、本実施形態ではチップサ
イズの半導体装置の製造にあたって、リード6に係合突
起30、係合凹部32あるいは係合孔34を設けた配線
パターンフィルム12を用いる。以下では、この配線パ
ターンフィルム12の製法およびこの配線パターンフィ
ルム12を用いた半導体装置の製法について説明する。
【0027】図10は配線パターン9およびリード6の
導体コアとして銅を使用する配線パターンフィルム12
の製造工程を示す。図10(a) は配線パターンフィルム
12の支持体として用いるポリイミドフィルム等の絶縁
性フィルム40である。この絶縁性フィルム40は片面
に接着剤が被着したフィルムで、まず、これにパンチン
グを施して窓42をあけた後、絶縁性フィルム40の片
面に銅箔44を接着する(図10(b) )。窓42は半導
体チップ10の電極端子8に接合するリード6を形成す
る部分で、半導体チップ10の電極端子8の配置位置に
合わせて形成する。
【0028】次いで、銅箔44をエッチングし、配線パ
ターン9、リード6およびランドを形成する。ランドは
はんだボール等の外部接続端子5を接合して支持する部
位であり、外部接続端子5の大きさに合わせて配線パタ
ーン9と一体に接続して設ける。銅箔44をエッチング
してこれらの配線パターン9等を形成する方法は、いわ
ゆるフォトリソグラフィ法による。
【0029】すなわち、銅箔44の表面にレジスト45
を塗布し、所定のパターンで露光、現像して銅箔44を
除去する部分のみ露出させたレジストパターンを形成
し、このレジストパターンをマスクとして銅箔44をエ
ッチングする(図10(c) )。銅箔44をエッチングし
た後、レジスト45とレジスト46を除去する。これに
より、配線パターン9、リード6が形成される(図10
(d) )。リード6は図のように、窓42の部分でかけ渡
すようにして支持される。
【0030】次に、配線パターン9の表面と配線パター
ン9が形成された面の絶縁性フィルム40の表面に配線
パターンフィルム12を保護するためと外部接続端子5
を取り付けるためにソルダレジスト48を塗布する。ソ
ルダレジスト48をパターニングして、ランド9aが形
成された部位のソルダレジスト48のみを除去する。こ
れによって外部接続端子5を接合するランド部分が露出
し、ランド9a上に外部接続端子5を取り付けることが
可能になる(図10(e) )。
【0031】次に、金めっきを施し、リード6の外表面
およびランド9aの表面に金めっき層50を設ける。こ
の金めっきによりリード6は銅のコア層の表面が金めっ
き層50によって被覆されたものとなる。また、ランド
9a部分でもランド9aの表面に金めっき層50が形成
される(図10(f))。
【0032】次に、本実施形態ではリード6に係合突起
30を形成する。係合突起30はリード6をレジストで
被覆し、係合突起30を形成する部位のみ露出させて金
めっきを施し、金めっきを盛り上げ形成することによっ
て形成することができる。なお、この操作では外部接続
端子5等の所要部位をレジストで遮蔽して行うようにす
る。図10(f) はリード6に係合突起30を形成した配
線パターンフィルム12を示す。なお、係合突起30を
設けるかわりに、リード6に係合凹部32あるいは係合
孔34を形成する場合は、リード6をエッチングして形
成するか、あるいは配線パターン9とリード6を形成す
る工程(図10(d))で、同時に形成することもできる。
【0033】図11は上記方法によって得られた配線パ
ターンフィルム12の平面形状を示す。配線パターンフ
ィルム12は外部接続端子5を支持するための中央部の
絶縁性フィルム40aと、その周囲に枠状に形成された
絶縁性フィルム40bとの間にリード6がかけ渡されて
支持されたものとなる。
【0034】半導体装置を形成する場合は、この配線パ
ターンフィルム12を半導体チップ10に対して位置合
わせし、外部接続端子5を接合する面を外面として配線
パターンフィルム12を半導体チップ10に接着する。
半導体チップ10に接着する部分は外部接続端子5を取
り付ける絶縁性フィルム40aの部分で、半導体チップ
10では電極端子8が配置される内側領域である(図1
2)。配線パターンフィルム12を接着した後、ボンデ
ィングツール22で各々のリード6を電極端子8にボン
ディングする。リード6のボンディング部の露出部分に
接着層14と同じ樹脂14aを塗布して封止する。この
後、ランド9aにはんだボールを接合して外部接続端子
5とし最終的に半導体装置製品として得られる(図1
2)。
【0035】図13は配線パターンフィルム12を形成
する他の製造工程を示す。本方法では絶縁性フィルム4
0の片面に銅箔44を被着した片面銅張りフィルム60
を使用する(図13(a) )。まず、この片面銅張りフィ
ルム60の銅箔44上に配線パターン9とリード6とを
形成するための金めっきを施す。前述したように配線パ
ターン9は外部接続端子5とリード6とを電気的に接続
するためのものであり、リード6は半導体チップ10の
電極端子8とボンディングするためのものである。
【0036】図13(b) は銅箔44上にレジスト45を
塗布し、配線パターン9およびリード6を形成する部位
のみを露出させたレジストパターンを形成した状態であ
る。この状態で銅箔44に金めっきを施し、銅箔44上
に金めっき層62を形成する(図13(c))。図13(d)
は銅箔44上に金めっき層62が所定のパターンで形成
されている状態を示す。
【0037】次に、外部接続端子5を形成するため、絶
縁性フィルム40に接続孔64を形成する。接続孔64
はレーザ光やエッチングを利用して形成することができ
る。接続孔64は外部接続端子5を形成する部位で配線
パターン9となる銅箔44を露出させるように形成する
(図13(e) )。外部接続端子5は接続孔64内にめっ
きを施すことによって形成する。銅箔44は絶縁性フィ
ルム40の全面に被着形成されているから、銅箔44を
めっき給電層として電解めっきによってめっきを盛り上
げることができる。
【0038】電解めっきにより外部接続端子5をバンプ
状に形成し、リード6をボンディングするための窓42
を絶縁性フィルム40に形成し、次に、銅箔44のみを
選択的に除去できるエッチング液を使用して銅箔44を
エッチングする。図13(f)は銅箔44をエッチングし
た後の状態である。窓42内では金めっき層62がボン
ディング用のリード6として残る。
【0039】上記のように、リード6は金めっき層62
によって形成されるから、金めっき層62はリード6の
所要の強度等が得られるようめっき厚を適宜設定する必
要がある。本実施形態で使用する配線パターンフィルム
12はリード6の表面に係合突起30を設けたものであ
る。リード6の表面に係合突起30を設ける場合は、図
13(f) の状態でリード6の表面にレジストを塗布し、
レジストをパターニングして係合突起30を形成する部
位のみリード6の表面を露出させたレジストパターンを
形成し、金めっきを盛り上げて形成する。
【0040】係合突起30を形成した後、レジストを除
去して係合突起30をリード6上に形成した配線パター
ンフィルム12が得られる(図13(g) )。この配線パ
ターンフィルム12は絶縁性フィルム40の一方の面に
外部接続端子5が形成され、絶縁性フィルム40の他方
の面に配線パターン9とリード6が支持されている。こ
の配線パターンフィルム12を使用してチップサイズの
半導体装置を形成する場合も前述した方法と同様であ
る。半導体チップ10に接着層14を介して配線パター
ンフィルム12を接着し、ボンディングツール22によ
ってリード6を突き切るようにしながら半導体チップ1
0の電極端子8に各々のリード6をボンディングする。
【0041】本実施形態で係合突起30にかえて係合凹
部32あるいは係合孔34をリード6に形成する場合
は、図13(f) でリード6を形成した後、リード6をエ
ッチングして係合凹部32あるいは係合孔34を形成す
ればよい。図14は上記方法で作成した配線パターンフ
ィルム12を使用して作成したチップサイズの半導体装
置を示す。この半導体装置では外部接続端子5が配置さ
れる実装面が絶縁性フィルム40によって被覆されて保
護されている。
【0042】なお、上述した半導体装置では接着層14
を介して配線パターンフィルム12を半導体チップ10
に接着したが、接着層14を用いずに絶縁性フィルム2
0自体の接着性を利用して配線パターンフィルム12を
半導体チップ10に接着することも可能である。また、
前記実施形態の半導体装置ではいずれも半導体チップ1
0の縁部近傍に電極端子8が配置され、配線パターンフ
ィルム12の周縁からリード6を延出させてリード6を
電極端子8にボンディングしている。半導体チップ10
の電極端子8は必ずしもこのように縁部近傍にのみ配置
されるのではなく、半導体チップ10の中央部付近に配
置される場合もある。
【0043】このように、半導体チップ10の縁部より
も内側に電極端子8が配置されている場合には、電極端
子8が形成された位置に合わせて配線パターンフィルム
12に窓をあけ窓部分に上記実施形態と同様にリード6
を配置してボンディングする。上記実施形態のリード6
のボンディング方法はこのように配線パターンフィルム
12の縁部よりも内側の領域でボンディングする場合に
も同様に適用できるものである。本明細書でリード6の
ボンディングという場合はこのように半導体チップ10
の縁部よりも内側領域でボンディングすることを含む意
である。
【0044】
【発明の効果】本発明に係る半導体装置の製造方法によ
れば、上述したように、ボンディングツールを用いて配
線パターンフィルムのリードを正確に半導体チップの電
極端子に位置合わせしてボンディングすることができ、
またリードの接合部分での強度を向上させることができ
て、ボンディング後のリードの断線を防止して、信頼性
の高いチップサイズの半導体装置を得ることを可能にす
る。また、本発明に係る配線パターンフィルムによれ
ば、半導体チップの電極端子に確実にボンディングする
ことを可能にし、作業性を向上させることができる等の
著効を奏する。
【図面の簡単な説明】
【図1】配線パターンフィルムのリードを電極端子にボ
ンディングする方法を示す説明図。
【図2】半導体チップに配線パターンフィルムを接着し
た状態のリード部分を拡大して示す斜視図。
【図3】ボンディングツールのツール端の斜視図および
断面図。
【図4】ボンディングツールのツール端の斜視図。
【図5】リードのボンディング部を拡大して示す斜視
図。
【図6】リードに形成する係合部を示す部分断面図。
【図7】ボンディングツールの他の例でのツール端の斜
視図。
【図8】リードのボンディング部を拡大して示す斜視
図。
【図9】ノッチ部を設けたリードの形状を示す平面図。
【図10】配線パターンフィルムの製造方法を示す説明
図。
【図11】配線パターンフィルムの平面図。
【図12】配線パターンフィルムを半導体チップに接合
した状態の断面図。
【図13】配線パターンフィルムの他の製造方法を示す
説明図。
【図14】配線パターンフィルムを半導体チップに接合
した状態の断面図。
【図15】半導体装置を外部接続端子形成面から見た平
面図。
【図16】半導体チップと配線パターンフィルムのリー
ドとの接合状態を示す断面図。
【図17】配線パターンフィルムのリードを電極端子に
接合する方法を示す説明図。
【図18】従来例での、半導体チップに配線パターンフ
ィルムを接着した状態のリード部分を拡大して示す斜視
図。
【図19】従来例のボンディングツールのツール端の斜
視図。
【図20】従来例のリードのボンディング部を拡大して
示す斜視図。
【符号の説明】
5 外部接続端子 6 リード 8 電極端子 9 配線パターン 10 半導体チップ 12 配線パターンフィルム 14 接着層 16 ソルダレジスト 20 絶縁性フィルム 22 ボンディングツール 22a 凹部 22b 突起 30 係合突起 32 係合凹部 34 係合孔 36 ノッチ部 40 絶縁性フィルム 42 窓 44 銅箔 45、46 レジスト 48 ソルダレジスト 50 金めっき層 60 片面銅張りフィルム 62 金めっき層 64 接続孔

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 半導体チップの電極端子の形成面に、一
    端が外部接続端子を形成する端子部に形成され、他端が
    前記電極端子に接続するリードに形成された配線パター
    ンが前記リードを形成した部分を窓として絶縁性フィル
    ムに支持されて形成された配線パターンフィルムを、前
    記外部接続端子を形成する面を外面として前記窓部分で
    前記電極端子を露出させて接着し、 前記配線パターンフィルムの前記窓部分の両端で絶縁性
    フィルムに支持されたリードを、該リードの上方からボ
    ンディングツールを突き降ろしてリードを突き切るとと
    もに、そのまま突き切られたリード端をボンディングツ
    ールの端面で突くことによりリードを曲げつつ前記電極
    端子にリード端を位置合わせしてボンディングする半導
    体装置の製造方法において、 前記ボンディングツールの端面と前記ボンディングツー
    ルが当接する前記リードの当接面とを凹凸係合させてボ
    ンディングすることを特徴とする半導体装置の製造方
    法。
  2. 【請求項2】 前記ボンディングツールとして、前記リ
    ードに当接する端面の周縁部分を滑らかな曲面に形成し
    たものを使用することを特徴とする請求項1記載の半導
    体装置の製造方法。
  3. 【請求項3】 前記配線パターンフィルムとして前記ボ
    ンディングツールが当接するリード面に係合突起を設け
    たものを使用し、前記ボンディングツールとして前記係
    合突起に凹凸係合する凹部を端面に設けたものを使用す
    ることを特徴とする請求項1または2記載の半導体装置
    の製造方法。
  4. 【請求項4】 前記配線パターンフィルムとして前記ボ
    ンディングツールが当接するリード面に係合凹部または
    リードを貫通する係合孔を設けたものを使用し、前記ボ
    ンディングツールとして前記係合凹部に凹凸係合する係
    合突起または前記係合孔に凹凸嵌合する突起を端面に設
    けたものを使用することを特徴とする請求項1または2
    記載の半導体装置の製造方法。
  5. 【請求項5】 半導体チップの電極端子の形成面に、一
    端が外部接続端子を形成する端子部に形成され、他端が
    前記電極端子に接続するリードに形成された配線パター
    ンが前記リードを形成した部分を窓として絶縁性フィル
    ムに支持されて形成された配線パターンフィルムを、前
    記外部接続端子を形成する面を外面として前記窓部分で
    前記電極端子を露出させて接着し、 前記配線パターンフィルムの前記窓部分の両端で絶縁性
    フィルムに支持されたリードを、該リードの上方からボ
    ンディングツールを突き降ろしてリードを突き切るとと
    もに、そのまま突き切られたリード端をボンディングツ
    ールの端面で突くことによりリードを曲げつつ前記電極
    端子にリード端を位置合わせしてボンディングして成る
    半導体装置の製造で使用する配線パターンフィルムにお
    いて、 前記ボンディングツールが当接するリードに前記ボンデ
    ィングツールの端面と凹凸係合する係合突起、係合凹部
    または係合孔を設けたことを特徴とする配線パターンフ
    ィルム。
  6. 【請求項6】 前記リードの切断位置に、リードを幅方
    向に切り込んだノッチ部を設けたことを特徴とする請求
    項5記載の配線パターンフィルム。
  7. 【請求項7】 ノッチ部の切断位置よりも先側のリード
    部分を所定のリード幅よりも幅広に形成したことを特徴
    とする請求項6記載の配線パターンフィルム。
JP8051642A 1996-03-08 1996-03-08 半導体装置の製造方法及びこれに用いる配線パターンフィルム Pending JPH09246331A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8051642A JPH09246331A (ja) 1996-03-08 1996-03-08 半導体装置の製造方法及びこれに用いる配線パターンフィルム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8051642A JPH09246331A (ja) 1996-03-08 1996-03-08 半導体装置の製造方法及びこれに用いる配線パターンフィルム

Publications (1)

Publication Number Publication Date
JPH09246331A true JPH09246331A (ja) 1997-09-19

Family

ID=12892511

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8051642A Pending JPH09246331A (ja) 1996-03-08 1996-03-08 半導体装置の製造方法及びこれに用いる配線パターンフィルム

Country Status (1)

Country Link
JP (1) JPH09246331A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200313585Y1 (ko) * 1999-06-07 2003-05-16 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조용 본딩 툴
KR100537717B1 (ko) * 1999-08-18 2005-12-20 삼성전자주식회사 빔 리드 본딩 방법
US8513803B2 (en) 2009-03-05 2013-08-20 Elpida Memory, Inc. Semiconductor device and stacked semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200313585Y1 (ko) * 1999-06-07 2003-05-16 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조용 본딩 툴
KR100537717B1 (ko) * 1999-08-18 2005-12-20 삼성전자주식회사 빔 리드 본딩 방법
US8513803B2 (en) 2009-03-05 2013-08-20 Elpida Memory, Inc. Semiconductor device and stacked semiconductor device

Similar Documents

Publication Publication Date Title
KR100499899B1 (ko) 반도체 장치의 제조 방법
JP3938921B2 (ja) 半導体ic内蔵モジュールの製造方法
WO1998018161A1 (fr) Dispositif a semi-conducteur, procede de fabrication, substrat de circuit et bande porteuse de film
JP3804269B2 (ja) フレキシブル配線基板の接合構造
US6763585B2 (en) Method for producing micro bump
KR100346899B1 (ko) 반도체장치 및 그 제조방법
JP2008504696A (ja) ポストおよびパッドを有する部品
JPH09246331A (ja) 半導体装置の製造方法及びこれに用いる配線パターンフィルム
JP4889464B2 (ja) 電子部品の実装方法
JPH09306945A (ja) 半導体装置用パッケージおよび半導体装置
JP3364866B2 (ja) 可撓性平型導体ケーブルの接続方法
JP2663638B2 (ja) 半導体装置の製造方法
CN100499054C (zh) 半导体装置及其制造方法
JPH06209065A (ja) 電子部品搭載装置
JP2867547B2 (ja) 導電突起の形成方法
JP2004207303A (ja) 配線基板及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器
JPH10335776A (ja) プリント回路基板
JPH05167242A (ja) フレキシブル回路基板の接合方法
JP3021509B2 (ja) 導電突起の形成方法
JP3912496B2 (ja) 半導体装置用テープキャリアおよびその製造方法
KR100337453B1 (ko) 써킷테이프를 이용한 반도체패키지의 제조방법
JPH10335524A (ja) 半導体装置
JP2000243787A (ja) Tabテープ及びこれを用いたbga型半導体装置
JP2006269699A (ja) 半導体装置およびその製造方法
JP2002329756A (ja) フィルムキャリアテープ及びその製造方法