JPH09246477A - 半導体装置のキャパシタ製造方法 - Google Patents
半導体装置のキャパシタ製造方法Info
- Publication number
- JPH09246477A JPH09246477A JP9039241A JP3924197A JPH09246477A JP H09246477 A JPH09246477 A JP H09246477A JP 9039241 A JP9039241 A JP 9039241A JP 3924197 A JP3924197 A JP 3924197A JP H09246477 A JPH09246477 A JP H09246477A
- Authority
- JP
- Japan
- Prior art keywords
- film
- capacitor
- lower electrode
- semiconductor device
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
- H10D1/692—Electrodes
Landscapes
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】 半導体装置のキャパシタ製造方法を提供す
る。 【解決手段】 半導体基板上１１に下部電極１５を形成
する段階と、前記下部電極１５を窒素及び酸素を含有す
るガスを用いてプラズマ処理する段階と、前記プラズマ
処理された下部電極上に誘電体膜１７を形成する段階
と、前記誘電体膜上に上部電極１９を形成する段階とを
含む。これにより、比較的薄厚の等価酸化膜でも優れる
電気的な特性を有するキャパシタ２０を製造することが
できる。
る。 【解決手段】 半導体基板上１１に下部電極１５を形成
する段階と、前記下部電極１５を窒素及び酸素を含有す
るガスを用いてプラズマ処理する段階と、前記プラズマ
処理された下部電極上に誘電体膜１７を形成する段階
と、前記誘電体膜上に上部電極１９を形成する段階とを
含む。これにより、比較的薄厚の等価酸化膜でも優れる
電気的な特性を有するキャパシタ２０を製造することが
できる。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に係り、特に薄膜化が可能であり、優れる電気的な特
性を有する誘電体膜を備える半導体装置のキャパシタ製
造方法に関する。
法に係り、特に薄膜化が可能であり、優れる電気的な特
性を有する誘電体膜を備える半導体装置のキャパシタ製
造方法に関する。
【０００２】
【従来の技術】半導体素子の高集積化に伴い、セルの面
積は縮まり、動作電圧は低くなりつつある。したがっ
て、ＤＲＡＭ（Dynamic Random Access Memory）構成素
子の一つであるキャパシタはその投影面積の縮小にもか
かわらず、記憶素子の動作に必要な電荷量を確保すべき
である。電荷量が十分でなければ、素子にソフトエラー
が発生したり、リフレッシュタイムが短くなるなどの各
種の問題が発生する。
積は縮まり、動作電圧は低くなりつつある。したがっ
て、ＤＲＡＭ（Dynamic Random Access Memory）構成素
子の一つであるキャパシタはその投影面積の縮小にもか
かわらず、記憶素子の動作に必要な電荷量を確保すべき
である。電荷量が十分でなければ、素子にソフトエラー
が発生したり、リフレッシュタイムが短くなるなどの各
種の問題が発生する。
【０００３】電荷量Ｑは、キャパシタに印加される動作
電圧Ｖと、そのキャパシタのキャパシタンスＣにより決
められる。しかしながら、ＤＲＡＭの高集積化に伴われ
る動作電圧は漸次低くなるので、特定の値以上の電荷量
を蓄積させるための方法はキャパシタンスを増大させる
方法しかない。したがって、小さい面積でも十分なキャ
パシタンスを確保することが今の課題である。
電圧Ｖと、そのキャパシタのキャパシタンスＣにより決
められる。しかしながら、ＤＲＡＭの高集積化に伴われ
る動作電圧は漸次低くなるので、特定の値以上の電荷量
を蓄積させるための方法はキャパシタンスを増大させる
方法しかない。したがって、小さい面積でも十分なキャ
パシタンスを確保することが今の課題である。
【０００４】キャパシタンスＣは次の式のように表され
る。
る。
【０００５】Ｃ＝ε0 εＡ／ｄ …（式１） ここで、ε0 は真空の誘電率、εは誘電体膜の誘電定
数、Ａはキャパシタ電極の有効面積、ｄは誘電体膜の有
効厚さを示す。この式によれば、キャパシタンスＣは誘
電体膜の誘電定数と電極の有効面積に比例するが、誘電
体膜の厚さには反比例する。
数、Ａはキャパシタ電極の有効面積、ｄは誘電体膜の有
効厚さを示す。この式によれば、キャパシタンスＣは誘
電体膜の誘電定数と電極の有効面積に比例するが、誘電
体膜の厚さには反比例する。
【０００６】したがって、キャパシタンスを増大させる
方法としては、 １）電極の面積を増加させる方法、 ２）誘電体膜の厚さを減少させる方法、 ３）誘電体膜の誘電率を向上させる方法がある。
方法としては、 １）電極の面積を増加させる方法、 ２）誘電体膜の厚さを減少させる方法、 ３）誘電体膜の誘電率を向上させる方法がある。
【０００７】この方法のうち、誘電膜の厚さを減少させ
る方法では、誘電体膜の厚さを減少させるため、ストレ
ージ電極、すなわち下部電極の表面に形成された自然酸
化膜を取り除かなければならない。
る方法では、誘電体膜の厚さを減少させるため、ストレ
ージ電極、すなわち下部電極の表面に形成された自然酸
化膜を取り除かなければならない。
【０００８】特に、誘電体膜として誘電定数が２２〜２
５程度の酸化タンタル（Ｔａ2 Ｏ5）膜を用いるキャパ
シタの場合は、下部電極のポリシリコンと酸化タンタル
膜との界面で自然酸化膜が成長する。したがって、等価
酸化膜を３５Å未満として薄膜化することが困難であ
る。かつ、自然酸化膜が不均一に成長するので、漏れ電
流密度が増える問題もある。
５程度の酸化タンタル（Ｔａ2 Ｏ5）膜を用いるキャパ
シタの場合は、下部電極のポリシリコンと酸化タンタル
膜との界面で自然酸化膜が成長する。したがって、等価
酸化膜を３５Å未満として薄膜化することが困難であ
る。かつ、自然酸化膜が不均一に成長するので、漏れ電
流密度が増える問題もある。
【０００９】このようなキャパシタの下部電極に形成さ
れた自然酸化膜を取り除くか、窒化処理して等価酸化膜
の厚さを減少させるため、従来には下部電極の表面をＨ
Ｆ（hydrofluoric acid ）溶液処理、ＲＴＮ（Rapid Th
ermal Nitridation ）又はチューブ窒化処理するなどの
方法が用いられた。しかしながら、ＨＦ溶液を用いて自
然酸化膜を取り除く方法では、下部電極の表面に凹凸が
発生して平坦な表面が得にくい。したがって、そのよう
な下部電極に成長する誘電体膜は不均一に形成されるの
で、その結果、上部電極を通して印加される電流が誘電
体膜で局部的に厚さが薄い部分に集中して漏れ電流が増
えるという問題がある。かつ、窒化処理により自然酸化
膜を取り除く方法では、自然酸化膜を窒化させる温度を
半導体装置のトランジスタ特性の変化を防止するための
熱的制限水準である９００℃以下に制限すべきなので、
自然酸化膜がＳｉ3 Ｎ4 膜に完全に窒化されず、ＳｉＯ
Ｎ膜となる。ＳｉＯＮ膜は窒化膜に比べて誘電率が低い
ため、キャパシタンスの低下をもたらす。
れた自然酸化膜を取り除くか、窒化処理して等価酸化膜
の厚さを減少させるため、従来には下部電極の表面をＨ
Ｆ（hydrofluoric acid ）溶液処理、ＲＴＮ（Rapid Th
ermal Nitridation ）又はチューブ窒化処理するなどの
方法が用いられた。しかしながら、ＨＦ溶液を用いて自
然酸化膜を取り除く方法では、下部電極の表面に凹凸が
発生して平坦な表面が得にくい。したがって、そのよう
な下部電極に成長する誘電体膜は不均一に形成されるの
で、その結果、上部電極を通して印加される電流が誘電
体膜で局部的に厚さが薄い部分に集中して漏れ電流が増
えるという問題がある。かつ、窒化処理により自然酸化
膜を取り除く方法では、自然酸化膜を窒化させる温度を
半導体装置のトランジスタ特性の変化を防止するための
熱的制限水準である９００℃以下に制限すべきなので、
自然酸化膜がＳｉ3 Ｎ4 膜に完全に窒化されず、ＳｉＯ
Ｎ膜となる。ＳｉＯＮ膜は窒化膜に比べて誘電率が低い
ため、キャパシタンスの低下をもたらす。
【００１０】したがって、かかる問題を解決するため、
従来にはキャパシタンスの下部電極と誘電体膜との界面
に自然酸化膜の成長を抑制させる方法として、下部電極
に誘電体膜を形成する前に下部電極をプラズマＮＨ
3 （以下、“ｐ−ＮＨ3 ”という）で前処理する方法が
開示されている。この方法によれば、誘電体膜における
漏れ電流が比較的低くなる。しかしながら、ｐ−ＮＨ3
前処理にのみ依存することは、漏れ電流に関連する電気
的な特性を向上させるには限界がある。
従来にはキャパシタンスの下部電極と誘電体膜との界面
に自然酸化膜の成長を抑制させる方法として、下部電極
に誘電体膜を形成する前に下部電極をプラズマＮＨ
3 （以下、“ｐ−ＮＨ3 ”という）で前処理する方法が
開示されている。この方法によれば、誘電体膜における
漏れ電流が比較的低くなる。しかしながら、ｐ−ＮＨ3
前処理にのみ依存することは、漏れ電流に関連する電気
的な特性を向上させるには限界がある。
【００１１】
【発明が解決しようとする課題】したがって、本発明の
目的は薄い寸法でより優れる電気的な特性を有する誘電
体膜を備えるキャパシタの製造方法を提供することにあ
る。
目的は薄い寸法でより優れる電気的な特性を有する誘電
体膜を備えるキャパシタの製造方法を提供することにあ
る。
【００１２】
【課題を解決するための手段】前記目的を達成するため
に本発明は、半導体基板上に下部電極を形成する段階
と、前記下部電極を窒素及び酸素を含有するガスを用い
てプラズマ処理する段階と、前記プラズマ処理された下
部電極上に誘電体膜を形成する段階と、前記誘電体膜上
に上部電極を形成する段階とを含むことを特徴とする半
導体装置のキャパシタ製造方法を提供する。
に本発明は、半導体基板上に下部電極を形成する段階
と、前記下部電極を窒素及び酸素を含有するガスを用い
てプラズマ処理する段階と、前記プラズマ処理された下
部電極上に誘電体膜を形成する段階と、前記誘電体膜上
に上部電極を形成する段階とを含むことを特徴とする半
導体装置のキャパシタ製造方法を提供する。
【００１３】望ましくは、前記下部電極をプラズマ処理
する段階は、窒素を含有するガス及び酸素を含有するガ
スを順次に又は同時に連続的に供給して行う。
する段階は、窒素を含有するガス及び酸素を含有するガ
スを順次に又は同時に連続的に供給して行う。
【００１４】かつ、望ましくは、前記窒素を含有するガ
スは、ＮＨ3 、Ｎ2 Ｏ及びＮ2 からなる群から選ばれる
いずれか一つであり、前記酸素を含有するガスは、Ｎ2
Ｏ、Ｏ2 及び−ＯＨ基含有ガスからなる群から選ばれる
いずれか一つである。
スは、ＮＨ3 、Ｎ2 Ｏ及びＮ2 からなる群から選ばれる
いずれか一つであり、前記酸素を含有するガスは、Ｎ2
Ｏ、Ｏ2 及び−ＯＨ基含有ガスからなる群から選ばれる
いずれか一つである。
【００１５】望ましくは、前記プラズマ処理段階は、１
０〜５０Ｗのプラズマ出力パワ−、５〜５００秒のプラ
ズマ処理時間、１００ｍＴｏｒｒ〜５０ｍＴｏｒｒのプ
ラズマ処理圧力、２００〜５００℃のプラズマ処理温度
の条件で行われる。
０〜５０Ｗのプラズマ出力パワ−、５〜５００秒のプラ
ズマ処理時間、１００ｍＴｏｒｒ〜５０ｍＴｏｒｒのプ
ラズマ処理圧力、２００〜５００℃のプラズマ処理温度
の条件で行われる。
【００１６】かつ、望ましくは、前記誘電体膜は、シリ
コン窒化膜、シリコン酸化膜、Ｔａ 2 Ｏ5 膜、ＴｉＯ2
膜、イットリウム（Ｙ）酸化膜、バナジウム（Ｖ）酸化
膜、ニオブ（Ｎｂ）酸化膜及びシリコン（Ｓｉ）酸化膜
からなる群から選ばれるいずれか一つで構成される単一
膜又はその組み合わせによる多重膜で形成される。
コン窒化膜、シリコン酸化膜、Ｔａ 2 Ｏ5 膜、ＴｉＯ2
膜、イットリウム（Ｙ）酸化膜、バナジウム（Ｖ）酸化
膜、ニオブ（Ｎｂ）酸化膜及びシリコン（Ｓｉ）酸化膜
からなる群から選ばれるいずれか一つで構成される単一
膜又はその組み合わせによる多重膜で形成される。
【００１７】
【発明の実施の形態】以下、添付した図面に基づき本発
明の実施の形態を詳しく説明する。
明の実施の形態を詳しく説明する。
【００１８】［実施例］図１乃至図３は本発明の望まし
い実施例に応じて半導体装置のキャパシタ製造方法を説
明するための断面図である。
い実施例に応じて半導体装置のキャパシタ製造方法を説
明するための断面図である。
【００１９】図１は下部電極１５を形成する段階を示
す。具体的に説明すると、絶縁膜１３で覆われた半導体
基板１１の上にキャパシタの下部電極１５を形成する。
前記下部電極１５としては、ポリシリコン、Ｔａ、Ｔ
ｉ、Ｐｔ、Ｍｏ、Ｔａ窒化膜、Ｔｉ窒化膜及びＭｏ窒化
膜からなる群から選ばれるいずれか一つで構成される単
一膜またはその組み合わせによる多重膜で構成されるこ
とができる。次いで、前記下部電極１５の上に形成され
た自然酸化膜の除去及び下部電極１５の欠陥を取り除く
ための前処理によれば、前記下部電極１５は窒素及び酸
素を含有するガスによるプラズマ１６で処理される。こ
のため、前記下部電極１５の上に窒素を含有するガス及
び酸素を含有するガスを順次に又は同時に連続的に供給
する。窒素を含有するガスとしては、ＮＨ3 、Ｎ2 Ｏ、
Ｎ2 などを用い、酸素を含有するガスとしては、Ｎ
2 Ｏ、Ｏ2 、−ＯＨ基含有ガスなどを用いることができ
る。具体的に、前記下部電極１５を前処理するため、ｐ
−ＮＨ3 処理とプラズマＯ2 （以下、“ｐ−Ｏ2 ”とい
う）処理を順次に又は同時に行うか、あるいは、プラズ
マＮ2 Ｏ（以下、“ｐ−Ｎ2 Ｏ”という）処理のみを行
うことができる。
す。具体的に説明すると、絶縁膜１３で覆われた半導体
基板１１の上にキャパシタの下部電極１５を形成する。
前記下部電極１５としては、ポリシリコン、Ｔａ、Ｔ
ｉ、Ｐｔ、Ｍｏ、Ｔａ窒化膜、Ｔｉ窒化膜及びＭｏ窒化
膜からなる群から選ばれるいずれか一つで構成される単
一膜またはその組み合わせによる多重膜で構成されるこ
とができる。次いで、前記下部電極１５の上に形成され
た自然酸化膜の除去及び下部電極１５の欠陥を取り除く
ための前処理によれば、前記下部電極１５は窒素及び酸
素を含有するガスによるプラズマ１６で処理される。こ
のため、前記下部電極１５の上に窒素を含有するガス及
び酸素を含有するガスを順次に又は同時に連続的に供給
する。窒素を含有するガスとしては、ＮＨ3 、Ｎ2 Ｏ、
Ｎ2 などを用い、酸素を含有するガスとしては、Ｎ
2 Ｏ、Ｏ2 、−ＯＨ基含有ガスなどを用いることができ
る。具体的に、前記下部電極１５を前処理するため、ｐ
−ＮＨ3 処理とプラズマＯ2 （以下、“ｐ−Ｏ2 ”とい
う）処理を順次に又は同時に行うか、あるいは、プラズ
マＮ2 Ｏ（以下、“ｐ−Ｎ2 Ｏ”という）処理のみを行
うことができる。
【００２０】本発明によるプラズマ処理条件としては、
プラズマ出力パワーは１０〜５０Ｗ、プラズマ処理時間
は５〜５００秒、プラズマ処理圧力は１００ｍＴｏｒｒ
〜５０ｍＴｏｒｒ、プラズマ処理温度は２００〜５００
℃とする。
プラズマ出力パワーは１０〜５０Ｗ、プラズマ処理時間
は５〜５００秒、プラズマ処理圧力は１００ｍＴｏｒｒ
〜５０ｍＴｏｒｒ、プラズマ処理温度は２００〜５００
℃とする。
【００２１】図２は誘電体膜１７を形成する段階を示
す。ここで、前記プラズマ処理された下部電極１５に、
例えばシリコン窒化膜、シリコン酸化膜、Ｔａ2 Ｏ5 膜
またはＴｉＯ2 膜からなる誘電体膜１７を約９０Åの厚
さで蒸着する。または、前記誘電体膜１７は上述したよ
うな酸化膜のほかにも、イットリウム（Ｙ）酸化膜、バ
ナジウム（Ｖ）酸化膜、ニオブ（Ｎｂ）酸化膜及びシリ
コン（Ｓｉ）酸化膜からなる群から選ばれるいずれか一
つによる単一膜またはその組み合わせによる多重膜で形
成されることもできる。その後、前記誘電体膜１７をＯ
3 雰囲気で約３００℃の温度で約１５分間１次のアニー
リングを行った後、Ｏ2 雰囲気で約８００℃の温度で約
３０分間２次のアニーリングを行う。
す。ここで、前記プラズマ処理された下部電極１５に、
例えばシリコン窒化膜、シリコン酸化膜、Ｔａ2 Ｏ5 膜
またはＴｉＯ2 膜からなる誘電体膜１７を約９０Åの厚
さで蒸着する。または、前記誘電体膜１７は上述したよ
うな酸化膜のほかにも、イットリウム（Ｙ）酸化膜、バ
ナジウム（Ｖ）酸化膜、ニオブ（Ｎｂ）酸化膜及びシリ
コン（Ｓｉ）酸化膜からなる群から選ばれるいずれか一
つによる単一膜またはその組み合わせによる多重膜で形
成されることもできる。その後、前記誘電体膜１７をＯ
3 雰囲気で約３００℃の温度で約１５分間１次のアニー
リングを行った後、Ｏ2 雰囲気で約８００℃の温度で約
３０分間２次のアニーリングを行う。
【００２２】図３は上部電極１９を形成する段階を示
す。具体的には、前記誘電体膜１７の上にポリシリコ
ン、Ｔａ、Ｔｉ、Ｐｔ、Ｍｏ、Ｔａ、窒化膜、Ｔｉ窒化
膜、Ｍｏ窒化膜からなる群から選ばれるいずれか一つに
よる単一膜またはその組み合わせによる多重膜で構成さ
れる上部電極１９を形成する。
す。具体的には、前記誘電体膜１７の上にポリシリコ
ン、Ｔａ、Ｔｉ、Ｐｔ、Ｍｏ、Ｔａ、窒化膜、Ｔｉ窒化
膜、Ｍｏ窒化膜からなる群から選ばれるいずれか一つに
よる単一膜またはその組み合わせによる多重膜で構成さ
れる上部電極１９を形成する。
【００２３】その後、約７５０℃で約３０分間１次のア
ニーリングを行った後、約８３０℃で約３０分間２次の
アニーリングを行うことにより、キャパシタ２０を形成
する。
ニーリングを行った後、約８３０℃で約３０分間２次の
アニーリングを行うことにより、キャパシタ２０を形成
する。
【００２４】［比較例］図４Ａ及び図４Ｂは半導体装置
のキャパシタ誘電体膜を形成するための下部電極の表面
の前処理方法として、ＲＴＮ（●）、ｐ−ＮＨ
3 （○）、ｐ−Ｎ2 Ｏ（□）、（ｐ−ＮＨ3 ）＋（ｐ−
Ｏ2 ）（◇）処理を施す場合の各条件による等価酸化膜
の厚さ及び漏れ電流密度の蓄積分布率をそれぞれ示すグ
ラフである。
のキャパシタ誘電体膜を形成するための下部電極の表面
の前処理方法として、ＲＴＮ（●）、ｐ−ＮＨ
3 （○）、ｐ−Ｎ2 Ｏ（□）、（ｐ−ＮＨ3 ）＋（ｐ−
Ｏ2 ）（◇）処理を施す場合の各条件による等価酸化膜
の厚さ及び漏れ電流密度の蓄積分布率をそれぞれ示すグ
ラフである。
【００２５】図４Ａ及び図４Ｂからわかるように、誘電
体膜を形成するための前処理方法として、従来のように
ＲＴＮ処理する場合またはｐ−ＮＨ3 処理する場合に比
べて、本発明により窒素及び酸素を含有するガスによる
プラズマ処理を行う場合、すなわち、ｐ−Ｎ2 Ｏ、（ｐ
−ＮＨ3 ）＋（ｐ−Ｏ2 ）処理を施す場合、薄い厚さの
等価酸化膜でも優れる電気的な特性が得られた。
体膜を形成するための前処理方法として、従来のように
ＲＴＮ処理する場合またはｐ−ＮＨ3 処理する場合に比
べて、本発明により窒素及び酸素を含有するガスによる
プラズマ処理を行う場合、すなわち、ｐ−Ｎ2 Ｏ、（ｐ
−ＮＨ3 ）＋（ｐ−Ｏ2 ）処理を施す場合、薄い厚さの
等価酸化膜でも優れる電気的な特性が得られた。
【００２６】図５は半導体装置のキャパシタの誘電体膜
を形成するための前処理方法として、ＲＴＮ（ａ）、ｐ
−ＮＨ3 （ｂ）、ｐ−Ｎ2 Ｏ（ｃ）、（ｐ−ＮＨ3 ）＋
（ｐ−Ｏ2 ）（ｄ）処理を行った各場合に対してバイア
ス電界が印加されたときの漏れ電流の測定結果を示す。
を形成するための前処理方法として、ＲＴＮ（ａ）、ｐ
−ＮＨ3 （ｂ）、ｐ−Ｎ2 Ｏ（ｃ）、（ｐ−ＮＨ3 ）＋
（ｐ−Ｏ2 ）（ｄ）処理を行った各場合に対してバイア
ス電界が印加されたときの漏れ電流の測定結果を示す。
【００２７】図５からわかるように、誘電体膜に同じ電
界が印加されたとき、従来のようにＲＴＮ処理またはｐ
−ＮＨ3 処理する場合に比べて、本発明に応じて窒素及
び酸素を含有するガスによるプラズマ処理を行う場合が
漏れ電流の特性が優れた。
界が印加されたとき、従来のようにＲＴＮ処理またはｐ
−ＮＨ3 処理する場合に比べて、本発明に応じて窒素及
び酸素を含有するガスによるプラズマ処理を行う場合が
漏れ電流の特性が優れた。
【００２８】
【発明の効果】上述したように、誘電体膜を形成するた
めの前処理方法として、下部電極の表面を窒素を含有す
るガスによるプラズマ処理及び酸素を含有するプラズマ
処理の二重処理を行って半導体装置のキャパシタを製造
することにより、下部電極と誘電体膜との界面における
酸化膜の成長を抑制することができる。これにより、比
較的小さい厚さの等価酸化膜でも優れる電気的な特性を
有するキャパシタが得られる。
めの前処理方法として、下部電極の表面を窒素を含有す
るガスによるプラズマ処理及び酸素を含有するプラズマ
処理の二重処理を行って半導体装置のキャパシタを製造
することにより、下部電極と誘電体膜との界面における
酸化膜の成長を抑制することができる。これにより、比
較的小さい厚さの等価酸化膜でも優れる電気的な特性を
有するキャパシタが得られる。
【００２９】以上、本発明の具体的な実施例を詳しく説
明したが、本発明は前記実施例に限るものでなく、本発
明の技術的な思想の範囲内で当分野の通常の知識を持つ
者により様々な変形が可能である。
明したが、本発明は前記実施例に限るものでなく、本発
明の技術的な思想の範囲内で当分野の通常の知識を持つ
者により様々な変形が可能である。
【図１】 本発明の望ましい実施例による半導体装置の
キャパシタ製造方法を説明するための断面図である。
キャパシタ製造方法を説明するための断面図である。
【図２】 本発明の望ましい実施例による半導体装置の
キャパシタ製造方法を説明するための断面図である。
キャパシタ製造方法を説明するための断面図である。
【図３】 本発明の望ましい実施例による半導体装置の
キャパシタ製造方法を説明するための断面図である。
キャパシタ製造方法を説明するための断面図である。
【図４】 （Ａ）及び（Ｂ）は、それぞれキャパシタの
誘電体膜を形成するための各前処理方法に対する等価酸
化膜及び漏れ電流密度の蓄積分布率を示すグラフであ
る。
誘電体膜を形成するための各前処理方法に対する等価酸
化膜及び漏れ電流密度の蓄積分布率を示すグラフであ
る。
【図５】 キャパシタの誘電体膜を形成するための各前
処理方法に対するキャパシタの漏れ電流密度特性を示す
グラフである。
処理方法に対するキャパシタの漏れ電流密度特性を示す
グラフである。
１１…半導体基板、 １３…絶縁膜、 １５…下部電極、 １６…プラズマ、 １７…誘電体膜、 １９…上部電極、 ２０…キャパシタ。
Claims (7)
- 【請求項１】 半導体基板上に下部電極を形成する段階
と、 前記下部電極を窒素及び酸素を含有するガスを用いてプ
ラズマ処理する段階と、 前記プラズマ処理された下部電極上に誘電体膜を形成す
る段階と、 前記誘電体膜上に上部電極を形成する段階とを含むこと
を特徴とする半導体装置のキャパシタ製造方法。 - 【請求項２】 前記下部電極をプラズマ処理する段階
は、窒素を含有するガス及び酸素を含有するガスを順次
に連続的に供給して行うことを特徴とする請求項１に記
載の半導体装置のキャパシタ製造方法。 - 【請求項３】 前記下部電極をプラズマ処理する段階
は、窒素を含有するガス及び酸素を含有するガスを同時
に供給して行うことを特徴とする請求項１に記載の半導
体装置のキャパシタ製造方法。 - 【請求項４】 前記窒素を含有するガスは、ＮＨ3 、Ｎ
2 Ｏ及びＮ2 からなる群から選ばれるいずれか一つであ
ることを特徴とする請求項１に記載の半導体装置のキャ
パシタ製造方法。 - 【請求項５】 前記酸素を含有するガスは、Ｎ2 Ｏ、Ｏ
2 及び−ＯＨ基含有ガスからなる群から選ばれるいずれ
か一つであることを特徴とする請求項１に記載の半導体
装置のキャパシタ製造方法。 - 【請求項６】 前記プラズマ処理段階は、１０〜５０Ｗ
のプラズマ出力パワー、５〜５００秒のプラズマ処理時
間、１００ｍＴｏｒｒ〜５０ｍＴｏｒｒのプラズマ処理
圧力、２００〜５００℃のプラズマ処理温度の条件で行
われることを特徴とする請求項１に記載の半導体装置の
キャパシタ製造方法。 - 【請求項７】 前記誘電体膜は、シリコン窒化膜、シリ
コン酸化膜、Ｔａ2Ｏ5 膜、ＴｉＯ2 膜、イットリウム
（Ｙ）酸化膜、バナジウム（Ｖ）酸化膜、ニオブ（Ｎ
ｂ）酸化膜及びシリコン（Ｓｉ）酸化膜からなる群から
選ばれるいずれか一つで構成される単一膜又はその組み
合わせによる多重膜で形成されることを特徴とする請求
項１に記載の半導体装置のキャパシタ製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960005311A KR100207467B1 (ko) | 1996-02-29 | 1996-02-29 | 반도체 장치의 커패시터 제조 방법 |
| KR96P5311 | 1996-02-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09246477A true JPH09246477A (ja) | 1997-09-19 |
| JP3577189B2 JP3577189B2 (ja) | 2004-10-13 |
Family
ID=19452217
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03924197A Expired - Fee Related JP3577189B2 (ja) | 1996-02-29 | 1997-02-24 | 半導体装置のキャパシタ製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5780115A (ja) |
| JP (1) | JP3577189B2 (ja) |
| KR (1) | KR100207467B1 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000208743A (ja) * | 1999-01-12 | 2000-07-28 | Lucent Technol Inc | ジュアルダマシ―ンコンデンサを備えた集積回路デバイスおよびこれを製造するための関連する方法 |
| JP2000353780A (ja) * | 1999-06-11 | 2000-12-19 | Sony Corp | 容量素子の製造方法及び容量素子 |
| JP2001144272A (ja) * | 1999-11-09 | 2001-05-25 | Hyundai Electronics Ind Co Ltd | 半導体素子のキャパシタ製造方法 |
| JP2001203339A (ja) * | 1999-11-09 | 2001-07-27 | Hyundai Electronics Ind Co Ltd | 半導体素子のキャパシタ製造方法 |
| JP2001257208A (ja) * | 1999-12-29 | 2001-09-21 | Hynix Semiconductor Inc | 半導体装置のゲート絶縁膜形成方法 |
| US7132373B2 (en) | 2001-10-02 | 2006-11-07 | Toto Ltd. | Thin metal oxide film and process for producing the same |
| JP2007266616A (ja) * | 1999-01-12 | 2007-10-11 | Lucent Technol Inc | 五酸化タンタル層を用いた集積回路用コンデンサを製造するための方法 |
Families Citing this family (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6699530B2 (en) * | 1995-07-06 | 2004-03-02 | Applied Materials, Inc. | Method for constructing a film on a semiconductor wafer |
| US6114224A (en) * | 1997-01-21 | 2000-09-05 | Advanced Micro Devices | System and method for using N2 O plasma treatment to eliminate defects at an interface between a stop layer and an integral layered dielectric |
| US5910880A (en) | 1997-08-20 | 1999-06-08 | Micron Technology, Inc. | Semiconductor circuit components and capacitors |
| US6191443B1 (en) | 1998-02-28 | 2001-02-20 | Micron Technology, Inc. | Capacitors, methods of forming capacitors, and DRAM memory cells |
| US6730559B2 (en) | 1998-04-10 | 2004-05-04 | Micron Technology, Inc. | Capacitors and methods of forming capacitors |
| US6284663B1 (en) | 1998-04-15 | 2001-09-04 | Agere Systems Guardian Corp. | Method for making field effect devices and capacitors with thin film dielectrics and resulting devices |
| US20020009861A1 (en) * | 1998-06-12 | 2002-01-24 | Pravin K. Narwankar | Method and apparatus for the formation of dielectric layers |
| US6750500B1 (en) * | 1999-01-05 | 2004-06-15 | Micron Technology, Inc. | Capacitor electrode for integrating high K materials |
| US20010013616A1 (en) * | 1999-01-13 | 2001-08-16 | Sailesh Mansinh Merchant | Integrated circuit device with composite oxide dielectric |
| US6235594B1 (en) | 1999-01-13 | 2001-05-22 | Agere Systems Guardian Corp. | Methods of fabricating an integrated circuit device with composite oxide dielectric |
| US6333263B1 (en) * | 1999-04-02 | 2001-12-25 | Advanced Micro Devices, Inc. | Method of reducing stress corrosion induced voiding of patterned metal layers |
| US6268288B1 (en) * | 1999-04-27 | 2001-07-31 | Tokyo Electron Limited | Plasma treated thermal CVD of TaN films from tantalum halide precursors |
| US7005695B1 (en) * | 2000-02-23 | 2006-02-28 | Micron Technology, Inc. | Integrated circuitry including a capacitor with an amorphous and a crystalline high K capacitor dielectric region |
| KR100386612B1 (ko) | 2000-08-17 | 2003-06-02 | 주식회사 하이닉스반도체 | 반도체소자의 커패시터 제조방법 |
| US6613695B2 (en) | 2000-11-24 | 2003-09-02 | Asm America, Inc. | Surface preparation prior to deposition |
| KR100360413B1 (ko) * | 2000-12-19 | 2002-11-13 | 삼성전자 주식회사 | 2단계 열처리에 의한 반도체 메모리 소자의 커패시터 제조방법 |
| US6951804B2 (en) * | 2001-02-02 | 2005-10-04 | Applied Materials, Inc. | Formation of a tantalum-nitride layer |
| KR100378197B1 (ko) * | 2001-04-10 | 2003-03-29 | 삼성전자주식회사 | 열적 산화에 의한 금속층의 표면 모폴로지 특성 열화방지법 및 그러한 금속층을 갖는 반도체 장치의 제조 방법 |
| US20020168847A1 (en) * | 2001-05-09 | 2002-11-14 | Applied Materials, Inc. | Methods of forming a nitridated surface on a metallic layer and products produced thereby |
| US6677254B2 (en) * | 2001-07-23 | 2004-01-13 | Applied Materials, Inc. | Processes for making a barrier between a dielectric and a conductor and products produced therefrom |
| US6960537B2 (en) * | 2001-10-02 | 2005-11-01 | Asm America, Inc. | Incorporation of nitrogen into high k dielectric film |
| US6717193B2 (en) | 2001-10-09 | 2004-04-06 | Koninklijke Philips Electronics N.V. | Metal-insulator-metal (MIM) capacitor structure and methods of fabricating same |
| US7030042B2 (en) * | 2002-08-28 | 2006-04-18 | Micron Technology, Inc. | Systems and methods for forming tantalum oxide layers and tantalum precursor compounds |
| US6784049B2 (en) * | 2002-08-28 | 2004-08-31 | Micron Technology, Inc. | Method for forming refractory metal oxide layers with tetramethyldisiloxane |
| WO2004049423A1 (ja) * | 2002-11-26 | 2004-06-10 | Hitachi Kokusai Electric Inc. | 半導体装置の製造方法 |
| JP4358504B2 (ja) * | 2002-12-12 | 2009-11-04 | 忠弘 大見 | 不揮発性半導体記憶装置の製造方法 |
| US20050130448A1 (en) * | 2003-12-15 | 2005-06-16 | Applied Materials, Inc. | Method of forming a silicon oxynitride layer |
| KR100657909B1 (ko) * | 2004-11-08 | 2006-12-14 | 삼성전기주식회사 | 화합물 반도체 소자의 전극 형성방법 |
| US7429538B2 (en) * | 2005-06-27 | 2008-09-30 | Applied Materials, Inc. | Manufacturing method for two-step post nitridation annealing of plasma nitrided gate dielectric |
| US7964514B2 (en) | 2006-03-02 | 2011-06-21 | Applied Materials, Inc. | Multiple nitrogen plasma treatments for thin SiON dielectrics |
| KR100716655B1 (ko) * | 2006-06-29 | 2007-05-09 | 주식회사 하이닉스반도체 | 지르코늄산화막과 탄탈륨산화막이 적층된 유전막 형성 방법및 그를 이용한 캐패시터의 제조 방법 |
| US8557702B2 (en) * | 2009-02-02 | 2013-10-15 | Asm America, Inc. | Plasma-enhanced atomic layers deposition of conductive material over dielectric layers |
| KR101937920B1 (ko) * | 2011-12-28 | 2019-01-14 | 재단법인 포항산업과학연구원 | 산소 함유 관능기 제거방법 |
| KR102449895B1 (ko) | 2018-05-18 | 2022-09-30 | 삼성전자주식회사 | 반도체 장치와 그 제조 방법 |
| KR102805362B1 (ko) * | 2019-06-11 | 2025-05-12 | 삼성전자주식회사 | 집적회로 소자 및 그 제조 방법 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2679599B2 (ja) * | 1993-12-02 | 1997-11-19 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP3271113B2 (ja) * | 1994-08-30 | 2002-04-02 | ソニー株式会社 | 誘電体薄膜の成膜方法 |
-
1996
- 1996-02-29 KR KR1019960005311A patent/KR100207467B1/ko not_active Expired - Fee Related
-
1997
- 1997-02-24 JP JP03924197A patent/JP3577189B2/ja not_active Expired - Fee Related
- 1997-02-25 US US08/806,145 patent/US5780115A/en not_active Expired - Lifetime
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000208743A (ja) * | 1999-01-12 | 2000-07-28 | Lucent Technol Inc | ジュアルダマシ―ンコンデンサを備えた集積回路デバイスおよびこれを製造するための関連する方法 |
| JP2007266616A (ja) * | 1999-01-12 | 2007-10-11 | Lucent Technol Inc | 五酸化タンタル層を用いた集積回路用コンデンサを製造するための方法 |
| JP2000353780A (ja) * | 1999-06-11 | 2000-12-19 | Sony Corp | 容量素子の製造方法及び容量素子 |
| JP2001144272A (ja) * | 1999-11-09 | 2001-05-25 | Hyundai Electronics Ind Co Ltd | 半導体素子のキャパシタ製造方法 |
| JP2001203339A (ja) * | 1999-11-09 | 2001-07-27 | Hyundai Electronics Ind Co Ltd | 半導体素子のキャパシタ製造方法 |
| JP2001257208A (ja) * | 1999-12-29 | 2001-09-21 | Hynix Semiconductor Inc | 半導体装置のゲート絶縁膜形成方法 |
| US7132373B2 (en) | 2001-10-02 | 2006-11-07 | Toto Ltd. | Thin metal oxide film and process for producing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100207467B1 (ko) | 1999-07-15 |
| JP3577189B2 (ja) | 2004-10-13 |
| KR970063739A (ko) | 1997-09-12 |
| US5780115A (en) | 1998-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3577189B2 (ja) | 半導体装置のキャパシタ製造方法 | |
| US5763300A (en) | Method of fabricating microelectronic capacitors having tantalum pentoxide dielectrics and oxygen barriers | |
| KR100275727B1 (ko) | 반도체 장치의 커패시터 형성방법 | |
| US7227209B2 (en) | Method of improved high K dielectric—polysilicon interface for CMOS devices | |
| US6291283B1 (en) | Method to form silicates as high dielectric constant materials | |
| JP3451943B2 (ja) | 半導体素子のキャパシタ形成方法 | |
| US5498577A (en) | Method for fabricating thin oxides for a semiconductor technology | |
| WO2007001709A2 (en) | Improved manufacturing method for two-step post nitridation annealing of plasma nitrided gate dielectric | |
| US6784100B2 (en) | Capacitor with oxidation barrier layer and method for manufacturing the same | |
| US6077737A (en) | Method for forming a DRAM having improved capacitor dielectric layers | |
| US6057189A (en) | Method of fabricating capacitor utilizing an ion implantation method | |
| JPH0766369A (ja) | 半導体装置の製造方法 | |
| US6599807B2 (en) | Method for manufacturing capacitor of semiconductor device having improved leakage current characteristics | |
| US5378645A (en) | Method of making a semiconductor device with a capacitor | |
| JP4233735B2 (ja) | 半導体素子のキャパシタ製造方法 | |
| KR19990030230A (ko) | 집적 회로 구조 및 제조 방법 | |
| US6329237B1 (en) | Method of manufacturing a capacitor in a semiconductor device using a high dielectric tantalum oxide or barium strontium titanate material that is treated in an ozone plasma | |
| US20030008455A1 (en) | Method for fabricating capacitor of semiconductor memory device | |
| JPH05190796A (ja) | ダイナミック・ランダム・アクセス・メモリ・セル用誘電体皮膜およびその形成方法 | |
| KR100292402B1 (ko) | 플라즈마암모니아처리를구비한반도체장치의제조방법 | |
| US4840917A (en) | Method of interface state reduction in MNOS capacitors | |
| KR100344250B1 (ko) | 캐패시터를제조하는방법 | |
| JPH06291255A (ja) | 半導体装置及びその製造方法 | |
| JP3302917B2 (ja) | 半導体装置の製造方法 | |
| KR960010000B1 (ko) | 반도체 장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20031125 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040224 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040629 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040709 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070716 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080716 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080716 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090716 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100716 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110716 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110716 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120716 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120716 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130716 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |