JPH09246567A

JPH09246567A - 半導体装置

Info

Publication number: JPH09246567A
Application number: JP8473396A
Authority: JP
Inventors: Shunpei Yamazaki; 舜平山崎; Satoshi Teramoto; 聡寺本; Jun Koyama; 潤小山
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 1996-03-13
Filing date: 1996-03-13
Publication date: 1997-09-19

Abstract

(57)【要約】【目的】ＯＮ／ＯＦＦ比の大きい薄膜トランジスタを
提供する。【構成】Ｎチャネル型の薄膜トランジスタにおいて、
チャネル形成領域１０２内にＮ型の領域１０４と１０６
と１０７を配置する。このようにすることで、ゲイト電
極に負の電圧を印加したＯＦＦ動作時には、１０９で示
される経路でＯＦＦ電流が流れる。一方、ゲイト電極に
正の電圧を印加したＯＮ動作時には、１１１で示される
経路でＯＮ電流が流れる。即ち、ＯＦＦ電流をより流れ
にくくすることができ、高いＯＮ／ＯＦＦ比を得ること
ができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本明細書に開示する発明は、薄膜
トランジスタの構成に関する。

【０００２】

【従来の技術】近年ガラス基板や石英基板上に形成され
た薄膜半導体を利用した薄膜トランジスタ（ＴＦＴと称
される）が盛んに研究されている。ガラス基板上に形成
されるＴＦＴは、アクティブマトリクス型の液晶表示装
置に利用するために主に研究されている。また、ＴＦＴ
は多層構造を有する各種集積回路に利用することも考え
られている。

【０００３】ＴＦＴを構成する薄膜半導体としては、プ
ラズマＣＶＤ法等の気相法で形成された非晶質珪素薄膜
が利用されている。また特に高い特性を得るために気相
法で形成された非晶質珪素膜を結晶化させた結晶性珪素
膜を利用する構成も知られている。

【０００４】ＴＦＴのごとき薄膜半導体装置は、絶縁表
面上に実質的に真性な薄膜半導体領域（活性層）を島状
に形成した後、ゲイト絶縁膜として、ＣＶＤ法やスパッ
タ法によって絶縁被膜を形成し、その上にゲイト電極を
形成して得られる。逆に、ゲイト電極を先に形成し、そ
の上にゲイト絶縁膜と活性層を形成する場合もある。前
者の場合においては、ソース領域／ドレイン領域は、真
性な薄膜半導体においてＮ型もしくはＰ型の不純物を拡
散（ドープ）せしめて形成される。後者の方法において
も不純物拡散の方法が用いられることもあるが、別にＮ
型もしくはＰ型の半導体被膜を形成する方法が一般的で
ある。

【０００５】従来のＴＦＴは、Ｎ型もしくはＰ型のソー
ス領域／ドレイン領域と、実質的に真性導電型のチャネ
ル領域と、チャネル領域の上のゲイト絶縁膜とゲイト電
極とを有し、ソース領域とドレイン領域には、外部との
電気的な接続を取るために、配線・電極（それぞれ、ソ
ース電極・配線、ドレイン電極・配線と称する）が接続
されている。ＴＦＴは、これらの電極とゲイト電極の３
端子によって制御される。

【０００６】

【発明が解決しようする課題】このような非単結晶の半
導体、中でも結晶性の非単結晶半導体（例えば、多結晶
珪素薄膜）を用いたＴＦＴにおける最大の問題点はリー
ク電流（ＯＦＦ電流）が大きいことである。

【０００７】理想的な状態では、ゲイト電極に電圧が印
加されていない、もしくは逆の電圧が印加されている際
（非選択状態、ＯＦＦ状態）においては、活性層中にチ
ャネル（電流通路）は形成されない。従って、ソース／
ドレイン間には電流は流れない。しかしながら、実際に
は、単結晶半導体において通常、観察されるリーク電流
以上の大きなリーク電流が観察される。

【０００８】この現象は非単結晶半導体の物性に起因す
るものと考えられる。ガラス等の絶縁基板上に単結晶珪
素薄膜を形成することが困難である現状においては、こ
のリーク電流の問題を解決することが望まれている。

【０００９】このような大きなリーク電流は、特にダイ
ナミックな動作（電荷保持等）の要求される用途におい
て問題となる。また、スタティックな動作の要求される
用途においても、消費電力を増加させるという問題を引
き起こす。

【００１０】ＴＦＴの大きな用途として期待されている
液晶ディスプレー等のアクティブマトリクス回路におい
ては、ＴＦＴはマトリクスに設けられた画素のスイッチ
ングトランジスタとして動作する。

【００１１】この際、画素電極やその補助のコンデンサ
ー（保持容量）に蓄積された電荷がリークしないことが
必要とされる。リーク電流が大きいと電荷を必要とする
時間において保持することがでず、表示される画質の低
下を招く。具体的には、表示がちらついたり、不鮮明に
なってしまうという問題を招く。

【００１２】従来において、リーク電流が低減する方法
として、チャネル長を長くする方法がある。また、チャ
ネル幅を狭くする方法もある。

【００１３】しかし、このような構成は、リーク電流の
絶対値は小さくなるものの、ゲイト電極に電圧が印加さ
れている際（選択状態、ＯＮ状態）のドレイン電流（Ｏ
Ｎ電流）も同様に小さくなる。従って、ＯＮ／ＯＦＦ比
はそれ程改善されない。

【００１４】本明細書で開示する発明は、この点を改善
し、低ＯＦＦ電流値（低リーク電流値）であり、かつ大
きなＯＮ電流を流せる薄膜トランジスタを提供すること
を課題とする。即ち、高いＯＮ／ＯＦＦ比を有する薄膜
トランジスタを提供することを課題とする。

【００１５】

【課題を解決するための手段】本明細書で開示する発明
は、ＯＮ動作時の電流経路とＯＦＦ動作時のリーク電流
の基となるキャリアの移動経路とを異ならせることを特
徴とする。即ち、ＯＮ動作時におけるキャリア（Ｎチャ
ネル型であれば電子）の移動経路とＯＦＦ動作時のキャ
リア（Ｎチャネル型であればホール）の移動経路とを異
ならせることを特徴とする。

【００１６】このような構成とすることにより、大きな
ＯＮ電流値を流すことができ、同時にＯＦＦ電流の値を
小さくすることができる。

【００１７】上記のような構成を実現するために、Ｎチ
ャネル型の薄膜トランジスタであれば、実質的に真性ま
たは真性に近い導電型を有するチャネル形成領域内にＮ
型の領域を配置する。（以下Ｎチャネル型を例として説
明を加える）

【００１８】一般にチャネル形成領域には、ＯＮ動作時
においてＮ型層が形成される。従って、ＯＮ動作時にお
いては、上記のＮ型の領域はチャネル形成領域を移動す
るキャリアの大きな障害とはならない。

【００１９】一方、ゲイト電極に負の電圧が印加さえる
ＯＦＦ動作時においては、上記チャネル形成領域の真性
領域にはＰ型反転層が形成される。しかし、前述のＮ型
領域が存在する関係でこのＰ型半導体層はその通路幅が
狭められたり、またその経路が曲がりくねった長いもの
となる。換言すれば、前述のＮ型領域をこのＯＦＦ動作
時のＰ型反転層でなる経路（ソースとドレインを結ぶ経
路）の幅が狭くなるように、また長くなるように配置す
るのである。

【００２０】このようにすることで、ＯＦＦ動作時にソ
ース／ドレイン間を移動するキャリアの経路をＯＮ動作
時のキャリアの移動経路（ソース／ドレイン間をつなぐ
最短距離）に比較して長くすることができる。

【００２１】そして、ＯＦＦ動作時におけるキャリアの
移動を抑制し、ＯＦＦ電流値を下げることができる。

【００２２】本明細書で開示する発明の一つは、図１に
その具体的な構成の一つを示すように、ドレイン領域１
０３に隣接して前記ドレイン領域よりも低濃度に不純物
を含んだ低濃度不純物領域１１０が配置されており、ソ
ース領域１０１およびドレイン領域１０３の間におい
て、ＯＮ電流の経路１１１とＯＦＦ電流の経路１０９と
が異なっていることを特徴とする。

【００２３】単結晶の発明の構成は、図１にその具体的
な構成を挙げるように、ソース領域１０１と、ドレイン
領域１０３と、前記ソース領域１０１とドレイン領域１
０３との間に配置されたチャネル形成領域１０２と、前
記ドレイン領域とチャネル形成領域との間に配置された
低濃度不純物領域１１０と、を有し、前記チャネル領域
内にはソース領域及びドレイン領域と同一導電型を有す
る領域１０４、１０６、１０７が配置されており、ＯＦ
Ｆ動作時において、前記チャネル形成領域内に形成され
る反転導電型層を経由してソース領域とドレイン領域と
をつなぐ経路１０９は、チャネル形成領域を介してソー
ス領域とドレイン領域とを結ぶ距離よりも長く、前記低
濃度不純物領域１１０はドレイン領域１０３よりも低い
濃度で不純物を含んでいることを特徴とする。

【００２４】他の発明の構成は、ソース領域１０１と、
ドレイン領域１０３と、前記ソース領域１０１とドレイ
ン領域１０３との間に配置されたチャネル形成領域１０
２と、前記ドレイン領域とチャネル形成領域との間に配
置された低濃度不純物領域１１０と、を有し、前記チャ
ネル領域内にはソース領域及びドレイン領域と同一導電
型を有する領域１０４、１０６、１０７が配置されてお
り、前記ソース領域及びドレイン領域と同一導電型を有
する領域によってソース領域とドレイン領域とを結ぶ距
離よりもチャネルとして機能する領域１０５の長さが長
くなっていることを特徴とする。

【００２５】

【実施例】

〔実施例１〕本実施例は、本明細書に開示する発明を利
用したＮチャネル型の薄膜トランジスタの構成に関す
る。

【００２６】図１（Ａ）に本実施例で示す薄膜トランジ
スタを上面から見た概略を示す。図１（Ａ）に示す構成
において、１０１がソース領域、１０２がチャネル形成
領域、１０３がドレイン領域である。そして、この３つ
の領域を主要な構成要素として薄膜トランジスタの活性
層１００が構成されている。

【００２７】なお、チャネル形成領域１０２は、その内
部の少なくとも一部にチャネルとなる通路（ソース領域
とドレイン領域とを結ぶ通路）が形成される領域として
定義される。

【００２８】ソース領域１０１とドレイン領域１０３と
はＮ型を有している。また、チャネル形成領域１０２に
は実質的に真性な導電型（Ｉ型）を有している領域１０
５が形成されている。この１０５で示される領域がチャ
ネルとして機能する。なお、ＴＦＴのしきい値特性を制
御するために１０５で示される領域を弱いＰ型（一般に
Ｐ^-型とかＰ^--型とか表記される）とすることも有効で
ある。

【００２９】また１１０で示されるのはソース／ドレイ
ン領域に比較してより低濃度にＮ型不純物が添加された
低濃度不純物領域である。この領域は、ドレイン領域と
チャネル形成領域との間で強電界が形成されてしまうこ
とを抑制するためのものである。

【００３０】１０４、１０６、１０７で示されるのがチ
ャネル形成領域１０２内に形成されたＮ型の領域であ
る。１０８で示されるのがゲイト電極である。

【００３１】ＯＮ動作時においては、ゲイト電極１０８
に加えられる正の電圧により、静電誘導効果に従ってチ
ャネルとなる１０５の領域はＮ型化する。この状態にお
いては、１０４、１０６、１０７で示されるＮ型領域は
チャネル形成領域内においてチャネルと一体となる。従
って、ＯＮ電流の担体である電子は、チャネル形成領域
１０２の全体を１１１で示される経路で流れることにな
る。即ち、ＯＮ電流の担体である電子は、ソース領域１
０１からドレイン領域１０３へとチャネル形成領域１０
２を最短距離で横切って移動する。

【００３２】このＯＮ動作時における等価的な構成を図
１（Ｂ）に示す。ＯＮ状態においては、図１（Ｂ）に示
すように等価的に複数の薄膜トランジスタが直列に接続
された状態となる。

【００３３】ゲイト電極１０８に負の電圧が印加される
ＯＦＦ動作時においては、１０５で示される真性な領域
の導電型がＰ型に反転する。しかし、Ｎ型領域１０４、
１０６、１０７の領域の導電型は反転せずＮ型のままで
ある。

【００３４】ＯＦＦ電流（リーク電流）は、ドレイン領
域１０３からソース領域１０１へとキャリア（この場合
はホール）がトラップ準位や不純物準位を経由して移動
することによって生じる。ここで、キャリアがドレイン
とソースを最短で結ぶ線上を移動するとした場合、ＰＮ
接合を複数回横切る必要が生じる。

【００３５】この場合、移動するキャリアは複数の障壁
を乗り越える必要がある。従って、ドレインとソースを
最短で結ぶ線上を移動するキャリアは大きな抵抗を受け
ることになる。

【００３６】よって一般的には、ドレインからソースへ
と移動するキャリア（ホール）の移動経路として１０９
で示す経路が主になる。この経路においては、ＰＮ接合
のような障壁は存在しない。しかし、１０９で示される
経路は、ＯＮ動作時におけるチャネル長よりもはるかに
長いものなる。またその経路の幅も狭いものとなる。

【００３７】図１（Ｃ）に示すのは、ＯＦＦ動作時にお
ける薄膜トランジスタの状態を等価的に示したものであ
る。この場合、（Ｂ）に比較する状態に比較して（Ｃ）
に示すようにソース／ドレイン間の距離が長くなった状
態となる。

【００３８】結果的にＯＦＦ動作時において、ドレイン
領域１０３からソース領域１０１へのキャリアの移動は
大きく抑制されることになる。そして、その結果として
ＯＦＦ電流値は大きく抑制される。

【００３９】以上説明したように図１（Ａ）に示す構成
においては、ＯＦＦ動作時においてチャネル形成領域１
０２内に障壁となるＮ型領域１０４、１０６、１０７が
配置され、そのことによりＯＦＦ動作時のキャリアの移
動経路が制限され、ＯＦＦ電流を低減させることができ
る。

【００４０】また、ＯＮ動作時はＮ型となるチャネル形
成領域１０５内において、Ｎ型の領域１０４、１０６、
１０７は大きな障壁とならない。従って、ＯＮ動作時の
キャリアの移動が阻害されず、大電流を流すことができ
る。

【００４１】即ち、図１（Ｂ）と図１（Ｃ）とで対比さ
れるようにキャリアの移動に際するソース／ドレイン間
の実質的な距離をＯＮ動作時とＯＦＦ動作時とで異なら
せることができる。そしてこのことにより、ＯＮ動作時
にはより多くの電流を流すことができ、ＯＦＦ動作時に
は極力電流を流さない構成とすることができる。

【００４２】また、このような動作を行わすことができ
る要因として、ＯＮ動作時にはチャネルの幅を広くし、
ＯＦＦ動作時にはチャネルの幅を狭くすることができる
構成としたことを挙げることができる。

【００４３】このようなＴＦＴの動作の状態を図４を用
いて説明する。図４においてＶｇはゲイト電圧（Ｖｇ＞
０）、Ｅｃは伝導帯、Ｅｖは価電子帯、Ｅｆはフェルミ
レベルを表している。

【００４４】まず、Ｎチャネル型ＴＦＴがオン状態（ゲ
イトに正電圧が印加された状態）の時を考える。

【００４５】この場合、１０５で示される領域は図４
（Ｃ）のようなバンド状態となっている。即ち、電子が
半導体表面に蓄積され電子が移動し易い状態となってい
る。

【００４６】この時、１０４、１０６、１０７の領域に
おいては図４（Ｄ）のようなバンド状態となっている。
図４（Ｄ）の状態においては、元々フェルミレベルＥｆ
は伝導帯Ｅｃの近くに押し上げられているため、伝導体
には多数の電子が常に存在している。

【００４７】従って、ゲイトに正電圧を印加した場合、
１０５の領域と同様、１０４、１０６、１０７の領域も
電子が移動し易いバンド状態となっている。そして、そ
れらの領域間におけるポテンシャルバリアも大きなもの
とはならない。従って、多数キャリアである電子がソー
ス領域１０１からドレイン領域１０３へと移動する。即
ち、１１１で示される経路を電子が移動する。

【００４８】次にＮチャネル型ＴＦＴがＯＦＦ状態（ゲ
イトに負電圧が印加された状態）の場合を考える。この
時、ＯＮ動作時にチャネルとなる領域１０５においては
図４（Ａ）のようなバンド状態となっている。即ち、ホ
ールが半導体表面（ゲイト絶縁膜との界面）に集まり、
電子が払われた状態にある。このため、ソース／ドレイ
ン間の電子の移動は極めて少ないものとなる。

【００４９】一方、１０４、１０６、１０７で示される
Ｎ型領域は、フェルミレベルＥｆが伝導帯Ｅｃの近くへ
と押し上げられている。この状態では、ホールは少数キ
ャリアであり、半導体表面の表面に集まらない。よって
上記のＯＦＦ動作時において、上記Ｎ型領域は図４
（Ｂ）に示すように、エネルギーバンドが僅かにしか曲
がらない状態となる。即ち、ＯＦＦ動作時において１０
４、１０６、１０７で示されるＮ型領域は、そのままＮ
型を維持する。

【００５０】ＯＦＦ動作時においては、図４（Ａ）と図
４（Ｂ）を比較すれば判るようにＥｖ及びＥｃの値が異
なる。この差がポテンシャルバリアとなる。このポテン
シャルバリアが存在するためにホールにしろ電子にしろ
ソース／ドレイン間を最短距離で移動することは阻害さ
れる。

【００５１】図４（Ａ）に示されるようにＯＦＦ動作時
にＰ型反転層が形成される１０５の領域においては、多
数キャリアはホールとなる。しかし、上述のポテンシャ
ルバリアが存在するので、この多数キャリアが移動する
のは、１０９で示される曲がりくねった経路となる。

【００５２】以上の様に、ＯＮ状態では１１１で示され
る経路がキャリアの移動経路となり、ＯＦＦ状態では１
０９で示される経路がキャリアの移動経路となる。

【００５３】また図１に示す構成においては、１１０で
示される低濃度不純物領域が配置されている。この低濃
度不純物領域１１０は、ＯＦＦ動作時において、チャネ
ル形成領域中のＮ型領域とＰ型反転層との間に形成され
る強電界を緩和するために機能する。

【００５４】この強電界を緩和させる機能は、ＯＦＦ動
作時にソース領域１０３からチャネル形成領域１０２へ
とポテンシャルバリアを乗り越えて移動するキュリア
（ホール）の移動を抑制する機能を有する。即ち、ドレ
イン領域１０３から１０９で示される経路を経由して移
動するキャリアの数をそもそも少なくするように機能す
る。

【００５５】また、低濃度不純物領域１１０は、チャネ
ル形成領域１０２とドレイン領域１０３との接合付近で
起こる劣化や接合状態の変質を抑制する効果も有してい
る。

【００５６】本実施例では、Ｎチャネル型の薄膜トラン
ジスタの場合の例を示した。Ｐチャネル型の薄膜トラン
ジスタの場合は、基本的にＮ型であった領域をＰ型に変
更すればよい。

【００５７】〔実施例２〕本実施例は、本明細書に開示
する発明を利用した構成であって、図１に示すものとは
異なる構成に関する。図２（Ａ）に示すのが上面から見
た本実施例の薄膜トランジスタの概略である。本実施例
では、Ｎチャネル型の薄膜トランジスタの例を示す。

【００５８】なお図２（Ｂ）に示すのは、図２（Ａ）に
その上面概略図を示す薄膜トランジスタの動作状態を示
す模式図である。

【００５９】図２（Ａ）において、２０１が薄膜トラン
ジスタの活性層を構成する島状の珪素薄膜でなる半導体
層である。２０２はＮ型を有する領域であり、ソース領
域として機能する領域である。

【００６０】２０３はゲイト電極２０６の下部に存在す
る活性層の領域でチャネル形成領域となる領域である。
チャネル形成領域２０３内にはＮ型を有する領域２０５
が形成されている。チャネル形成領域の２０５で示され
る領域以外に領域は、真性または実質的に真性な導電型
を有している。

【００６１】２０５で示される領域は、ＯＮ動作時には
Ｎ型となるチャネルと一体化する。また、ＯＦＦ動作時
には、反転Ｐ型層となるチャネル形成領域２０３中にお
いてＯＦＦ電流の原因となるキャリアの移動を阻害する
障壁となる。

【００６２】２０４で示されるのがＮ型を有するドレイ
ン領域である。また２０７で示されるのが、チャネル形
成領域２０３とドレイン領域２０４との間に配置された
ＬＤＤ（ライトドープドレイン）領域である。このＬＤ
Ｄ領域２０７は、ドレイン領域２０４よりも低濃度にＮ
型を付与する不純物を含んでいる。

【００６３】このＬＤＤ領域２０７は、ＯＦＦ動作時に
おいて、チャネル形成領域２０３とドレイン領域２０４
との間に形成される強電界を緩和し、ＯＦＦ電流値の低
減、特性の劣化の低減といった効果を発揮する。

【００６４】図２（Ａ）に示す構成の動作状態を以下に
示す。図２（Ｂ）に示すのは、本実施例で示す薄膜トラ
ンジスタのＯＮ動作時とＯＦＦ動作時とにおけるドレイ
ン領域２０４からソース領域２０２へのキャリアの移動
の状態を示す模式図である。

【００６５】図２の２０８で示すのは、薄膜トランジス
タのＯＮ動作時におおいてキャリアが移動する経路であ
る。ＯＮ動作時においては、ゲイト電極２０６に正の電
圧が加わり、チャネル形成領域２０３はＮ型となる。こ
の時、Ｎ型領域２０５はチャネル形成領域２０３と実質
的に一体化してしまうので、ソース領域２０２からドレ
イン領域２０４へと２０８で示す経路を通ってキャリア
（電子）は移動する。即ち、ＯＮ動作時においては、キ
ャリアの移動はソース／ドレイン間を最短距離で移動す
る。

【００６６】一方、ＯＦＦ動作時においてはゲイト電極
２０６には負の電圧が印加される。そして、チャネル形
成領域２０３の２０５で示される領域以外に領域の表面
はＰ型に反転する。この時、２０５で示す領域はＮ型の
まま残存する。

【００６７】このＯＦＦ動作時においては、Ｎ型の領域
２０５が障壁となるので、ドレイン領域２０４からソー
ス領域２０２へと移動するキャリア（ホール）の移動は
２０９や２１０で示される経路が大部分となる。

【００６８】しかし、２０９や２１０で示される経路は
ＯＮ動作時におけるキャリアの移動経路２０８に比較し
て長く、またその幅が狭い。

【００６９】即ち、ＯＮ電流の経路は短くかつその幅が
広く、ＯＦＦ電流の経路は長くかつその幅が狭い状態と
なる。

【００７０】このようにすることにより、相対的に大き
なＯＮ電流値と小さなＯＦＦ電流値とを有する構成を実
現することができる。

【００７１】〔実施例３〕本実施例では、図１の薄膜ト
ランジスタの作製工程を示す。ここで説明するのは、基
本的にコプレナー型を有する薄膜トランジスタの作製工
程である。

【００７２】図３（Ａ）〜（Ｃ）を用いて薄膜トランジ
スタの作製工程を説明する。まず、ガラス基板や石英基
板上に図示しない下地膜を成膜する。下地膜としては、
スパッタ法により成膜された酸化珪素膜を利用する。

【００７３】次に図示しない非晶質珪素膜を減圧熱ＣＶ
Ｄ法で成膜する。次に加熱処理とレーザー光の照射を行
い、先の非晶質珪素膜を結晶化させる。こうして図示し
ない結晶性珪素膜を得る。

【００７４】図示しない結晶性珪素膜を得たら、パター
ニングを行い薄膜トランジスタの活性層１００となる島
状の領域を形成する。（図３（Ａ））

【００７５】活性層１００を形成したら、レジストマス
クやその他適当なマスクを用いて１１０で示される領域
のみに低濃度にリンをプラズマドーピング法で注入す
る。

【００７６】ここでいう低濃度というのは、後にチャネ
ル形成領域中に形成されるＮ型領域やソース／ドレイン
領域よりもリン濃度が低濃度であるということである。

【００７７】こうして図３（Ｂ）に示す状態を得る。次
に再度マスクを配置して、１０１、１０４、１０６、１
０７、１０３で示される領域にリンイオンをプラズマド
ーピング法でもって注入する。

【００７８】不純物イオンの注入が終了したら、熱処理
またはレーザー光の照射を行い、注入された不純物イオ
ンの活性化と不純物イオンの注入による損傷のアニール
とを行う。

【００７９】こうして、ソース領域１０１、チャネル形
成領域１０２、ドレイン領域１０３、低濃度不純物領域
（ＬＤＤ領域）１１０が形成される。

【００８０】チャネル形成領域１０２には、１０４、１
０６、１０７で示されるＮ型領域が形成される。このＮ
型領域がＯＦＦ動作時のキャリアの移動経路を長くする
ために機能する。

【００８１】〔実施例４〕本実施例を図５を用いて説明
する。なお、図６に上面概略図を示す。本実施例のトラ
ンジスタは、ゲイト電極の位置が基板側にあるボトムゲ
イト型のものである。本実施例の半導体装置の主要な作
製工程は下記の通りである。

【００８２】ゲイト電極・配線、ゲイト絶縁膜、半導
体活性層（薄膜半導体）の形成ドーピングマスクの形成ドーピングおよびドーピングされた不純物の活性化層間絶縁物の成膜ソース、ドレイン領域へのコンタクトホールの形成上層の導電性材料（金属等）を用いた配線の形成

【００８３】本実施例では、特開平５−２７５４５２、
もしくは、同７−９９３１７公報に記載されるように、
ボトムゲイト型の薄膜トランジスタを得るために、自己
整合的なドーピングマスクの形成、薄膜半導体へのイオ
ンドーピングと活性化を実施する。本実施例の詳細な条
件、被膜の厚さ等は上記公報を参考にするとよい。

【００８４】まず工程を図５（Ａ）を用いて説明す
る。まず、ガラス基板５００上にゲイト電極５０９を形
成する。ガラス基板は裏面露光技術を使用するため、露
光に用いる光を透過することが要求される。

【００８５】ゲイト電極５０９を上面から見た状態を図
６に示す。図６において５０８が活性層を構成するシリ
コン膜である。なお、図６のＡ−Ａ’で切った断面が図
５に示す作製工程図に対応する。

【００８６】ゲイト電極は各種金属材料やシリサイド材
料を用いて形成する。ゲイト電極５０９上にはゲイト絶
縁膜５１９として機能する酸化珪素膜をプラズマＣＶＤ
法でもって成膜する。

【００８７】さらにゲイト絶縁膜５１９上には、非晶質
のシリコン膜５０８を減圧熱ＣＶＤ法でもって成膜す
る。この非晶質珪素膜は、レーザーアニール法によって
結晶化させ結晶性珪素膜とする。さらにこれをパターニ
ングすることにより、結晶性珪素膜でなる活性層を形成
する。この活性層は図６の５０８で示すような形状を有
している。

【００８８】次に工程を説明する。この工程は裏面露
光技術を用いる。すなわち、窒化珪素の被膜を堆積し、
その上にフォトレジストを塗布した後、裏面より光を照
射して、フォトレジストの露光をおこなう。そして、こ
れによって窒化珪素膜のエッチングをおこない、ドーピ
ングマスク５６５を得る。ドーピングマスク５６５は図
では別々になっているように見えるが、裏面露光技術を
採用したためゲイト電極５０９と同様、全て、つながっ
ている。（図５（Ｂ））

【００８９】次に普通のフォトリソグラフィー工程を利
用して、５００で示される部分にレジストマスクを形成
する。この５００で示されるマスクは、後にＬＤＤ領域
を形成する際に利用される。

【００９０】次に工程を説明する。この工程は、公知
の不純物ドーピング法を用いておこなう。ここではＰ
（リン）イオンの注入を行う。

【００９１】この結果、ソース領域５０１、ドレイン領
域５０２、Ｎ型領域５０３〜５０５が自己整合的に形成
される。また５１で示される低濃度不純物領域（ＬＤＤ
領域）が形成される。

【００９２】さらに、ドーピングによって薄膜半導体中
に導入された不純物は、ランプアニールによって活性化
される。

【００９３】次に工程を図５（Ｃ）を用いて説明す
る。この工程では、公知の絶縁被膜成膜技術によって、
薄膜半導体５０８、ドーピングマスク５６５を覆って、
層間絶縁物としての酸化珪素被膜５５６が形成される。
（図５（Ｃ））

【００９４】次に工程を図５（Ｄ）を用いて説明す
る。この工程は公知のコンタクトホール形成技術を用い
ておこなう。層間絶縁物５５６をエッチングして、ソー
ス領域５０１およびドレイン領域５０２へのコンタクト
ホール５５７、５５８を形成する。（図５（Ｄ））

【００９５】次に工程を図５（Ｅ）を用いて説明す
る。この工程は公知の金属被膜成膜技術およびエッチン
グ技術を用いて行う。この工程の結果、ソース電極・配
線５１０、ドレイン電極・配線５１２が形成される。
（図５（Ｅ））

【００９６】〔実施例６〕本実施例を図７を用いて説明
する。本実施例のトランジスタは、ゲイト電極が薄膜半
導体の上にある、いわゆるトップゲイト型であるが、ソ
ース電極・配線、ドレイン電極・配線が活性層（薄膜半
導体）の下にある構成を有している。この構成は、正ス
タガー型と称される。本実施例の半導体装置の主要な作
製工程は下記の通りである。

【００９７】ソース電極・配線およびドレイン電極・
配線、半導体活性層（薄膜半導体）の形成ゲイト絶縁膜、ゲイト電極の形成ドーピングおよびドーピングされた不純物の活性化層間絶縁物の成膜

【００９８】工程を図７（Ａ）を用いて説明する。ま
ず、ガラス基板７００上にソース電極・配線７０１およ
びドレイン電極・配線７０２を形成する。ソース電極・
配線７０１およびドレイン電極・配線７０２としては、
モリブテンを用いる。その他の比較的、耐熱性の高い金
属（タングステン、クロム、タンタル、ニッケル等）を
用いてもよい。

【００９９】さらに、非晶質のシリコン膜７０３を、そ
の上に形成し、レーザーアニール法によって結晶化させ
る。（図７（Ａ））

【０１００】次に工程に移る。この工程においては、
公知の成膜技術によって酸化珪素膜でなるゲイト絶縁膜
７０４、アルミニウムのゲイト電極７０５〜７０７を形
成する。（図７（Ｂ））

【０１０１】次に工程に移る。この工程は、ＬＤＤ領
域を形成するためのレジストマスク７０８を配置した状
態でＰ（リン）のドーピングを行う。この結果、ソース
領域７０９、ドレイン領域７１３、Ｎ型領域７１０、７
１１が自己整合的に形成される。また、７１２で示され
る領域には不純物イオンは注入されない。

【０１０２】この後、レジストマスク７０８を取り除
き、再度のＰイオンの注入を行う。ここでは、先の工程
よりも低ドーズ量でもってＰイオンの注入を行う。

【０１０３】こうして７１２で示される領域を低濃度不
純物領域とする。この領域はＬＤＤ（ライトドープドレ
イン）領域として機能する。

【０１０４】さらに、ドーピングによって薄膜半導体中
に導入された不純物は、レーザーアニールによって活性
化する。

【０１０５】次に工程に移る。ここでは、公知の絶縁
被膜成膜技術によって、ゲイト電極７０５〜７０７を覆
って、層間絶縁物としての酸化珪素被膜７１４を形成す
る。こうして図７（Ｄ）に示す薄膜トランジスタを完成
させる。

【０１０６】〔実施例７〕本実施例は、図１（Ａ）に示
す構成において、チャネル形成領域１０２中に配置され
るＮ型領域１０４、１０５、１０７に低濃度不純物領域
８０１、８０２、８０３を設けたものである。

【０１０７】ここで、低濃度不純物領域８０１、８０
２、８０３は、１０４、１０５、１０７で示されるＮ型
領域よりも低濃度にＮ型を付与する不純物が添加された
領域として形成される。

【０１０８】ＯＦＦ動作時において、Ｎ型領域１０４、
１０５、１０７と、１０５で示されるＰ型反転層との間
には、ＰＮ接合が形成される。薄膜半導体を構成する多
結晶状態や微結晶状態においては、この接合部分で強電
界による劣化や接合状態の変化が生じやすい。

【０１０９】図８に示す構成は、上記ＰＮ接合部分に形
成される強電界を緩和させるために８０１、８０２、８
０３で示される低濃度不純物を配置することを特徴とす
る。

【０１１０】このような構成とすることによって、動作
に従う薄膜トランジスタの特性の変化や劣化を抑制する
ことができる。

【０１１１】

【発明の効果】チャネル形成領域中にソース／ドレイン
領域と同じ導電型を有する領域を配置し、ＯＦＦ動作時
におけるＰ型反転層の経路を曲がりくねったものとする
ことにより、ＯＮ動作時とＯＦＦ動作時とのキャリアの
移動経路を異ならせることができ、大きなＯＮ／ＯＦＦ
比を得ることができる。

【０１１２】また、ソース／ドレイン間の耐圧を高くす
ることができ、装置の信頼性を高くすることができる。

【図面の簡単な説明】

【図１】薄膜トランジスタの構成と動作の状態を示す
図。

【図２】薄膜トランジスタの構成と動作の状態を示す
図。

【図３】薄膜トランジスタの作製工程を示す図。

【図４】薄膜トランジスタの動作状態を示すエネルギ
ーバンド図。

【図５】薄膜トランジスタの作製工程を示す図。

【図６】薄膜トランジスタの上面図。

【図７】薄膜トランジスタの作製工程を示す図。

【図８】薄膜トランジスタの上面図。

【符号の説明】１００活性層１０１ソース領域１０２チャネル形成領域１０３ドレイン領域１０４Ｎ型領域１０５チャネル１０６Ｎ型領域１０７Ｎ型領域１０８ゲイト電極１０９ＯＦＦ動作時のキャリアの移動経路１１０ＬＤＤ（ライトドープドレイン）領域１１１ＯＮ動作時のキャリアの移動経路２０１活性層２０２ソース領域２０３チャネル形成領域２０４ドレイン領域２０５Ｎ型領域２０６ゲイト電極２０７ＬＤＤ領域２０８ＯＮ動作時のキャリアの移動経路２０９、２１０ＯＦＦ動作時のキャリアの移動経路

Claims

【特許請求の範囲】

【請求項１】ドレイン領域に隣接して前記ドレイン領域
よりも低濃度に不純物を含んだ低濃度不純物領域が配置
されており、ソース領域およびドレイン領域の間において、ＯＮ電流
の経路とＯＦＦ電流の経路とが異なっていることを特徴
とする半導体装置。
【請求項２】請求項１において、ＯＮ電流の経路はＯＦ
Ｆ電流の経路よりも短いことを特徴とする半導体装置。
【請求項３】ソース領域と、ドレイン領域と、前記ソース領域とドレイン領域との間に配置されたチャ
ネル形成領域と、前記ドレイン領域とチャネル形成領域との間に配置され
た低濃度不純物領域と、を有し、前記チャネル領域内にはソース領域及びドレイン領域と
同一導電型を有する領域が複数配置されており、ＯＦＦ動作時において、前記チャネル形成領域内に形成
される反転導電型層を経由してソース領域とドレイン領
域とをつなぐ経路は、チャネル形成領域を介してソース
領域とドレイン領域とを結ぶ距離よりも長く、前記低濃度不純物領域はドレイン領域よりも低い濃度で
不純物を含んでいることを特徴とする半導体装置。
【請求項４】ソース領域と、ドレイン領域と、前記ソース領域とドレイン領域との間に配置されたチャ
ネル形成領域と、前記ドレイン領域とチャネル形成領域との間に配置され
た低濃度不純物領域と、を有し、前記低濃度不純物領域はドレイン領域よりも低い濃度で
不純物を含んでおり、前記チャネル領域内にはソース領
域及びドレイン領域と同一導電型を有する領域が複数配
置されており、前記ソース領域及びドレイン領域と同一導電型を有する
領域によってソース領域とドレイン領域とを結ぶ距離よ
りもチャネルとして機能する領域の長さが長くなってい
ることを特徴とする半導体装置。