JPH09247386A

JPH09247386A - 画像読取装置

Info

Publication number: JPH09247386A
Application number: JP8050519A
Authority: JP
Inventors: Yasunobu Terao; 康伸寺尾
Original assignee: TEC CORP
Current assignee: TEC CORP
Priority date: 1996-03-07
Filing date: 1996-03-07
Publication date: 1997-09-19

Abstract

(57)【要約】【課題】各ラインイメージセンサの装着固定作業および
取扱いが簡単で、常に高品位の画像読取りができるよう
にする。【解決手段】前列ラインイメージセンサ３２および各後
列ラインイメージセンサ３１，３３で読取ったそれぞれ
の各有効画像データを副走査（Ｙ）方向でかつ後列読取
ラインｙ２の下流側の仮想共通読取ラインｙ２ｖにおい
て読取った各有効画像データとして補正する読取ライン
補正手段４０Ａ（４０Ｂ）を設け、前列ラインイメージ
センサ３２の前列読取ラインｙ１に対する位置ずれおよ
び各後列ラインイメージセンサ３１，３３の後列読取ラ
インｙ２に対するそれぞれの位置ずれの各誤差を除去し
て読取対象画像を読取可能に構成されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、副走査方向の前列
読取ラインに沿って配設された少なくとも１以上の前列
ラインイメージセンサと後列読取ラインに沿って配設さ
れた２以上の後列ラインイメージセンサを有し、前列ラ
インイメージセンサおよび後列ラインイメージセンサを
主走査方向に走査して各ラインイメージセンサで読取っ
た当該各ラインイメージセンサの読取有効範囲に属する
各有効画像データの合成として読取対象画像を読取る画
像読取装置に関する。

【０００２】

【従来の技術】イメージスキャナで副走査方向に相対移
動可能な原稿上の読取対象画像を読取る画像読取装置が
公知である。かかる画像読取装置では、原稿搬送方式お
よび原稿固定方式のいずれの場合でも、全読取有効範囲
が例えばＡ２版用紙サイズ以上の如く大きい場合にはイ
メージスキャナを主走査方向に配列した複数のラインイ
メージセンサから形成している。

【０００３】すなわち、例えば原稿搬送方式を示す図７
において、副走査（Ｙ）方向の上流側で主走査（Ｘ）方
向に伸る前列読取ラインｙ１に沿って前列ラインイメー
ジセンサ３２を取付け、その下流側のＸ方向に伸る後列
読取ラインｙ２に沿って２つの後列ラインイメージセン
サ３１，３３とを取付け、隣接する各ラインイメージセ
ンサ３１，３２，３３の読取可能領域をｘ１ずつ重複さ
せて配設してある。そして、各ラインイメージセンサ３
１，３２，３３の読取有効範囲ＲＡ１，ＲＡ２，ＲＡ３
を、各重複読取可能領域（ｘ１）内で区分してある。つ
まり、イメージスキャナ３０の全読取有効範囲ＲＡを各
読取有効範囲ＲＡ１，ＲＡ２，ＲＡ３の組合せとして確
立している。

【０００４】かくして、Ｙ方向に搬送された原稿７０に
印刷された読取対象画像を各ラインイメージセンサ３
１，３２，３３をＸ方向に走査して、各ラインイメージ
センサ３１，３２，３３で読取った画像データ中の各読
取有効範囲ＲＡ１，ＲＡ２，ＲＡ３に属する各有効画像
データの合成として当該読取対象画像を読取ることがで
きる。

【０００５】ところで、前列ラインイメージセンサ３２
と後列ラインイメージセンサ３１，３３とがＹ方向に段
違いとして配設されているので、図８に示すように、整
合性がとられている。すなわち、時刻Ｔ１において制御
ユニット１０内の読取パルス発生器２１から読取パルス
が発生されると、前列ラインイメージセンサ３２は直ち
に読取対象画像を読取る。読取画像データ中の有効画像
データは、Ａ／Ｄコンバータ３９でアナログ−デジタル
変換されメモリ４２Ｐに記憶保持される。

【０００６】そして、原稿７０がＹ方向に搬送されかつ
時刻Ｔ２になると、読取遅延回路２２で遅延された読取
パルスが出力されるので、後列ラインイメージセンサ３
１，３３が読取対象画像を読取る。当該各有効画像デー
タは、Ａ／Ｄコンバータ３９でアナログ−デジタル変換
される。

【０００７】ここに、合成回路２０Ｐは、Ｘ方向に並ぶ
後列ラインイメージセンサ３１，前列ラインイメージセ
ンサ３２，後列ラインイメージセンサ３３の順に当該各
有効画像データを時刻Ｔ２でかつ後列読取ラインｙ２上
で読取ったように合成する。すなわち、原稿７０上の読
取対象画像を、見掛上の１走査で読取ることができる。

【０００８】なお、前列ラインイメージセンサが２以上
あるいは後列ラインイメージセンサが３以上である場合
にも、各前列ラインイメージセンサについてはメモリ
（４２Ｐ）を設けかつ後列ラインイメージセンサには読
取遅延回路（２２）が設けられる。

【０００９】ここに、読取遅延回路２２の遅延時間は、
図７に２点鎖線で示すテストチャート６０に印刷された
Ｘ方向に伸るテストパターン（直細線）６３を実際にＹ
方向に搬送しつつ各ラインイメージセンサ３１，３２，
３３で読取った各有効画像データを合成した場合に、そ
の読取画像がテストパターン６３と同じにすることがで
きるように選択設定される。なお、メモリ４２Ｐの記憶
容量は、前列読取ラインｙ１から後列読取ラインｙ２ま
での距離ｄに比例的に大きくされる。

【００１０】かくして、合成された読取画像がテストパ
ターン６３と同一となるためには、前列ラインイメージ
センサ３２の読取画素列３２Ｅが前列読取ラインｙ１上
に位置決めされかつ後列ラインイメージセンサ３１，３
３の各読取画素列３１Ｅ，３３Ｅが後列読取ラインｙ２
上に位置決めされていることが前提条件となる。

【００１１】しかし、各読取画素列３２Ｅ、３１Ｅ，３
３Ｅを目視確認することは難しい。そこで、各ラインイ
メージセンサ３２、３１，３３を挿入可能な穴明き治具
を用いて、各ラインイメージセンサ３２、３１，３３を
各読取ラインｙ１，ｙ２に位置決めしかつ装着固定して
いる。この装着固定には多大な労力，時間が費やされ、
かつ慎重な作業を必要としている。

【００１２】

【発明が解決しようとする課題】ところで、いかに慎重
に装着固定作業をしても、一層の高品位読取り要求に応
えられない場合がある。また、その要求に一旦応えられ
ても、その後に装置全体の搬送や設置場所におけるレイ
アウト変更がありあるいは温度変化等を含む使用環境が
変ると、前列ラインイメージセンサ３２で読取った有効
画像データと後列ラインイメージセンサ３１，３３で読
取った各有効画像データとの間に、Ｙ方向のずれが生じ
る。各前列ラインイメージセンサ間および各後列ライン
イメージセンサ間においても同様に生ずる。したがっ
て、取扱いも難しい。

【００１３】本発明の目的は、装着固定作業および取扱
いが簡単で、常に高品位の画像読取りができる画像読取
装置を提供することにある。

【００１４】

【課題を解決するための手段】幾多の実機を通じた分析
によると、各ラインイメージセンサ（例えば、３１）の
寸法が図９に示す長さＬ×幅２Ｗとすると、長さＬおよ
び幅２Ｗともに製作上の寸法誤差が認められる。長さＬ
の誤差についてはＸ方向に重複読取可能領域（ｘ１）が
設けられるので問題はないが、幅２Ｗの誤差の影響は無
視できない。特に、側端から読取画素列３１Ｅ（詳しく
は、ベストフォーカス点）との寸法Ｗに公差△Ｗ（例え
ば、±０．０５ｍｍ）が認められていることは、画像読
取品位上、大きな影響を及ぼす。

【００１５】すなわち、読取画素列３１ＥがＸ方向に１
６ドット／ｍｍの分解能であるとすると、Ｙ方向の幅が
例えば４ドット分（０．２５ｍｍ）のＸ方向に伸るテス
トパターン６３と同様な原稿７０上の直細線画像を読取
る場合には、各ラインイメージセンサの公差△Ｗ（±
０．０５ｍｍ）のＹ方向における組合せによっては、例
えば２ドット分の段差が生じてしまう。

【００１６】本発明は、上記分析結果から、各前列ライ
ンイメージセンサおよび各後列ラインイメージセンサで
それぞれに読取った各有効画像データを、Ｙ方向におい
て後列読取ラインよりも下流側の仮想共通読取ラインで
読取った各有効画像データであると補正可能に形成し、
各ラインイメージセンサの当該各読取ラインに対するＹ
方向の位置ずれ誤差を除去して読取可能とするものであ
る。

【００１７】すなわち、請求項１の発明は、副走査方向
の前列読取ラインに沿って配設された少なくとも１以上
の前列ラインイメージセンサと後列読取ラインに沿って
配設された２以上の後列ラインイメージセンサとを有
し、前列ラインイメージセンサおよび後列ラインイメー
ジセンサを主走査方向に走査して各ラインイメージセン
サで読取った当該各ラインイメージセンサの読取有効範
囲に属する各有効画像データの合成として読取対象画像
を読取る画像読取装置において、前記各前列ラインイメ
ージセンサおよび前記各後列ラインイメージセンサで読
取ったそれぞれの前記各有効画像データを、前記副走査
方向でかつ前記後列読取ラインの下流側の仮想共通読取
ラインにおいて読取った各有効画像データとして補正す
る読取ライン補正手段を設け、前記各前列ラインイメー
ジセンサの前記前列読取ラインに対するそれぞれの位置
ずれおよび前記各後列ラインイメージセンサの前記後列
読取ラインに対するそれぞれの位置ずれの各誤差を除去
して前記読取対象画像を読取可能に構成した、ことを特
徴とする。

【００１８】かかる発明では、前列読取ライン上の各前
列ラインイメージセンサおよび後列読取ライン上の各後
列ラインイメージセンサは、それぞれに従来例の場合と
同様に有効画像データを読取る。したがって、この段階
では、各前列ラインイメージセンサが前列読取ラインか
ら副走査方向に位置ずれしていれば、各有効画像データ
には副走査方向に位置ずれ誤差が含まれる。各後列ライ
ンイメージセンサが後列読取ラインから副走査方向に位
置ずれしている場合も同様である。

【００１９】ここに、読取ライン補正手段が、各ライン
イメージセンサで読取った各有効画像データを副走査方
向でかつ後列読取ラインの下流側の仮想共通読取ライン
において読取った有効画像データとして補正する。した
がって、各ラインイメージセンサの当該各読取ラインに
対する副走査方向の位置ずれの誤差を除去できるから、
常に高品位の画像読取ができるとともに各ラインイメー
ジセンサの装着固定作業および取扱いが簡単である。

【００２０】また、請求項２の発明は、前記読取ライン
補正手段が、前記前列読取ラインにおいて前記各前列ラ
インイメージセンサが読取った前記各有効画像データお
よび前記後列読取ラインにおいて前記各後列ラインイメ
ージセンサが読取った前記各有効画像データのそれぞれ
を記憶可能なそれぞれの個別メモリと，各個別メモリに
記憶されている当該各有効画像データを前記仮想共通読
取ラインにおいて読取った各有効画像データであるよう
にそれぞれを記憶保持遅延させる遅延量可変型の各記憶
保持遅延回路とから形成されている画像読取装置であ
る。

【００２１】かかる発明では、前列読取ラインにおいて
各前列ラインイメージセンサが読取った各有効画像デー
タは当該各個別メモリに記憶される。しかる後に、後列
読取ラインにおいて各後列ラインイメージセンサが読取
った各有効画像データも当該各個別メモリに記憶され
る。各個別メモリに記憶されている各有効画像データ
は、当該各記憶保持遅延回路によって仮想共通読取ライ
ンまで記憶保持しつつ遅延される。かくして、仮想共通
読取ラインになったタイミングで各有効画像データを合
成すれば、各ラインイメージセンサの当該各読取ライン
に対する位置ずれを自動的に補正できる。

【００２２】しかして、請求項１の発明の場合と同様な
作用効果を奏し得、さらに各記憶保持遅延回路の遅延量
（時間）を例えばテストチャートのテストパターンを利
用して適正に設定しておくだけでよいから取扱いがより
簡単である。

【００２３】また、請求項３の発明は、前記読取ライン
補正手段が、前記前列読取ラインにおいて前記各前列ラ
インイメージセンサが読取った前記各有効画像データお
よび前記後列読取ラインにおいて前記各後列ラインイメ
ージセンサが読取った前記各有効画像データのそれぞれ
を全メモリに記憶可能かつ前記合成に際し全メモリに記
憶されている各有効画像データの各読出タイミングを調
整して各有効画像データを前記仮想共通読取ラインにお
いて読取った各有効画像データであるように補正可能に
形成されている画像読取装置である。

【００２４】かかる発明の場合、前列読取ラインにおい
て各前列ラインイメージセンサが読取った各有効画像デ
ータおよび後列読取ラインにおいて各後列ラインイメー
ジセンサの読取った各有効画像データは、そのまま全メ
モリにその順で記憶される。そして、合成の際は、各有
効画像データの読出タイミングを、各有効画像データが
仮想共通読取ラインにおいて読取られた各有効画像デー
タであるように調整して読出す。

【００２５】したがって、請求項１の発明の場合と同様
な作用効果を奏し得る他、さらに各有効画像データの合
成に際する読出タイミングを各ラインイメージセンサ
（読取画素）の位置と仮想共通読取ラインとの関係から
それぞれに設定しておけばよいので取扱いがより簡単
で、かつ請求項２の発明の場合よりも部品点数を削減で
きる。

【００２６】また、請求項４の発明は、前記各後列ライ
ンイメージセンサのうちの前記副走査方向の最も下流側
に位置する後列ラインイメージセンサを基準ラインイメ
ージセンサとしかつこの基準ラインイメージセンサを前
記後列読取ラインよりも前記副走査方向の下流側に前記
各後列ラインイメージセンサの前記副走査方向寸法公差
だけ位置ずれさせて配設されている画像読取装置であ
る。

【００２７】かかる発明では、後列ラインイメージセン
サの１つが後列読取ラインよりも副走査方向の下流側に
寸法公差だけ位置ずれさせた基準ラインイメージセンサ
とされているので、この基準ラインイメージセンサを例
えば主走査方向の最初に位置するものと選択しておけば
その後の各ラインイメージセンサで読取った各有効画像
データの処理を容易化できる。よって、請求項１から請
求項３までの発明の場合と同様な作用効果を奏し得る
他、さらに仮想共通読取ラインの選定が簡単である。

【００２８】さらに、請求項５の発明は、前記各後列ラ
インイメージセンサのうち前記副走査方向の最も下流側
に位置する後列ラインイメージセンサを基準ラインイメ
ージセンサとしかつこの基準ラインイメージセンサの読
取画素列が前記仮想共通読取ライン上に配設されている
画像読取装置である。

【００２９】かかる発明では、基準ラインイメージセン
サの読取画素列が仮想共通読取ライン上に配設されてい
る、換言すれば、基準ラインイメージセンサの読取画素
列を通りかつ主走査方向に伸びる軸線を仮想共通読取ラ
インとすることができる。

【００３０】したがって、請求項１から請求項４までの
発明の場合と同様な作用効果を奏し得る他、さらに読取
ライン補正手段の基準ラインイメージセンサに関する補
正を省略できるので一層の処理簡素化および部品点数の
削減ができる。

【００３１】

【発明の実施の形態】以下、本発明の実施形態を図面を
参照して説明する。（第１の実施形態）本画像読取装置は、図１，図２に示
す如く、前列ラインイメージセンサ３２および各後列ラ
インイメージセンサ３１，３３で読取ったそれぞれの各
有効画像データを副走査（Ｙ）方向でかつ後列読取ライ
ンｙ２の下流側の仮想共通読取ラインｙ２ｖにおいて読
取った各有効画像データとして補正する読取ライン補正
手段４０Ａを設け、前列ラインイメージセンサ３２の前
列読取ラインｙ１に対する位置ずれおよび各後列ライン
イメージセンサ３１，３３の後列読取ラインｙ２に対す
るそれぞれの位置ずれの各誤差を除去して読取対象画像
を読取可能に構成されている。

【００３２】図１において、前列読取ラインｙ１と後列
読取ラインｙ２とは、距離ｄ（例えば、２６．７±１ｍ
ｍ）だけＹ方向に隔っている。前列読取ラインｙ１およ
び後列読取ラインｙ２には、従来例において述べた穴明
き治具を用いて１つの前列ラインイメージセンサ３２お
よび２つの後列ラインイメージセンサ３１，３３が装着
固定されている。各イメージセンサ３１，３２，３３の
側端からベストフォーカス点までの公差は、±０．５ｍ
ｍである。なお、後列ラインイメージセンサの数を２
（３１，３３）とし前列ラインイメージセンサの数を１
（３２）として少なくしたのは、詳細後記の個別メモリ
の小容量化を図るためである。

【００３３】装着固定状態において、前記ラインイメー
ジセンサ３２の読取画素列３２Ｅは前列読取ラインｙ１
よりもＹ方向の上流側に位置ずれ、後列ラインイメージ
センサ３１の読取画素列３１Ｅは後列読取ラインｙ２よ
りもＹ方向の下流側に位置ずれ、さらに後列ラインイメ
ージセンサ３３の読取画素列３３Ｅは後列読取ラインｙ
２よりもＹ方向の上流側に位置ずれしているとする。

【００３４】仮想共通読取ラインｙ２は、後列ラインイ
メージセンサ３１，３３のうちのＹ方向の最も下流側に
ある後列ラインイメージセンサ３１（詳しくは、その読
取画素列３１Ｅ）よりも下流側に想定されている。

【００３５】ここに、読取ライン補正手段４０Ａは、図
２に示す制御ユニット１０内に設けられた各ラインイメ
ージセンサ３２、３１，３３に対応する個別メモリ４
２、４１，４３と記憶保持遅延回路５２，５１，５３と
から形成されている。

【００３６】個別メモリ４２は、時刻Ｔ１に前列読取ラ
インｙ１において前列ラインイメージセンサ３２が読取
った有効画像データを記憶可能である。個別メモリ４１
（４３）は、時刻Ｔ２に後列読取ラインｙ２において後
列ラインイメージセンサ３１（３３）が読取った有効画
像データを記憶可能である。各個別メモリ４１，４２，
４３の記憶容量は、図１に示す当該各ラインイメージセ
ンサ３１，３２，３３（読取画素列３１Ｅ，３２Ｅ，３
３Ｅ）と仮想共通読取ラインｙ２ｖとの距離ｄ３１，ｄ
３２，ｄ３３に比例して大きくされている。

【００３７】記憶保持遅延回路５２は、個別メモリ４２
に記憶されている有効画像データを仮想共通読取ライン
ｙ２ｖにおいて読取った有効画像データであるように保
持遅延する。つまり、前列ラインイメージセンサ３２で
読取った原稿５０上の読取対象画像が仮想共通読取ライ
ンｙ２ｖに搬送されて来る時間ｔ３２だけ遅延させる。
すなわち、この記憶保持遅延時間ｔ３２は、原稿５０が
距離ｄ３２だけ進むに要する時間と理解される。

【００３８】また、記憶保持遅延回路５１（５３）は、
個別メモリ４１（４３）に記憶されている有効画像デー
タを仮想共通読取ラインｙ２ｖにおいて読取った有効画
像データであるように保持遅延する。つまり、後列ライ
ンイメージセンサ３１（３３）で読取った原稿５０上の
読取対象画像が仮想共通読取ラインｙ２ｖに搬送されて
来る時間ｔ３１（ｔ３３）だけ遅延させる。すなわち、
この記憶保持遅延時間ｔ３１（ｔ３３）は、原稿５０が
距離ｄ３１（ｄ３３）だけ進むに要する時間と理解され
る。

【００３９】各記憶保持遅延時間ｔ３１，ｔ３２，ｔ３
３の設定，各設定値の適正化および各設定値の妥当性判
断のために使用するための図１に示すテストチャート６
０には、テストパターン（直細線）６１とテストパター
ン（直細線）６２とが、寸法ｄ（例えば、２６．７ｍｍ
±０．１ｍｍ）だけ隔てて印刷されている。各テストパ
ターン６１，６２のＹ方向の幅ｔは、この実施形態の場
合は０．２５ｍｍである。

【００４０】したがって、各ラインイメージセンサ３
１、３２，３３の公差が上記±０．５ｍｍであるから、
個別メモリ４１，４３の記憶容量は理論的に０．２５ｍ
ｍ相当分とすればよい。この実施形態では、その後の経
時的変化や温度変化による直線性の狂いを見込んで、
０．５ｍｍ相当分としてある。なお、個別メモリ４２の
記憶容量は、距離ｄに相応する容量に０．５ｍｍ相当分
だけ大きくしてある。

【００４１】かくして、このテストチャート６０を用い
テストチャート６０を停止させた状態において、前列ラ
インイメージセンサ３２でテストパターン６１を読取ら
せかつ個別メモリ４２に当該有効画像データを記憶させ
るとともに、各後列ラインイメージセンサ３１，３３で
テストパターン６２を読取らせかつ各個別メモリ４１，
４３に記憶させる。しかし、各個別メモリ４１，４２，
４３に記憶されている各有効画像データを後列読取ライ
ンｙ２において読取ったものとして、従来例の場合と同
様に、そのまま合成してもテストパターン６２と同じと
して読取ることはできない。各ラインイメージセンサ３
１，３２，３３（３１Ｅ，３２Ｅ，３３Ｅ）が、当該各
読取ラインｙ２，ｙ１，ｙ２から位置ずれしているから
である。

【００４２】そこで、仮想共通読取ラインｙ２ｖで読取
ったものと擬制するつまり補正するために、遅延量（時
間）可変型の各記憶保持回路５１，５２，５３の各記憶
保持時間ｔ３１，ｔ３２，ｔ３３をそれぞれに設定変更
（調整）する。合成後の読取画像データがテストパター
ン６１と同じとなるまで繰り返す。例えば、３回繰り返
す。

【００４３】かかる構成の第１の実施形態では、原稿７
０をＹ方向に搬送すると、時刻Ｔ１において読取パルス
発生器２１から読取パルスが発生されると、前列読取ラ
インｙ１上の前列ラインイメージセンサ３２が読取対象
画像を読取る。当該有効画像データは、Ａ／Ｄコンバー
タ３９でデジタル信号に変換され個別メモリ４２に記憶
される。記憶保持遅延回路５２は、これを設定された記
憶保持時間ｔ３２だけ遅延する。

【００４４】さらに、原稿７０がＹ方向に搬送され時刻
Ｔ２になると、読取遅延回路２２から遅延された読取パ
ルスが出力されるので、後列ラインイメージセンサ３１
が、後列読取ラインｙ２に移動して来た読取対象画像を
読取る。この有効画像データは、デジタル信号に変換さ
れて、個別メモリ４１に記憶される。記憶保持遅延回路
５１は、設定された記憶保持時間ｔ３１だけ遅延する。

【００４５】同様に、後列読取ラインｙ２上の後列ライ
ンイメージセンサ３３は、読取対象画像を読取る。この
有効画像データは、デジタル信号に変換されて、個別メ
モリ４３に記憶される。記憶保持遅延回路５３は、設定
された記憶保持時間ｔ３３だけ遅延させる。

【００４６】かくして、各記憶保持時間ｔ３１，ｔ３
２，ｔ３３が、見掛上の仮想共通読取ラインｙ２におい
て、一斉にタイムアップすると、合成回路２０が後列ラ
インイメージセンサ３１で読取った有効画像データと，
前列ラインイメージセンサ３２で読取った有効画像デー
タと，後列ラインイメージセンサ３３で読取った有効画
像データとを、この順で読出しつつ合成する。

【００４７】すなわち、読取ライン補正手段（４１，５
１、４２，５２、４３，５３）が、各ラインイメージセ
ンサ３１，３２，３３で読取った各有効画像データを副
走査（Ｙ）方向でかつ後列読取ラインｙ２の下流側の仮
想共通読取ラインｙ２ｖにおいて読取った有効画像デー
タとして補正するので、各ラインイメージセンサ３２、
３１，３３の当該各読取ラインｙ１、ｙ２に対するＹ方
向の位置ずれの誤差を除去できる。

【００４８】しかして、この第１の実施形態によれば、
前列ラインイメージセンサ３２および各後列ラインイメ
ージセンサ３１，３３で読取ったそれぞれの各有効画像
データを副走査（Ｙ）方向でかつ後列読取ラインｙ２の
下流側の仮想共通読取ラインｙ２ｖにおいて読取った各
有効画像データとして補正する読取ライン補正手段４０
Ａを設け、前列ラインイメージセンサ３２の前列読取ラ
インｙ１に対する位置ずれおよび各後列ラインイメージ
センサ３１，３３の後列読取ラインｙ２に対するそれぞ
れの位置ずれの各誤差を除去して読取対象画像を読取可
能に構成されているので、常に高品位の画像読取ができ
るとともに各ラインイメージセンサの装着固定作業およ
び取扱いが簡単である。

【００４９】また、各記憶保持遅延回路５１，５２，５
３の遅延量（時間ｔ３１，ｔ３２，ｔ３３）を例えばテ
ストチャート６０のテストパターン６１，６２を利用し
て適正に設定しておくだけでよいから、取扱いがより簡
単である。

【００５０】また、各ラインイメージセンサ３１，３
２，３３の公差を気にしないでよいから低コスト化が図
れるとともに、装着固定作業の簡素化も図れるのでこの
点からも一層のコスト低減ができる。

【００５１】また、僅かな記憶容量の個別メモリ４１，
４３と短時間だけ遅延させる記憶保持遅延回路５１，５
２，５３とを設ければよいので、低コストで具現化でき
る。なお、個別メモリ４２は従来例の場合のメモリ４２
Ｐとほとんど同じである。

【００５２】また、各記憶保持遅延回路５１，５２，５
３が遅延量（時間）可変型とされているので、適用性が
広く、また例えば０．２５ｍｍのテストパターン６２を
用いればＹ方向の分解能を０．１２５ｍｍ以下とするこ
とができる。

【００５３】（第２の実施形態）この第２の実施形態
は、図３に示す如く、第１の実施形態の場合（図２の４
０Ａ）と異なる読取ライン補正手段４０Ｂが設けられて
いる。なお、各ラインイメージセンサ３１，３２，３３
等々は、図１に示す場合と同じである。

【００５４】図３において、制御ユニット１０は、ＣＰ
Ｕ１１，ＲＯＭ１２，ＲＡＭ１３，ＥＰＲＯＭ１４，タ
イマー１５，ＤＭＡＣ１６，データ通信回線１を介して
接続された上位機（図示省略）とのデータ通信用インタ
ーフェイス（Ｉ／Ｆ）１７を含み、紙送りモータ３５，
そのドライバ３５Ｄを含む用紙搬送手段およびイメージ
スキャナ３０（ラインイメージスキャナ３１，３２，３
３），各Ａ／Ｄコンバータ３９を含む画像読取手段を適
時に駆動制御して原稿７０上の読取対象画像を読取るこ
とができる。なお、合成手段は、ＣＰＵ１１とＲＯＭ１
２とから形成されている。

【００５５】ここに、読取ライン補正手段４０Ｂは、全
メモリ１３Ｍと読出タイミング調整制御手段１１，１
２，１４とから形成されている。

【００５６】全メモリ１３Ｍは、ＲＡＭ１３内に形成さ
れ、各ラインイメージセンサ３２、３１，３３で読取っ
た各有効画像データを経時的に記憶可能である。つま
り、有効画像データ書込制御手段（ＣＰＵ１１，ＲＯＭ
１２）は、図２に示す各Ａ／Ｄコンバータ３９から出力
される各有効画像データを出力順序通りに全メモリ１３
Ｍに記憶する。

【００５７】読出タイミング調整制御手段は、読出タイ
ミング調整制御プログラムを格納させたＲＯＭ１２とＣ
ＰＵ１１と読出タイミングデータを記憶するＥＰＲＯＭ
１４とから形成され、全メモリ１３Ｍに記憶されている
各有効画像データを仮想共通読取ラインｙ２ｖで読取っ
たものとして読出すことができる。

【００５８】各読出タイミングは、図示省略したキーボ
ード上のキー操作により設定変更することができる。つ
まり、時刻Ｔ１に前列読取ラインｙ１において前列ライ
ンイメージセンサ３２が読取った有効画像データと，時
刻Ｔ２に後列読取ラインｙ２において各後列ラインイメ
ージセンサ３１，３３が読取った有効画像データとを、
仮想共通読取ラインｙ２ｖにおいてＸ方向に１走査した
ものとすることができるタイミング（乃至順序）を意味
する。

【００５９】換言すれば、全メモリ１３Ｍには、各ライ
ンイメージセンサ３２、３１，３３で各走査ごとに読取
った各有効画像データが連続的に記憶されるので、各ラ
インイメージセンサ３２、３１，３３で読取った各有効
画像データは経時的にずれておりかつ各読取ラインｙ
１、ｙ２に対する各ラインイメージセンサ３２、３１，
３３の位置ずれ分も経時的にずれている。読取ライン補
正手段４０Ｂは、この位置ずれによる誤差を除去可能な
タイミングで読出すわけである。

【００６０】しかして、この第２の実施形態によれば、
第１の実施形態の場合と同様な作用効果を奏し得る他、
さらに各有効画像データの合成に際する読出タイミング
を各ラインイメージセンサ３１，３２，３３（読取画素
３１Ｅ，３２Ｅ，３３Ｅ）の位置と仮想共通読取ライン
ｙ２ｖとの関係からそれぞれに設定しておけばよいので
取扱いがより簡単で、各ラインイメージセンサ３１，３
２，３３ごとの個別メモリ４１，４２，４３や記憶保持
遅延回路５１，５２，５３を必要としないので第１の実
施形態の場合よりも部品点数を削減できかつコスト低減
も図れる。

【００６１】（第３の実施形態）図４において、前列読
取ラインｙ１には、３つの前列ラインイメージスキャナ
３２，３４，３６が設けられ、後列読取ラインｙ２には
４つの後列ラインイメージスキャナ３１、３３，３５，
３７が設けられている。

【００６２】したがって、読取ライン補正手段４０Ａを
採用する場合には、各ラインイメージセンサ３１〜３７
ごとに個別メモリ（４１〜４７）および記憶保持遅延回
路（５１〜５７）を設ければよい。遅延させる各記憶保
持時間（ｔ３１〜ｔ３７）は、仮想共通読取ラインｙ２
ｖまでの各距離ｄ３１〜ｄ３７に対応するものとして設
定される。

【００６３】また、読取ライン補正手段３０Ｂを採用す
る場合には、各ラインイメージセンサ３１〜３７ごとの
各有効画像データの読出タイミングを設定すればよい。

【００６４】かくして、ラインイメージスキャナの数が
多くとも第１および第２の実施形態の場合と同様な作用
効果を奏し得、さらに主走査（Ｘ）方向の大型化への適
用が容易であるとともに、慎重な装着固定作業の軽減効
果が大きくなるので装置全体の大幅なコスト低減が図れ
る。

【００６５】（第４の実施形態）この第４の実施形態
は、第１（または第２）の実施形態に比較して、図５に
示すように仮想共通読取ラインｙ２ｖ上に基準ラインイ
メージセンサ〔３１（３１Ｅ）〕を配設したところが異
なる。

【００６６】基準ラインイメージセンサ（３１）は、後
列ラインイメージセンサ３１，３３のうちＹ方向の最も
下流側に位置するものとして決定される。装着固定作業
上は、Ｘ方向の最初の後列ラインイメージセンサ３１を
他（３３）よりも積極的に下流側に配設すればよい。

【００６７】さらに、各後列ラインイメージスキャナ３
１，３３を配設した後に、最下流側の後列ラインイメー
ジセンサ３１の読取画素列３１Ｅ（ベストフォーカス
点）を通る軸線（ｙ２ｖ）を仮想共通読取ラインｙ２ｖ
として選定すればよい。

【００６８】しかして、この第４の実施形態によれば、
第１（または第２）の実施形態の場合と同様な作用効果
を奏し得る他、さらに読取ライン補正手段４０Ａ（４０
Ｂ）の基準ラインイメージセンサ（３１）に関する補正
を省略できるので、一層の処理簡素化が図れかつ部品
（４１，５１）点数も削減できる。

【００６９】（第５の実施形態）この第５の実施形態
は、図６に示される。この実施形態では、第３の実施形
態（図４）の場合に比較して、後列ラインイメージセン
サ３１の配設位置がさらに特定されていることが異な
る。

【００７０】すなわち、第４の実施形態の場合と同様
に、後列ラインイメージセンサ３１，３３，３５，３７
のうちのＹ方向の最も下流側に位置する後列ラインイメ
ージセンサ３１を基準ラインイメージセンサとしかつこ
の基準ラインイメージセンサ（３１）を後列読取ライン
ｙ２よりもＹ方向の下流側に各後列ラインイメージセン
サ３１，３３，３５，３７のＹ方向の寸法公差△Ｗだけ
位置ずれさせて配設してある。

【００７１】かくすれば、基準ラインイメージセンサ
（３１）よりもその他の後列ラインイメージセンサ３
３，３５，３７がＹ方向の下流側に位置することがない
ので、仮想共通読取ラインｙ２ｖを基準ラインイメージ
センサ（３１）を参照して決定すればよいから、その選
択が簡単である。

【００７２】さらに、この第５の実施形態では、第４の
実施形態の場合（図５）と同様に基準ラインイメージセ
ンサ（３１）を仮想共通ラインｙ２ｖ上に配設してあ
る。

【００７３】しかして、この第５の実施形態によれば、
第１〜第３の実施形態の場合と同様な作用効果を奏し得
る他、さらに仮想共通読取ラインｙ２ｖの選択が簡単で
かつ第４の実施形態の場合と同様な作用効果も奏するこ
とができる。

【００７４】

【発明の効果】請求項１の発明によれば、各前列ライン
イメージセンサおよび各後列ラインイメージセンサで読
取ったそれぞれの各有効画像データを、副走査方向でか
つ後列読取ラインの下流側の仮想共通読取ラインにおい
て読取った各有効画像データとして補正する読取ライン
補正手段を設け、各前列ラインイメージセンサの前列読
取ラインに対するそれぞれの位置ずれおよび各後列ライ
ンイメージセンサの後列読取ラインに対するそれぞれの
位置ずれの各誤差を除去して読取対象画像を読取可能に
構成されているので、各ラインイメージセンサの当該各
読取ラインに対する副走査方向の位置ずれの誤差を除去
できる。よって、常に高品位の画像読取ができるととも
に各ラインイメージセンサの装着固定作業および取扱い
が簡単である。さらに、装着固定作業の簡素化により装
置全体のコスト低減も図れる。

【００７５】また、請求項２の発明によれば、読取ライ
ン補正手段が、前列読取ラインにおいて各前列ラインイ
メージセンサが読取った各有効画像データおよび後列読
取ラインにおいて各後列ラインイメージセンサが読取っ
た各有効画像データのそれぞれを記憶可能なそれぞれの
個別メモリと，各個別メモリに記憶されている当該各有
効画像データを仮想共通読取ラインにおいて読取った各
有効画像データであるようにそれぞれを記憶保持遅延さ
せる遅延量可変型の各記憶保持遅延回路とから形成され
ているので、仮想共通読取ラインになったタイミングで
各有効画像データを合成すれば、各ラインイメージセン
サの当該各読取ラインに対する位置ずれを自動的に補正
できる。よって、請求項１の発明の場合と同様な効果を
奏し得、さらに各記憶保持遅延回路の遅延量（時間）を
例えばテストチャートのテストパターンを利用して適正
に設定しておくだけでよいから、取扱いがより簡単であ
る。

【００７６】また、請求項３の発明によれば、読取ライ
ン補正手段が前列読取ラインにおいて各前列ラインイメ
ージセンサが読取った各有効画像データおよび後列読取
ラインにおいて各後列ラインイメージセンサが読取った
各有効画像データのそれぞれを全メモリに記憶可能かつ
合成に際し全メモリに記憶されている各有効画像データ
の各読出タイミングを調整して各有効画像データを仮想
共通読取ラインにおいて読取った各有効画像データであ
るように補正可能に形成されているので、合成の際の各
有効画像データの読出タイミングを各有効画像データが
仮想共通読取ラインにおいて読取られた各有効画像デー
タであるように調整して読出すことができる。よって、
請求項１の発明の場合と同様な効果を奏し得る他、さら
に各有効画像データの合成に際する読出タイミングを各
ラインイメージセンサ（読取画素）の位置と仮想共通読
取ラインとの関係からそれぞれに設定しておけばよいの
で取扱いがより簡単で、かつ請求項２の発明の場合より
も部品点数を削減できる。

【００７７】また、請求項４の発明によれば、各後列ラ
インイメージセンサのうちの副走査方向の最も下流側に
位置する後列ラインイメージセンサを基準ラインイメー
ジセンサとしかつこの基準ラインイメージセンサを後列
読取ラインよりも副走査方向の下流側に各後列ラインイ
メージセンサの副走査方向寸法公差だけ位置ずれさせて
配設されているので、基準ラインイメージセンサを例え
ば主走査方向の最初に位置するものと選択しておけばそ
の後の各ラインイメージセンサで読取った各有効画像デ
ータの処理を容易化できる。よって、請求項１から請求
項３までの発明の場合と同様な効果を奏し得る他、さら
に仮想共通読取ラインの選定がより簡単である。

【００７８】さらに、請求項５の発明によれば、各後列
ラインイメージセンサのうち副走査方向の最も下流側に
位置する後列ラインイメージセンサを基準ラインイメー
ジセンサとしかつこの基準ラインイメージセンサの読取
画素列が仮想共通読取ライン上に配設されているので、
基準ラインイメージセンサの読取画素列を通りかつ主走
査方向に伸びる軸線を仮想共通読取ラインとすることが
できる。よって、請求項１から請求項４までの発明の場
合と同様な効果を奏し得る他、さらに読取ライン補正手
段の基準ラインイメージセンサに関する補正を省略でき
るので一層の処理簡素化および部品点数の削減ができ
る。

【図面の簡単な説明】

【図１】本発明の第１の実施形態を示す平面図である。

【図２】同じく、読取ライン補正手段を説明するための
ブロック図である。

【図３】本発明の第２の実施形態の読取ライン補正手段
を説明するためのブロック図である。

【図４】本発明の第３の実施形態を示す平面図である。

【図５】本発明の第４の実施形態を示す平面図である。

【図６】本発明の第５の実施形態を示す平面図である。

【図７】従来例を説明するための平面図である。

【図８】従来例を説明するためのブロック図である。

【図９】従来例の問題点を説明するための図である。

【符号の説明】

１０制御ユニット１１ＣＰＵ１２ＲＯＭ１３ＲＡＭ１３Ｍ全メモリ（読取ライン補正手段）１４ＥＰＲＯＭ２０合成回路２１読取パルス発生器２２読取遅延回路３１後列ラインイメージセンサ（基準ラインイメージ
センサ）３３，３５，３７後列ラインイメージセンサ３２，３４，３６前列ラインイメージセンサ３９Ａ／Ｄコンバータ４０Ａ読取ライン補正手段４１〜４３個別メモリ５１〜５３記憶保持遅延回路４０Ｂ読取ライン補正手段６０テストチャート６１，６２テストパターン７０原稿Ｘ主走査方向Ｙ副走査方向ｙ１前列読取ラインｙ２後列読取ラインｙ２ｖ仮想共通読取ライン △Ｗ公差

Claims

【特許請求の範囲】

【請求項１】副走査方向の前列読取ラインに沿って配
設された少なくとも１以上の前列ラインイメージセンサ
と後列読取ラインに沿って配設された２以上の後列ライ
ンイメージセンサとを有し、前列ラインイメージセンサ
および後列ラインイメージセンサを主走査方向に走査し
て各ラインイメージセンサで読取った当該各ラインイメ
ージセンサの読取有効範囲に属する各有効画像データの
合成として読取対象画像を読取る画像読取装置におい
て、前記前列ラインイメージセンサおよび前記各後列ライン
イメージセンサで読取ったそれぞれの前記各有効画像デ
ータを、前記副走査方向でかつ前記後列読取ラインの下
流側の仮想共通読取ラインにおいて読取った各有効画像
データとして補正する読取ライン補正手段を設け、前記
各前列ラインイメージセンサの前記前列読取ラインに対
するそれぞれの位置ずれおよび前記各後列ラインイメー
ジセンサの前記後列読取ラインに対するそれぞれの位置
ずれの各誤差を除去して前記読取対象画像を読取可能に
構成した、ことを特徴とする画像読取装置。
【請求項２】前記読取ライン補正手段が、前記前列読
取ラインにおいて前記各前列ラインイメージセンサが読
取った前記各有効画像データおよび前記後列読取ライン
において前記各後列ラインイメージセンサが読取った前
記各有効画像データのそれぞれを記憶可能なそれぞれの
個別メモリと，各個別メモリに記憶されている当該各有
効画像データを前記仮想共通読取ラインにおいて読取っ
た各有効画像データであるようにそれぞれを記憶保持遅
延させる遅延量可変型の各記憶保持遅延回路とから形成
されている請求項１記載の画像読取装置。
【請求項３】前記読取ライン補正手段が、前記前列読
取ラインにおいて前記各前列ラインイメージセンサが読
取った前記各有効画像データおよび前記後列読取ライン
において前記各後列ラインイメージセンサが読取った前
記各有効画像データのそれぞれを全メモリに記憶可能か
つ前記合成に際し全メモリに記憶されている各有効画像
データの各読出タイミングを調整して各有効画像データ
を前記仮想共通読取ラインにおいて読取った各有効画像
データであるように補正可能に形成されている請求項１
記載の画像読取装置。
【請求項４】前記各後列ラインイメージセンサのうち
の前記副走査方向の最も下流側に位置する後列ラインイ
メージセンサを基準ラインイメージセンサとしかつこの
基準ラインイメージセンサを前記後列読取ラインよりも
前記副走査方向の下流側に前記各後列ラインイメージセ
ンサの前記副走査方向寸法公差だけ位置ずれさせて配設
されている請求項１から請求項３までのいずれか１項に
記載された画像読取装置。
【請求項５】前記各後列ラインイメージセンサのうち
前記副走査方向の最も下流側に位置する後列ラインイメ
ージセンサを基準ラインイメージセンサとしかつこの基
準ラインイメージセンサの読取画素列が前記仮想共通読
取ライン上に配設されている請求項１から請求項４まで
のいずれか１項に記載された画像読取装置。