JPH09247519A - 撮像装置 - Google Patents

撮像装置

Info

Publication number
JPH09247519A
JPH09247519A JP8052160A JP5216096A JPH09247519A JP H09247519 A JPH09247519 A JP H09247519A JP 8052160 A JP8052160 A JP 8052160A JP 5216096 A JP5216096 A JP 5216096A JP H09247519 A JPH09247519 A JP H09247519A
Authority
JP
Japan
Prior art keywords
clock
signal
circuit
image pickup
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8052160A
Other languages
English (en)
Inventor
Hiroko Kanda
裕子 神田
Tsuneo Sekiya
庸男 関谷
Hitoshi Nakada
均 中田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP8052160A priority Critical patent/JPH09247519A/ja
Priority to US08/810,246 priority patent/US5929905A/en
Priority to KR1019970007641A priority patent/KR100419941B1/ko
Publication of JPH09247519A publication Critical patent/JPH09247519A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/80—Camera processing pipelines; Components thereof
    • H04N23/84—Camera processing pipelines; Components thereof for processing colour signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H04N25/11—Arrangement of colour filter arrays [CFA]; Filter mosaics
    • H04N25/13—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements
    • H04N25/135—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements based on four or more different wavelength filter elements
    • H04N25/136—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements based on four or more different wavelength filter elements using complementary colours
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/7795—Circuitry for generating timing or clock signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Color Television Image Signal Generators (AREA)
  • Processing Of Color Television Signals (AREA)

Abstract

(57)【要約】 【課題】前処理系のクロックを後処理系のクロックに乗
り換えることによって後処理回路の共用化を図る。 【解決手段】ＣＣＤ１１から得られた撮像信号が前処理
回路１４に供給されて輝度信号と色信号からなる前処理
信号が形成され、前処理信号が後処理回路１５に供給さ
れて外部に出力されるか若しくは記録される後処理信号
が形成される。ＣＣＤから前処理回路までは第１のクロ
ックＣＫＨかこれよりも遅い第２のクロックＣＫＬで駆
動され、後処理回路は第１のクロックで駆動されるよう
に構成される。前処理回路と後処理回路の間にはクロッ
ク乗換回路２０が設けられ、前処理回路までが第２のク
ロックで駆動されているときは、クロック乗換回路を動
作させて、第２のクロックから第１のクロックに乗り換
えられた前処理信号が後処理回路に供給される。これで
後処理回路の共用化を図れる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は撮像装置に関す
る。詳しくは撮像信号から最終的な映像信号を形成する
までの信号処理系が異なるクロックで駆動されるとき、
第２のクロックの前処理回路と第２のクロックよりも速
い第１のクロックで動作する後処理回路との間にクロッ
ク乗換回路を挿入し、このクロック乗換回路で第２のク
ロックから第１のクロックへ乗り換えた前処理信号を後
処理回路に渡すようにすることによって、使用するクロ
ックに拘わらず後処理回路を共通に使用できるようにし
たものである。
【０００２】
【従来の技術】カメラ一体型ビデオ（ビデオ一体型カメ
ラ）などのように記録再生処理機能を装備した撮像装置
においては、撮像素子として異なった画素数の撮像素子
例えばＣＣＤを使う場合がある。この場合には、画素数
の多いＣＣＤを使用するときのクロック（第１のクロッ
ク）は、画素数の少ないＣＣＤを使用するときのクロッ
ク（第２のクロック）よりも、その周波数が高いものが
使用されるのは当然のことである。現在では第１のクロ
ックに対してその周波数が２／３となされた第２のクロ
ックを使用するタイプのＣＣＤが知られている。
【０００３】このように使用するクロックが相違する場
合には撮像素子から得られた撮像信号を処理して最終的
な出力信号（映像信号やＲ、Ｇ、Ｂの色信号など）を得
る場合には、それぞれのＣＣＤに合わせたクロックで処
理できるような信号処理系を組むのが普通である。した
がって使用するＣＣＤのタイプに合わせて型式の異なる
複数の撮像装置が存在する。
【０００４】
【発明が解決しようとする課題】このように従来におい
ては使用するＣＣＤに応じて、型式の異なる複数の撮像
装置が存在するため、信号処理系もＣＣＤに合わせて用
意する必要があるほか、撮像装置とのインタフェースも
型式に合致したものを用意する必要がある。
【０００５】このような場合においても、共用できる部
分はできるだけ共用する構成とすれば、その分コストダ
ウンを図れる。また装置の最終出力段を共用できる信号
処理系として構築できれば、外部とのインタフェースも
共通のものが使用できるので複数のインタフェースを用
意する必要もなくなる。
【０００６】そこで、この発明はこのような従来の課題
を解決したものであって、最終出力段の使用クロックと
は異なるクロックでＣＣＤが駆動されるときでも、クロ
ック乗換機能を付加することで、この最終出力段の信号
処理系を共通に使用できるようにした撮像装置を提案す
るものである。
【０００７】
【課題を解決するための手段】上述した課題を解決する
ためこの発明に係る撮像装置では、撮像素子から得られ
た撮像信号が前処理回路に供給されて輝度信号と色信号
からなる前処理信号が形成され、この前処理信号が後処
理回路に供給されて外部に出力されるか若しくは記録さ
れる後処理信号が形成され、上記撮像素子から前処理回
路までは第１のクロックかこれよりも遅い第２のクロッ
クで駆動され、上記後処理回路は上記第１のクロックで
駆動されるように構成されると共に、上記前処理回路と
後処理回路の間にはクロック乗換回路が設けられ、上記
前処理回路までが上記第２のクロックで駆動されている
ときは、上記クロック乗換回路を動作させて、上記第２
のクロックから第１のクロックに乗り換えられた前処理
信号が上記後処理回路に供給されるようになされたこと
を特徴とする。
【０００８】クロック乗換回路では、撮像信号から得ら
れる輝度信号と色信号とに分けてクロック乗り換え処理
が行われる。輝度信号系ではこれが順次信号であるた
め、信号を遅延させるための遅延素子は少なくとも２個
あれば足りる。この２個の遅延素子は速い方のクロック
つまり第１のクロックＣＫＨで動作する。これよりも遅
い第２のクロックで動作する遅延素子からの信号がこの
２個の遅延素子に供給されることによってそれぞれ第１
のクロックに乗り換えられた信号が得られる。
【０００９】この新たな信号をそのまま利用したのでは
エーリアシングが発生するので、新たな信号をさらにフ
ィルタリング処理することで乗り換え後の信号にはスム
ージング効果が得られる。これによって第１のクロック
に乗り換えられ、スムージング処理された信号が得られ
る。
【００１０】色信号に関しても同様な処理が行われる。
この場合輝度信号とは異なり色信号が点順次信号として
得られる場合には、第１のクロックで動作する少なくと
も４個の遅延素子を使用してクロックの乗り換えとスム
ージング処理が行われることになる。
【００１１】このような処理を行うことによって最終出
力段に設けられた信号処理系として機能する後処理回路
を共通に使用できるようになり、それによって外部との
インタフェースも同じインタフェースを使用することが
できるようになる。
【００１２】
【発明の実施の形態】続いてこの発明に係る撮像装置の
一実施形態を、図面を参照して詳細に説明する。以下説
明する例では、撮像素子としてＣＣＤのような固体撮像
素子を使用すると共に、例えば図２に示すような補色市
松配列の色フィルタを用い、ライン相関を利用して色信
号（色差信号など）を生成するようにした単板式撮像装
置（カメラ一体型ビデオ）を例示する。
【００１３】図２の構成では、色フィルタからは同時に
２ラインの信号が読み出されてＲ／Ｂ信号若しくはそれ
らの色差信号が形成される。図ではその一方をＲライ
ン、他方をＢラインとして示す。
【００１４】この色フィルタを使用したこの発明に係る
撮像装置１０の一実施態様を図１に示す。
【００１５】同図において、撮像素子として使用される
ＣＣＤ１１から出力された撮像信号はサンプリングおよ
びＡＧＣ回路１２においてサンプリングホールド処理と
後段のディジタル回路のダイナミックレンジに合わせる
ためのゲインコントロールがなされた後、Ａ／Ｄ変換器
１３で所定ビット数のディジタル信号に変換される。デ
ィジタル化された撮像信号は前処理回路１４に供給され
て、この例では輝度信号Ｙと、ＲおよびＢの色差信号が
得られる。輝度信号Ｙは順次信号であるのに対して、色
差信号は点順次信号として得られる。これらの信号を総
称して前処理信号という。
【００１６】前処理信号は後処理回路１５に供給されて
所望とする信号形態となされた後処理信号が得られる。
出力端子１６に得られる後処理信号としては、各種同期
信号が付加された複合映像信号や、Ｒ，Ｇ，Ｂの原色信
号などが考えられる。
【００１７】後処理回路１５は第１のクロックＣＫＨで
駆動される。これに対してＣＣＤ１１は画素数が多いも
のを使用するときは第１のクロックで駆動され、画素数
が少ないときは第１のクロックよりも周波数が低い第２
のクロックＣＫＬで駆動される。通常少ない方の画素数
は多い方の２／３程度であるため、第２のクロックＣＫ
Ｌは第１のクロックＣＫＨの２／３となる。
【００１８】ＣＣＤ１１として第１のクロックＣＫＨを
使用する場合には同一クロックで全体を処理できるので
問題はない。ＣＣＤ１１が第２のクロックＣＫＬで駆動
されるときは、図１に示すように前処理回路１４までは
この第２のクロックＣＫＬで駆動される。
【００１９】この発明ではこのように使用するクロック
が相違するときのクロックの乗り換え（クロックの叩き
直し）を行うため、前処理回路１４と後処理回路１５と
の間にクロック乗換回路２０が設けられる。
【００２０】クロック乗換回路２０は第２のクロックＣ
ＫＬで駆動される部分と、第１のクロックＣＫＨで駆動
される部分が存在するため、クロック乗換回路２０には
両クロックが供給されると共に、輝度信号処理系と色信
号処理系とでは別々の乗換回路２０Ｙと２０Ｃが使用さ
れる。これは輝度信号が順次信号であるのに対して色信
号は点順次信号であるためである。
【００２１】撮像装置１０にはこのクロック乗換回路２
０と後処理回路１５が共通回路系として設けられる。画
素数が多いＣＣＤが使用されることをも考慮してクロッ
ク乗換回路２０と後処理回路１５との間には切り替えス
イッチ１８Ｙ，１８Ｃが設けられ、マイコンなどで構成
された制御部（図示はしない）からの指令信号に基づい
てスイッチ１８Ｙ，１８Ｃの自動切り替え処理が行われ
る。
【００２２】図３は輝度信号系で使用されるクロック乗
換回路２０Ｙの具体例を示す。クロック乗換回路２０Ｙ
は遅延素子として機能する縦続接続された３段のフリッ
プフロップ２２，２３，２４を有する。第２のクロック
ＣＫＬから第１のクロックＣＫＨに乗り換えるためには
少なくとも３つの遅延素子が必要だからである。
【００２３】つまり、第１に、入力信号（前処理信号）
を第２のクロックＣＫＬで同期させる必要があること、
第２に、第２のクロックＣＫＬで同期させた信号を第１
のクロックＣＫＨに同期させる必要があることおよび第
３には、第１のクロックＣＫＨで同期させた信号に対し
てフィルタリングするため１クロック前の信号が必要に
なるためである。
【００２４】入力端子２１が接続された第１のフリップ
フロップ２２は前処理系のクロックである第２のクロッ
クＣＫＬが供給され、後段の２つのフリップフロップ２
３，２４には後処理系で使用されている第１のクロック
ＣＫＨが供給される。第１と第２のクロックＣＫＨ，Ｃ
ＫＬの周波数は３：２の関係にあるので、これを図示す
れば図４Ａ〜Ｃのようになる。
【００２５】入力端子２１には前処理回路１４からの輝
度信号Ｙ（図４Ｄではｄｉとして示してある）が供給さ
れるので、これが第１のフリップフロップ２２において
第２のクロックＣＫＬを基準にして図４Ｅのように１ク
ロック分遅延される。遅延信号ａは第２のフリップフロ
ップ２３で第１のクロックＣＫＨ系によって１クロック
分遅延され、その遅延信号ｂ（同図Ｆ）が第３のフリッ
プフロップ２４でさらに１クロック分遅延されて遅延信
号ｃが得られる（同図Ｇ）。
【００２６】第１のクロックＣＫＨによって遅延された
これら信号ｂ，ｃはフィルタリング回路３０に供給され
てフィルタリング処理（スムージング処理）が施され
る。フィルタリング回路３０は一対のゲイン調整回路４
０，５０とそれらの加算器５５とで構成され、一方のゲ
イン調整回路４０には遅延信号ｂが供給される。
【００２７】ゲイン調整回路４０は遅延信号ｂのゲイン
が１倍、２倍そして３倍となる３つのゲインアンプ４
１，４２，４３を有し、それらが第１のスイッチ４４に
よって図示の指示番号順に切り替えられる。
【００２８】他方のゲイン調整回路５０もまた遅延信号
ｃのゲインが１倍、２倍および３倍となるゲインアンプ
５１，５２，５３と、それらの出力が切り替えられる第
２のスイッチ５４とで構成される。第２のスイッチ５４
もまた図示の指示番号順に切り替えられる。スイッチン
グされた２つの出力遅延信号ｄ，ｅは加算器５５で合成
される。
【００２９】第１と第２のスイッチ４４，５４は同期し
て切り替えられるもので、スイッチングパルス生成回路
６０からのスイッチングパルスＳＷが利用される。この
生成回路６０はクロックＣＫＬとＣＫＨとの位相によっ
てその切り替え順序が設定されるものであるから、これ
らクロックＣＫＬ，ＣＫＨが供給されるロードデータ選
択部６２で２ビットカウンタ６３にロードすべきロード
データの初期値（２ビットデータ）が選択され、選択さ
れた値がカウンタ６３にロードされる。ロードすべきタ
イミングは端子６４に供給されるロードパルスＬＤ（図
４Ｂ）である。
【００３０】この例では、ロードパルスＬＤが与えられ
たときの第２のクロックＣＫＬの立ち上がりエッジが、
第１のクロックＣＫＨのハイレベル区間にあるときは図
４Ｈに示すようなローテーションでスイッチ４４，５４
の切り替えがなされる。因みに立ち上がりエッジが第１
のクロックＣＫＨのローレベル区間にあるときは同図Ｌ
に示すようなローテーションとなる。ロードパルス中に
第２のクロックＣＫＬの立ち上がりエッジがないとき
は、同図Ｍに示すようなローテーションとなる。
【００３１】クロックＣＫＬ，ＣＫＨは通常同一のクロ
ック発生器（図示しない）で生成されたものが使用され
るが、両者の位相は一致しないように定められているも
のとする。また両者の位相差φはクロック発生器の駆動
タイミングによって相違するため、図３のようなスイッ
チングパルス生成回路６０が必要となる。
【００３２】スイッチ４４，５４をこのようなローテー
ションで切り替えると、出力遅延信号ｄとｅは図４Ｉ，
Ｊのような出力となって得られる。その結果、これらを
加算すると同図Ｋに示す最終的な出力信号ｆが得られる
ことになる。
【００３３】この出力信号ｆからも明らかなように、加
算結果のゲインが全てに亘って等しくなるように、ゲイ
ン調整された信号をスイッチングするためのローテーシ
ョンが決定されるものである。またゲイン調整された信
号ｄ，ｅを加算することによって直前のデータとの平均
化が図られる結果、フィルタリング処理された加算信号
ｆ、換言すればスムージング処理された加算信号ｆを得
ることができる。
【００３４】因みに、図４ＦやＧに示す信号を用いても
クロックが乗り換えられた信号を生成できるが、このま
までは高域成分が多く、エーリアシングを発生するおそ
れがある。これに対し、図のようにフィルタリング処理
を行えばローパス特性が付与された出力信号ｆとなり、
滑らからな信号が得られるようになるからである。
【００３５】以上の処理によって第１のクロックＣＫＨ
に乗り換えられたフィルタリング処理後の出力信号ｆ
（輝度信号Ｙ）が得られる。
【００３６】図５は色信号Ｃに関するクロック乗換回路
２０Ｃの具体例である。色信号は点順次信号であるか
ら、この場合には第１のクロックＣＫＨに対しその１／
２のクロックレートで色信号がマルチプレックスされて
いることになる。このような関係で遅延素子として機能
するフリップフロップはトータル５段（７２〜７６）に
亘って縦続接続される。
【００３７】第１のフリップフロップ７２は入力信号を
第２のクロックＣＫＬに同期させるためのものであり、
第２のフリップフロップ７３は、第２のクロックＣＫＬ
で同期させた信号を第１のクロックＣＫＨに同期させる
ためのものである。さらに３段に亘り接続された第１の
クロックＣＫＨで駆動されるフリップフロップ７４，７
５，７６はフィルタリング処理を行うための遅延素子と
して使用される。
【００３８】第１と第２のクロックＣＫＨ，ＣＫＬの周
波数は上述したと同じく３：２の関係にあるので、これ
を図示すれば図６Ａ〜Ｃのようになる。
【００３９】入力端子２１には前処理回路１４からの色
信号Ｃ（前処理信号）が供給される。図６Ｄでは一方の
色信号（例えばＲの色差信号）をｄＡｉとして示し、他
方の色信号（Ｂの色差信号）をｄＢｉとして示す。
【００４０】図３と重複する説明は割愛するとして、図
６Ｄに示した色信号Ｃは第１のフリップフロップ７２に
おいて第２のクロックＣＫＬを基準にして図６Ｅのよう
に１クロック分遅延される。遅延信号ａは第２のフリッ
プフロップ７３で第１のクロックＣＫＨ系によって１ク
ロック分遅延され、その遅延信号ｂ（同図Ｆ）が第３〜
第５のフリップフロップ７４〜７６でさらに１クロック
分ずつ順次遅延されて遅延信号ｃ，ｄ，ｅが得られる
（同図Ｇ〜Ｉ）。
【００４１】第１のクロックＣＫＨによって遅延された
これら複数の信号ｂ〜ｅはフィルタリング回路８０に供
給されてフィルタリング処理（スムージング処理）が施
される。フィルタリング回路８０は信号ｂとｅを加算す
る加算器８１と、信号ｃとｄが供給され、そのゲインを
２倍にアップするための一対のゲインアンプ８２，８３
を有する。
【００４２】加算出力ｆは図６Ｊのような信号となり、
これとゲインアップされた信号ｃ，ｄがスイッチ８４に
供給される。スイッチングパルス生成回路６０は図３と
同様な構成を採るが、ここで使用されるカウンタ６５は
３ビットカウンタであって、したがってロードデータも
３ビットデータである。ただし、この例では同一信号を
２度に亘り使用する関係で、スイッチングパルスＳＷの
ローテーションは図６Ｋのようなものとなる。
【００４３】この順序で信号ｃ，ｄ，ｆをスイッチング
すると、出力信号ｇとしては図６Ｌのように前後する同
一色の信号を加算したものと、単一の信号でゲインアッ
プされたものが得られる。この結果より明らかなように
２倍のゲインアンプ８２，８３を使用したのは出力信号
ｇのゲインを揃えるためである。
【００４４】スイッチ８４をこのようなローテーション
で切り替えるのは、選択した信号の全てに亘ってそのゲ
インが等しくなるようにするためであり、またゲイン調
整された信号ｂ，ｅを加算することによって直前のデー
タとの平均化が図られる結果、フィルタリング処理され
た加算信号ｆ、換言すればスムージング処理された加算
信号ｆを得ることができる。
【００４５】以上の処理によって、第１のクロックＣＫ
Ｈに乗り換えられ、スムージング処理が施された色信号
Ｃが得られる。したがってこの色信号Ｃと上述した輝度
信号Ｙを後処理回路１５（図１）に与えることによっ
て、第１のクロックＣＫＨによって処理された後処理信
号が得られることになる。
【００４６】上述したスイッチングパルス生成回路６０
にあってカウンタ６３や６５に与えるロードデータは装
置全体の制御を司るマイコンを搭載した制御部（図示は
しない）で生成されたロードデータを直接このカウンタ
６３や６５にロードするようにしてもよい。
【００４７】図７以降は色信号のクロックが輝度信号の
クロックに対して１／４のレートになされた場合のクロ
ック乗換回路２０Ｃの具体例を示すものである。したが
ってこの場合には図９に示すようにこの例では１４ＭＨ
ｚをサンプリングクロックとし、折り返し歪みが発生し
ない７．０ＭＨｚ以下の帯域が輝度信号Ｙの帯域として
使用されると共に、その１／２以下の帯域が色信号Ｃの
帯域として使用される場合である。
【００４８】図７に示すクロック乗換回路２０Ｃでは、
遅延素子として機能する縦続接続された４段のフリップ
フロップ９２，９３，９４，９５を有する。入力信号は
図８Ｄのように同じ色差信号の組が２回連続して出力さ
れるような時系列の信号（ｄＲｉ，ｄＢｉ）であって、
端子２１に供給されたこの入力信号ＩＮは初段のフリッ
プフロップ９２に供給されて第２のクロックＣＫＬに同
期した信号ａ（図８Ｃ，Ｅ）が出力される。
【００４９】遅延信号ａは第２のフリップフロップ９３
で第１のクロックＣＫＨ系によって１クロック分遅延さ
れ、その遅延信号ｂ（同図Ｆ）が第３および第４のフリ
ップフロップ９４，９５でさらに１クロック分づつ順次
遅延されて遅延信号ｃ，ｄが得られる（同図Ｇ，Ｈ）。
【００５０】第１のクロックＣＫＨによって遅延された
これら信号ｂ，ｃ，ｄはスイッチ９６に供給され、これ
を図８Ｉに示すスイッチングパルスＳＷ１によってスム
ージング制御することによって、６クロックを１組とす
る時系列信号に変換される（図８Ｊ）。
【００５１】このように３段のフリップフロップ９３，
９４，９５とスイッチ９６を使用したのは、第１のクロ
ックＣＫＨ系に同期させた遅延信号ｂに対して６クロッ
クを１組とする時系列信号に変換するためである。６ク
ロックを１組としたのは後段のフィルタリング処理（ス
ムージング処理）を考慮したためである。
【００５２】６クロックを１組とする信号ｅはローパス
フィルタ１００に供給されてフィルタリング処理され
る。ローパスフィルタ１００は一対のフリップフロップ
１０１，１０２と入力と最終出力を加算する加算器１０
３とで構成されたディジタルフィルタであって、２クロ
ック前の信号ｅを加算するものであるから、加算器１０
３より得られる信号ｆは図８Ｋのようになる。
【００５３】加算信号ｆはさらにスムージング回路１１
０を構成する一対のフリップフロップ１１１，１１２に
よって２クロック分遅延され、この信号と加算信号ｆと
がスイッチ１１３で連続２クロックごとにスイッチング
される。これによって端子１１５には最終的に図８Ｍに
示すように、第１のクロックＣＫＨに同期し、スムージ
ング補正された入力信号と同様な時系列を有する色信号
が得られる。
【００５４】ここで、前段のスイッチ９６は図５に示し
たスイッチングパルス生成回路６０を使用することがで
き、また後段のスイッチ１１３は２ビットのカウンタ１
１４であって、図８Ｌのように２クロックを単位として
切り替えられるスイッチングパルスＳＷ２を使用するこ
とができる。
【００５５】
【発明の効果】以上説明したようにこの発明では、クロ
ック乗換回路を設け、前処理回路までのクロックが、ク
ロック乗換回路の後処理回路系で使用されるクロックと
異なるとき、このクロック乗換回路を動作させて、前処
理信号を後処理回路のクロックに乗り換えると共に、し
かもスムージング処理された後処理信号が得られるよう
にしたものである。
【００５６】これによれば、後処理回路のクロックと異
なるクロックで撮像素子から前処理回路まで動作させる
場合でもこのクロック乗換回路を付けるだけで、後処理
回路のクロック系に合わせ込むことができる。その場合
特にスムージング処理をも施して後処理回路系に信号を
伝達するようにしたので、得られるモニタ画像はより自
然な画像となり、クロック変換に伴う違和感は起きな
い。
【００５７】この処理によって後処理回路を共用できる
ようになり、しかも外部とのインタフェースも共通のも
のを使用できるようになるので、従来よりも大幅なコス
トダウンを図れるなどの特徴を有する。
【００５８】したがってこの発明はカメラ一体型ビデオ
などの電子機器に適用して極めて好適である。
【図面の簡単な説明】
【図１】この発明に係る撮像装置の要部の一実施態様を
示す系統図である。
【図２】これに使用できる色フィルタの一例を示す構成
図である。
【図３】輝度信号系に設けられたクロック乗換回路一例
を示す系統図である。
【図４】その動作説明図である。
【図５】色信号系に設けられたクロック乗換回路の一例
を示す系統図である。
【図６】その動作説明図である。
【図７】色信号系に設けられたクロック乗換回路の他の
例を示す系統図である。
【図８】その動作説明図である。
【図９】信号帯域を示す図である。
【符号の説明】
１０・・・撮像装置、１４・・・前処理回路、１５・・
・後処理回路、２０，２０Ｙ，２０Ｃ・・・クロック乗
換回路、２２，２３，２４など・・・フリップフロッ
プ、３０・・・フィルタリング回路、８０・・・スムー
ジング回路

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 撮像素子から得られた撮像信号が前処理
    回路に供給されて輝度信号と色信号からなる前処理信号
    が形成され、 この前処理信号が後処理回路に供給されて外部に出力さ
    れるか若しくは記録される後処理信号が形成され、 上記撮像素子から前処理回路までは第１のクロックかこ
    れよりも遅い第２のクロックで駆動され、 上記後処理回路は上記第１のクロックで駆動されるよう
    に構成されると共に、 上記前処理回路と後処理回路の間にはクロック乗換回路
    が設けられ、 上記前処理回路までが上記第２のクロックで駆動されて
    いるときは、上記クロック乗換回路を動作させて、上記
    第２のクロックから第１のクロックに乗り換えられた前
    処理信号が上記後処理回路に供給されるようになされた
    ことを特徴とする撮像装置。
  2. 【請求項２】 上記第２のクロックと第１のクロックの
    比は、２：３であることを特徴とする請求項１記載の撮
    像装置。
  3. 【請求項３】 上記前処理信号が輝度信号であるとき、
    上記クロック乗換回路は、 上記第２のクロックで動作する遅延素子と、上記第１の
    クロックで動作する少なくとも２つの遅延素子とを有
    し、 第２および第３の遅延素子からは上記第１のクロックに
    乗り換えられた第２および第３の遅延信号が出力され、 これら遅延信号がそれぞれフィルタリング回路に供給さ
    れて、第１のクロックに乗り換えられ、かつフィルタリ
    ングされた輝度信号が得られるようになされたことを特
    徴とする請求項１記載の撮像装置。
  4. 【請求項４】 上記フィルタリング回路は、異なる複数
    のゲインを付与するゲインアンプで構成され、ゲインが
    付与された複数の遅延信号を混合することで、フィルタ
    リングされたスムージング処理後の輝度信号が得られる
    ようになされたことを特徴とする請求項３記載の撮像装
    置。
  5. 【請求項５】 上記遅延素子はフリップフロップである
    ことを特徴とする請求項３記載の撮像装置。
  6. 【請求項６】 上記前処理信号が色信号であり、輝度信
    号に対して１／２のクロックレートとなされた２種類の
    色信号であるとき、上記クロック乗換回路は、 上記第２のクロックで動作する第１の遅延素子と、上記
    第１のクロックで動作する少なくとも４つの第２〜第５
    の遅延素子とを有し、 第２〜第５の遅延素子からは上記第１のクロックに乗り
    換えられた第２〜第５の遅延信号が出力され、 これら遅延信号がそれぞれフィルタリング回路に供給さ
    れて、第１のクロックに乗り換えられ、かつフィルタリ
    ングされた色信号が得られるようになされたことを特徴
    とする請求項１記載の撮像装置。
  7. 【請求項７】 上記フィルタリング回路は、異なる複数
    のゲインを付与するゲインアンプで構成され、ゲインが
    付与された複数の遅延信号を順次選択することで、フィ
    ルタリングされたスムージング処理後の輝度信号が得ら
    れるようになされたことを特徴とする請求項６記載の撮
    像装置。
  8. 【請求項８】 上記前処理信号が色信号であり、輝度信
    号に対して１／４のクロックレートとなされた２種類の
    色信号であるとき、 上記前処理回路からは同一の色信号が２回連続して得ら
    れるように出力されるようになされると共に、上記クロ
    ック乗換回路は、 上記第２のクロックで動作する第１の遅延素子と、上記
    第１のクロックで動作する少なくとも３つの第２〜第４
    の遅延素子とを有し、 第２〜第４の遅延素子からは上記第１のクロックに乗り
    換えられた第２〜第４の遅延信号が出力され、 これら遅延信号が順次フィルタリング回路に供給され
    て、フィルタリング処理されると共に、 フィルタリング処理された２種類の色信号を２度繰り返
    し使用することで、第１のクロックに乗り換えられ、か
    つフィルタリングされた４クロックを色信号処理単位と
    する時系列を持つ色信号が得られるようになされたこと
    を特徴とする請求項１記載の撮像装置。
JP8052160A 1996-03-08 1996-03-08 撮像装置 Pending JPH09247519A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP8052160A JPH09247519A (ja) 1996-03-08 1996-03-08 撮像装置
US08/810,246 US5929905A (en) 1996-03-08 1997-03-03 Imaging apparatus
KR1019970007641A KR100419941B1 (ko) 1996-03-08 1997-03-07 촬상장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8052160A JPH09247519A (ja) 1996-03-08 1996-03-08 撮像装置

Publications (1)

Publication Number Publication Date
JPH09247519A true JPH09247519A (ja) 1997-09-19

Family

ID=12907097

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8052160A Pending JPH09247519A (ja) 1996-03-08 1996-03-08 撮像装置

Country Status (3)

Country Link
US (1) US5929905A (ja)
JP (1) JPH09247519A (ja)
KR (1) KR100419941B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100393879B1 (ko) * 2000-10-02 2003-08-06 가부시끼가이샤 도시바 전자 스틸 카메라
JP2014511606A (ja) * 2011-02-25 2014-05-15 フオトニス・ネザーランズ・ベー・フエー リアルタイムの画像の取得および表示

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6777663B2 (en) 1999-05-07 2004-08-17 Intel Corporation Enhanced Photocell with sample and hold amplifier
JP4457613B2 (ja) * 2003-09-04 2010-04-28 ソニー株式会社 固体撮像装置
JP4404074B2 (ja) * 2006-06-30 2010-01-27 ソニー株式会社 固体撮像装置及びデータ伝送方法並びに撮像装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5258834A (en) * 1991-02-13 1993-11-02 Olympus Optical Co., Ltd. Electronic endoscope for producing a color image by extracting a plurality of field picture images in one field period without changing a horizontal clock rate
JP3011479B2 (ja) * 1991-05-27 2000-02-21 三洋電機株式会社 撮像装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100393879B1 (ko) * 2000-10-02 2003-08-06 가부시끼가이샤 도시바 전자 스틸 카메라
JP2014511606A (ja) * 2011-02-25 2014-05-15 フオトニス・ネザーランズ・ベー・フエー リアルタイムの画像の取得および表示
US9787918B2 (en) 2011-02-25 2017-10-10 Photonis Netherlands B.V. Acquiring and displaying images in real-time

Also Published As

Publication number Publication date
US5929905A (en) 1999-07-27
KR970068512A (ko) 1997-10-13
KR100419941B1 (ko) 2004-05-20

Similar Documents

Publication Publication Date Title
EP0423921B1 (en) System and method for conversion of digital video signals
US5581357A (en) Color signal processing apparatus using a common low pass filter for the luminance signal and the color signals
JPH09247519A (ja) 撮像装置
EP0746166B1 (en) Image sensing apparatus and method
US6020922A (en) Vertical line multiplication method for high-resolution camera and circuit therefor
EP1208648B1 (en) Method for analog decimation of image signals
JPH03145295A (ja) カメラ一体型ビデオレコーダ
JP3972478B2 (ja) 撮像装置
JP3499369B2 (ja) 単板カラーカメラの信号処理回路
JP3271443B2 (ja) 撮像装置
JPH10210425A (ja) レート変換装置及び撮像装置
JP3106759B2 (ja) 撮像装置
JP2003244714A (ja) 画像処理装置及びデジタルスチルカメラ
JPS63294089A (ja) 映像記憶装置
JP2703928B2 (ja) 撮像装置
JP2000232370A (ja) データ出力回路およびｄａ変換回路
JP4109328B2 (ja) ビデオ信号符号化装置
JP3443989B2 (ja) 垂直輪郭強調回路用信号発生回路およびアスペクト比変換回路
JP3003132B2 (ja) ディジタルビデオ信号の処理回路
JP3542396B2 (ja) 撮像装置及び撮像方法
JP3603683B2 (ja) ビデオエンコーダ回路及びテレビジョン方式変換方法
JPH08191459A (ja) ビデオ信号処理回路
JPH11284896A (ja) 撮像装置および画像記録再生装置
JPH08340480A (ja) ディジタル信号処理を用いたテレビジョンカメラシステム
JPH08279947A (ja) 撮像装置