JPH09247980A - モータ駆動回路 - Google Patents
モータ駆動回路Info
- Publication number
- JPH09247980A JPH09247980A JP8056249A JP5624996A JPH09247980A JP H09247980 A JPH09247980 A JP H09247980A JP 8056249 A JP8056249 A JP 8056249A JP 5624996 A JP5624996 A JP 5624996A JP H09247980 A JPH09247980 A JP H09247980A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- base
- collector
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000843 powder Substances 0.000 abstract 1
- 230000000452 restraining effect Effects 0.000 abstract 1
- 230000002265 prevention Effects 0.000 description 13
- 238000010586 diagram Methods 0.000 description 6
- 230000002194 synthesizing effect Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 238000003786 synthesis reaction Methods 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P6/00—Arrangements for controlling synchronous motors or other dynamo-electric motors using electronic commutation dependent on the rotor position; Electronic commutators therefor
- H02P6/08—Arrangements for controlling the speed or torque of a single motor
- H02P6/085—Arrangements for controlling the speed or torque of a single motor in a bridge configuration
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Motors That Do Not Use Commutators (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】
【課題】出力トランジスタによる無効電圧を充分抑えて
駆動トルクを向上させた飽和防止型のモータ駆動回路を
提供する。 【解決手段】電源ライン８とグランド電位間にＮＰＮ型
のトランジスタＴ１、Ｔ２をそれらのコレクタ・エミッ
タ路が直列になるように接続し、その接続中点をモータ
コイルＬ1に接続する。電源ライン８に接続されたトラ
ンジスタＴ１のベースに制御回路１１から制御電流を与
えてトランジスタＴ１からモータコイルにドライブ電流
を供給する。電源ライン８にエミッタが接続されたＰＮ
Ｐ型のトランジスタＱ１、Ｑ２から成るカレントミラー
回路を設け、その入力側を成すトランジスタＱ１のベー
ス及びコレクタをダイオードＱ３を介して制御回路１１
に接続する。ダイオードＱ３のカソードにベースが接続
されたＰＮＰ型のトランジスタＱ４のエミッタをトラン
ジスタＱ２のコレクタ及びトランジスタＴ１のベースに
する。トランジスタＱ４がＯＮしたとき、そのＯＮ状態
を一定に維持するようなフィードバックを制御回路１１
を介してかける。
駆動トルクを向上させた飽和防止型のモータ駆動回路を
提供する。 【解決手段】電源ライン８とグランド電位間にＮＰＮ型
のトランジスタＴ１、Ｔ２をそれらのコレクタ・エミッ
タ路が直列になるように接続し、その接続中点をモータ
コイルＬ1に接続する。電源ライン８に接続されたトラ
ンジスタＴ１のベースに制御回路１１から制御電流を与
えてトランジスタＴ１からモータコイルにドライブ電流
を供給する。電源ライン８にエミッタが接続されたＰＮ
Ｐ型のトランジスタＱ１、Ｑ２から成るカレントミラー
回路を設け、その入力側を成すトランジスタＱ１のベー
ス及びコレクタをダイオードＱ３を介して制御回路１１
に接続する。ダイオードＱ３のカソードにベースが接続
されたＰＮＰ型のトランジスタＱ４のエミッタをトラン
ジスタＱ２のコレクタ及びトランジスタＴ１のベースに
する。トランジスタＱ４がＯＮしたとき、そのＯＮ状態
を一定に維持するようなフィードバックを制御回路１１
を介してかける。
Description
【０００１】
【発明の属する技術分野】本発明はモータの駆動回路に
関するものである。
関するものである。
【０００２】
【従来の技術】例えば、３相ブラシレスモータの駆動回
路は図６に示すように制御回路６０から各相に対し一対
ずつの制御信号を出力し、それによってドライブトラン
ジスタ（出力トランジスタ）Ｔ１〜Ｔ６を駆動してモー
タコイルＬ1、Ｌ2、Ｌ3に駆動電流を供給するようにな
っている。
路は図６に示すように制御回路６０から各相に対し一対
ずつの制御信号を出力し、それによってドライブトラン
ジスタ（出力トランジスタ）Ｔ１〜Ｔ６を駆動してモー
タコイルＬ1、Ｌ2、Ｌ3に駆動電流を供給するようにな
っている。
【０００３】この場合、各相に一対ずつ設けられたトラ
ンジスタのうち、Ｔ１、Ｔ３、Ｔ５はそれがＯＮする
と、コイルに電流を与え、一方、Ｔ２、Ｔ４、Ｔ６はそ
れがＯＮすると、コイルから電流を取り込んでグランド
に流すようになっており、例えば一対のトランジスタＴ
１とＴ２が同時にＯＮすることはない。
ンジスタのうち、Ｔ１、Ｔ３、Ｔ５はそれがＯＮする
と、コイルに電流を与え、一方、Ｔ２、Ｔ４、Ｔ６はそ
れがＯＮすると、コイルから電流を取り込んでグランド
に流すようになっており、例えば一対のトランジスタＴ
１とＴ２が同時にＯＮすることはない。
【０００４】Ａ１、Ａ２、Ａ３はモータコイルに接続さ
れる端子を示している。６１は電源ラインである。Ｄ
１、Ｄ２、Ｄ３はＯＲ回路を成すダイオードである。６
２はトランジスタＴ１、Ｔ３、Ｔ５の飽和を防止するた
めの増幅器であり、その反転端子（−）にはダイオード
Ｄ１、Ｄ２、Ｄ３が接続され、非反転端子（＋）には電
圧ＶM−Ｖ１が印加されている。この電圧は飽和防止レ
ベルを決めるものである。
れる端子を示している。６１は電源ラインである。Ｄ
１、Ｄ２、Ｄ３はＯＲ回路を成すダイオードである。６
２はトランジスタＴ１、Ｔ３、Ｔ５の飽和を防止するた
めの増幅器であり、その反転端子（−）にはダイオード
Ｄ１、Ｄ２、Ｄ３が接続され、非反転端子（＋）には電
圧ＶM−Ｖ１が印加されている。この電圧は飽和防止レ
ベルを決めるものである。
【０００５】増幅器６２の出力は制御回路６０へ帰還さ
れ、制御回路６０の出力を前記飽和を回避するように成
す。具体的には増幅器６２はトランジスタＴ１、Ｔ３、
Ｔ５のコレクタ・エミッタ間電圧ＶCEを飽和防止レベル
Ｖ１と比較し、ＶCEがＶ１より低くならないようにす
る。出力トランジスタＴ１〜Ｔ６を飽和領域で駆動する
とリニアリティが悪くなってモータの回転特性が悪くな
り、騒音が酷くなる。そこで、上記飽和防止の回路を設
けているのである。ただし、図では上側のトランジスタ
Ｔ１、Ｔ３、Ｔ５の飽和を防止する回路のみを示してい
る。
れ、制御回路６０の出力を前記飽和を回避するように成
す。具体的には増幅器６２はトランジスタＴ１、Ｔ３、
Ｔ５のコレクタ・エミッタ間電圧ＶCEを飽和防止レベル
Ｖ１と比較し、ＶCEがＶ１より低くならないようにす
る。出力トランジスタＴ１〜Ｔ６を飽和領域で駆動する
とリニアリティが悪くなってモータの回転特性が悪くな
り、騒音が酷くなる。そこで、上記飽和防止の回路を設
けているのである。ただし、図では上側のトランジスタ
Ｔ１、Ｔ３、Ｔ５の飽和を防止する回路のみを示してい
る。
【０００６】
【発明が解決しようとする課題】しかしながら、上記モ
ータ駆動回路における出力トランジスタの飽和防止は、
その出力トランジスタのコレクタ・エミッタ間電圧ＶCE
を強制的に設定して出力トランジスタが飽和しないよう
にしているため出力トランジスタのバラツキを考慮せざ
るを得ない。従って、飽和防止レベルＶ１は充分にマー
ジンを持った値で設計される。その結果、ＶCEを充分に
は小さくできず、無効電圧が増加して駆動トルクが落ち
るという欠点があった。
ータ駆動回路における出力トランジスタの飽和防止は、
その出力トランジスタのコレクタ・エミッタ間電圧ＶCE
を強制的に設定して出力トランジスタが飽和しないよう
にしているため出力トランジスタのバラツキを考慮せざ
るを得ない。従って、飽和防止レベルＶ１は充分にマー
ジンを持った値で設計される。その結果、ＶCEを充分に
は小さくできず、無効電圧が増加して駆動トルクが落ち
るという欠点があった。
【０００７】本発明はこのような点に鑑みなされたもの
であって、出力トランジスタによる無効電圧を充分抑え
て駆動トルクを向上させた飽和防止型のモータ駆動回路
を提供することを目的とする。
であって、出力トランジスタによる無効電圧を充分抑え
て駆動トルクを向上させた飽和防止型のモータ駆動回路
を提供することを目的とする。
【０００８】
【課題を解決するための手段】上記の目的を達成するた
め本発明では、電源ラインとグランド電位間にＮＰＮ型
の第１、第２トランジスタをそれらのコレクタ・エミッ
タ路が直列になるように接続し、その接続中点をモータ
コイルに接続するとともに前記電源ライン側に接続され
た第１トランジスタのベースに制御回路から制御電流を
与えて第１トランジスタから前記モータコイルにドライ
ブ電流を供給するようにしたモータ駆動回路において、
前記電源ラインにエミッタが接続されたＰＮＰ型の第
３、第４トランジスタから成るカレントミラー回路を設
け、該カレントミラー回路の入力側を成す第３トランジ
スタのベース及びコレクタをダイオード回路を介して前
記制御回路に接続するとともに前記ダイオード回路のカ
ソード側にベースが接続されたＰＮＰ型の第５のトラン
ジスタを設け、この第５のトランジスタのエミッタを前
記カレントミラー回路の出力側を成す第４トランジスタ
のコレクタ及び前記第１トランジスタのベースにすると
ともに第５トランジスタがＯＮしたとき、そのＯＮ状態
を一定に維持するようなフィードバックをかけるため第
５トランジスタのコレクタを前記制御回路に接続した構
成としている。
め本発明では、電源ラインとグランド電位間にＮＰＮ型
の第１、第２トランジスタをそれらのコレクタ・エミッ
タ路が直列になるように接続し、その接続中点をモータ
コイルに接続するとともに前記電源ライン側に接続され
た第１トランジスタのベースに制御回路から制御電流を
与えて第１トランジスタから前記モータコイルにドライ
ブ電流を供給するようにしたモータ駆動回路において、
前記電源ラインにエミッタが接続されたＰＮＰ型の第
３、第４トランジスタから成るカレントミラー回路を設
け、該カレントミラー回路の入力側を成す第３トランジ
スタのベース及びコレクタをダイオード回路を介して前
記制御回路に接続するとともに前記ダイオード回路のカ
ソード側にベースが接続されたＰＮＰ型の第５のトラン
ジスタを設け、この第５のトランジスタのエミッタを前
記カレントミラー回路の出力側を成す第４トランジスタ
のコレクタ及び前記第１トランジスタのベースにすると
ともに第５トランジスタがＯＮしたとき、そのＯＮ状態
を一定に維持するようなフィードバックをかけるため第
５トランジスタのコレクタを前記制御回路に接続した構
成としている。
【０００９】また、本発明では、電源ラインとグランド
電位間にＮＰＮ型の第１、第２トランジスタをそれらの
コレクタ・エミッタ路が直列になるように接続し、その
接続中点をモータコイルに接続するとともに前記電源ラ
イン側に接続された第１トランジスタのベースに制御回
路から制御電流を与えて第１トランジスタから前記モー
タコイルにドライブ電流を供給するようにしたモータ駆
動回路において、前記電源ラインにエミッタが接続され
たＰＮＰ型の第３、第４トランジスタから成るカレント
ミラー回路を設け、該カレントミラー回路の入力側を成
す第３トランジスタのベース及びコレクタをダイオード
回路を介して前記制御回路に接続するとともに前記ダイ
オード回路に並列に抵抗分圧回路を接続し、この抵抗分
圧回路の分圧点にベースが接続されたＰＮＰ型の第５の
トランジスタを設け、この第５のトランジスタのエミッ
タを前記カレントミラー回路の出力側を成す第４トラン
ジスタのコレクタ及び前記第１トランジスタのベースに
接続するとともにコレクタを前記制御回路に接続して第
５トランジスタにフィードバックをかける構成としてい
る。
電位間にＮＰＮ型の第１、第２トランジスタをそれらの
コレクタ・エミッタ路が直列になるように接続し、その
接続中点をモータコイルに接続するとともに前記電源ラ
イン側に接続された第１トランジスタのベースに制御回
路から制御電流を与えて第１トランジスタから前記モー
タコイルにドライブ電流を供給するようにしたモータ駆
動回路において、前記電源ラインにエミッタが接続され
たＰＮＰ型の第３、第４トランジスタから成るカレント
ミラー回路を設け、該カレントミラー回路の入力側を成
す第３トランジスタのベース及びコレクタをダイオード
回路を介して前記制御回路に接続するとともに前記ダイ
オード回路に並列に抵抗分圧回路を接続し、この抵抗分
圧回路の分圧点にベースが接続されたＰＮＰ型の第５の
トランジスタを設け、この第５のトランジスタのエミッ
タを前記カレントミラー回路の出力側を成す第４トラン
ジスタのコレクタ及び前記第１トランジスタのベースに
接続するとともにコレクタを前記制御回路に接続して第
５トランジスタにフィードバックをかける構成としてい
る。
【００１０】
【発明の実施の形態】図１において、１１は制御回路で
ある。１はトルク指令電圧ＥCが入力される入力端子、
２はトルク指令基準電圧ＥCRが入力される入力端子であ
る。３はＥCとＥCRの差電圧を電流変換して出力するコ
ントロールアンプであり、その出力電流は抵抗４を通し
てグランドへ流れる。このとき抵抗４に生じる電圧ＶA
が電流帰還アンプ５に入力される。
ある。１はトルク指令電圧ＥCが入力される入力端子、
２はトルク指令基準電圧ＥCRが入力される入力端子であ
る。３はＥCとＥCRの差電圧を電流変換して出力するコ
ントロールアンプであり、その出力電流は抵抗４を通し
てグランドへ流れる。このとき抵抗４に生じる電圧ＶA
が電流帰還アンプ５に入力される。
【００１１】電流帰還アンプ５の反転端子（−）には、
後述する帰還電流が与えられる。電流帰還アンプ５の出
力電流は波形合成回路７へ与えられる。３相ブラシレス
モータ１２の各位置センサ（ホール素子）から得られる
信号がホール入力端子Ｈ１〜Ｈ６を介してホールアンプ
６へ供給される。ホールアンプ６の出力は波形合成回路
７で電流Ｉ1と合成され、各相のコイルＬ1、Ｌ2、Ｌ3の
ための出力回路にドライブ用の制御電流を供給する。
後述する帰還電流が与えられる。電流帰還アンプ５の出
力電流は波形合成回路７へ与えられる。３相ブラシレス
モータ１２の各位置センサ（ホール素子）から得られる
信号がホール入力端子Ｈ１〜Ｈ６を介してホールアンプ
６へ供給される。ホールアンプ６の出力は波形合成回路
７で電流Ｉ1と合成され、各相のコイルＬ1、Ｌ2、Ｌ3の
ための出力回路にドライブ用の制御電流を供給する。
【００１２】出力回路１３、１４、１５は同一の構成で
あるので、出力回路１３のみについて説明する。電源ラ
イン８に対しＰＮＰ型のトランジスタＱ１とＱ２で構成
されるカレントミラー回路が接続される。このカレント
ミラー回路の入力側トランジスタＱ１のベースとコレク
タにダイオードＱ３のアノード側が接続され、そのダイ
オードＱ３のカソード側は波形合成回路７に接続されて
いる。ＩＣの場合、ダイオードＱ３はトランジスタで形
成してもよい。
あるので、出力回路１３のみについて説明する。電源ラ
イン８に対しＰＮＰ型のトランジスタＱ１とＱ２で構成
されるカレントミラー回路が接続される。このカレント
ミラー回路の入力側トランジスタＱ１のベースとコレク
タにダイオードＱ３のアノード側が接続され、そのダイ
オードＱ３のカソード側は波形合成回路７に接続されて
いる。ＩＣの場合、ダイオードＱ３はトランジスタで形
成してもよい。
【００１３】ダイオードＱ３のカソードにベースが接続
されたＰＮＰ型のトランジスタＱ４が設けられている。
このトランジスタＱ４のエミッタはカレントミラー回路
の出力側トランジスタＱ２のコレクタと接続され、その
接続中点が上側の出力トランジスタＴ１のベースに接続
される。
されたＰＮＰ型のトランジスタＱ４が設けられている。
このトランジスタＱ４のエミッタはカレントミラー回路
の出力側トランジスタＱ２のコレクタと接続され、その
接続中点が上側の出力トランジスタＴ１のベースに接続
される。
【００１４】トランジスタＱ４のコレクタは波形合成回
路７と電流帰還アンプ５に図示の如く接続されており、
そのコレクタ電流は電流帰還アンプ５の出力電流に重畳
されて波形合成回路７へ帰還される。
路７と電流帰還アンプ５に図示の如く接続されており、
そのコレクタ電流は電流帰還アンプ５の出力電流に重畳
されて波形合成回路７へ帰還される。
【００１５】下側の出力トランジスタＴ２のベースは波
形合成回路７からの出力電流によって駆動される。この
出力トランジスタＴ２のエミッタは端子９に外付けされ
た抵抗１０に接続される。その抵抗に生じる電圧は電流
帰還アンプ５の反転端子（−）へ印加される。モータコ
イルに流れる電流はトルク指令電圧によって決まるが、
電圧帰還アンプ５、抵抗１０で構成される回路は、その
電流を一定に保持するように働く。
形合成回路７からの出力電流によって駆動される。この
出力トランジスタＴ２のエミッタは端子９に外付けされ
た抵抗１０に接続される。その抵抗に生じる電圧は電流
帰還アンプ５の反転端子（−）へ印加される。モータコ
イルに流れる電流はトルク指令電圧によって決まるが、
電圧帰還アンプ５、抵抗１０で構成される回路は、その
電流を一定に保持するように働く。
【００１６】今、図１はトランジスタＴ１とＴ４、Ｔ６
がＯＮしている状態を示している。トランジスタＴ１の
エミッタから出力される電流ＩO1は端子Ａ1からコイル
Ｌ1を流れ、更にコイルＬ2を通って端子Ａ2に流れ込む
ものと、コイルＬ3を通って端子Ａ３に流れ込むものと
に分かれる。電流ＩO2はトランジスタＴ４を通して抵抗
１０に流れ、また電流ＩO3はトランジスタＴ６を通して
抵抗１０に流れる。従って、抵抗１０を流れる電流ＩO
はＩO2とＩO3を加算したものとなる。
がＯＮしている状態を示している。トランジスタＴ１の
エミッタから出力される電流ＩO1は端子Ａ1からコイル
Ｌ1を流れ、更にコイルＬ2を通って端子Ａ2に流れ込む
ものと、コイルＬ3を通って端子Ａ３に流れ込むものと
に分かれる。電流ＩO2はトランジスタＴ４を通して抵抗
１０に流れ、また電流ＩO3はトランジスタＴ６を通して
抵抗１０に流れる。従って、抵抗１０を流れる電流ＩO
はＩO2とＩO3を加算したものとなる。
【００１７】さて、このとき、ＩO1が大きくて端子Ａ1
の電圧が高くなると、トランジスタＴ１のコレクタ・エ
ミッタ間電圧ＶCEが小さくなり、そのまま放っておく
と、飽和してしまう。しかし、本実施形態の回路では、
トランジスタＴ１のベース電流を減少させることによっ
てトランジスタＴ１が飽和するのを防止するようになっ
ている。即ち、Ａ1点の電位がＶM−２ＶF以上になろう
とした場合を考える。ここで、ＶMは電源ライン８の電
圧であり、ＶFはトランジスタのベース・エミッタ間導
通電圧である。
の電圧が高くなると、トランジスタＴ１のコレクタ・エ
ミッタ間電圧ＶCEが小さくなり、そのまま放っておく
と、飽和してしまう。しかし、本実施形態の回路では、
トランジスタＴ１のベース電流を減少させることによっ
てトランジスタＴ１が飽和するのを防止するようになっ
ている。即ち、Ａ1点の電位がＶM−２ＶF以上になろう
とした場合を考える。ここで、ＶMは電源ライン８の電
圧であり、ＶFはトランジスタのベース・エミッタ間導
通電圧である。
【００１８】今、Ａ1点の電圧がＶM−２ＶFになった場
合、トランジスタＴ１のベース電位はエミッタ電位より
ＶF高いので、ＶM−ＶFとなる。一方、ダイオードＱ３
のカソード側の電位はＶMよりも２ＶF低いからＶM−２
ＶFとなる。このため、トランジスタＱ４のエミッタと
ベース間にはＶFの電圧がかかり、トランジスタＱ４が
ＯＮする。そのためトランジスタＴ１のベース電流が減
少する。
合、トランジスタＴ１のベース電位はエミッタ電位より
ＶF高いので、ＶM−ＶFとなる。一方、ダイオードＱ３
のカソード側の電位はＶMよりも２ＶF低いからＶM−２
ＶFとなる。このため、トランジスタＱ４のエミッタと
ベース間にはＶFの電圧がかかり、トランジスタＱ４が
ＯＮする。そのためトランジスタＴ１のベース電流が減
少する。
【００１９】このように、ベース電流が減少すると、ト
ランジスタＴ１のＶCEも小さくなる。そして、この小さ
くなったＶCE’に対応するリニア領域でトランジスタは
動作することになる。すなわち、先にトランジスタＴ１
が動作していたときのＶCE”（ＶCE’よりも大きい）の
もとではエミッタ電位が上がることによって飽和してし
まうが、ベース電流を減少させてＶCE”よりも小さなＶ
CE’に移行させることによってリニア領域で動作させる
のである。
ランジスタＴ１のＶCEも小さくなる。そして、この小さ
くなったＶCE’に対応するリニア領域でトランジスタは
動作することになる。すなわち、先にトランジスタＴ１
が動作していたときのＶCE”（ＶCE’よりも大きい）の
もとではエミッタ電位が上がることによって飽和してし
まうが、ベース電流を減少させてＶCE”よりも小さなＶ
CE’に移行させることによってリニア領域で動作させる
のである。
【００２０】トランジスタＱ４のコレクタ電流Ｉ1’は
波形合成回路７を介してトランジスタＱ４のベースに帰
還され、トランジスタＱ４のＯＮ状態が一定に保持され
る。これによってトランジスタＴ１のエミッタ電位はＶ
M−２ＶFに制限された状態に保持される。
波形合成回路７を介してトランジスタＱ４のベースに帰
還され、トランジスタＱ４のＯＮ状態が一定に保持され
る。これによってトランジスタＴ１のエミッタ電位はＶ
M−２ＶFに制限された状態に保持される。
【００２１】トルク指令電圧によってＩO1が小さくなる
と、トランジスタＴ１のエミッタ電位がＶM−２ＶFより
も低下するので、トランジスタＱ４のエミッタ・ベース
間はカットオフされ、トランジスタＱ４はオフになる。
と、トランジスタＴ１のエミッタ電位がＶM−２ＶFより
も低下するので、トランジスタＱ４のエミッタ・ベース
間はカットオフされ、トランジスタＱ４はオフになる。
【００２２】図３は横軸にモータコイルに流れる全電流
ＩOをとり、縦軸にトランジスタＴ１のＶCEをとって本
発明の効果を示している。同図において、（イ）はトラ
ンジスタＴ１単体の特性であり、（ロ）は本実施形態に
よる飽和防止（上側トランジスタＴ１の飽和防止）特
性、（ハ）は従来の対応する飽和防止特性を示してい
る。これから分かるように本発明では、トランジスタの
特性（イ）に充分近づけることができ、その分、無効電
圧を少なくでき、効率良くモータを駆動できることにな
る。
ＩOをとり、縦軸にトランジスタＴ１のＶCEをとって本
発明の効果を示している。同図において、（イ）はトラ
ンジスタＴ１単体の特性であり、（ロ）は本実施形態に
よる飽和防止（上側トランジスタＴ１の飽和防止）特
性、（ハ）は従来の対応する飽和防止特性を示してい
る。これから分かるように本発明では、トランジスタの
特性（イ）に充分近づけることができ、その分、無効電
圧を少なくでき、効率良くモータを駆動できることにな
る。
【００２３】上記第１実施形態について出力回路１３に
関してのみ示すと、図２のようになる。次に、図４に示
す第２の実施形態では、ダイオード回路として２つのダ
イオードＱ３、Ｑ３’が用いられている点が図２に比べ
て異なっている。また、図５に示す第３の実施形態で
は、ダイオード３に並列に一対の抵抗Ｒ１、Ｒ２から成
る抵抗分圧回路を接続し、その分圧点ａをトランジスタ
Ｑ４に接続している点が図２と異なっている。
関してのみ示すと、図２のようになる。次に、図４に示
す第２の実施形態では、ダイオード回路として２つのダ
イオードＱ３、Ｑ３’が用いられている点が図２に比べ
て異なっている。また、図５に示す第３の実施形態で
は、ダイオード３に並列に一対の抵抗Ｒ１、Ｒ２から成
る抵抗分圧回路を接続し、その分圧点ａをトランジスタ
Ｑ４に接続している点が図２と異なっている。
【００２４】これらの第２、第３実施形態はいずれも第
１実施形態とは異なる飽和防止レベルを設定している。
即ち、第２実施形態では飽和防止レベルはＶM−３ＶFと
なり、第３実施形態ではＶM−ＶF−ＶF・Ｒ1／（Ｒ1＋
Ｒ2）となる。尚、飽和防止レベルは第２実施形態（図
４）が一番低く、第１実施形態（図２）が中間で、第３
実施形態（図５）が一番高くなる。
１実施形態とは異なる飽和防止レベルを設定している。
即ち、第２実施形態では飽和防止レベルはＶM−３ＶFと
なり、第３実施形態ではＶM−ＶF−ＶF・Ｒ1／（Ｒ1＋
Ｒ2）となる。尚、飽和防止レベルは第２実施形態（図
４）が一番低く、第１実施形態（図２）が中間で、第３
実施形態（図５）が一番高くなる。
【００２５】
【発明の効果】以上説明したように本発明によれば、飽
和防止レベルを出力トランジスタの動作特性に充分近づ
けることができ、トルクが増大するという効果がある。
また、飽和防止レベルの設定が容易であるという効果も
ある。
和防止レベルを出力トランジスタの動作特性に充分近づ
けることができ、トルクが増大するという効果がある。
また、飽和防止レベルの設定が容易であるという効果も
ある。
【図１】本発明のモータ駆動回路の第１実施形態を示す
回路図。
回路図。
【図２】その一部を取り出して示す回路図。
【図３】その効果を示す特性図。
【図４】本発明のモータ駆動回路の第２実施形態を示す
回路図。
回路図。
【図５】本発明のモータ駆動回路の第３実施形態を示す
回路図。
回路図。
【図６】従来例の回路図。
８ 電源ライン １１ 制御回路 １２ ３相ブラシレスモータ １３、１４、１５ 出力回路 Ｌ1、Ｌ2、Ｌ3 モータコイル Ｔ１〜Ｔ６ 出力トランジスタ Ｑ１、Ｑ２ カレントミラー回路を構成するトランジス
タ Ｑ３、Ｑ３’ ダイオード Ｑ４ トランジスタ Ｒ１、Ｒ２ 抵抗分圧回路を構成する抵抗
タ Ｑ３、Ｑ３’ ダイオード Ｑ４ トランジスタ Ｒ１、Ｒ２ 抵抗分圧回路を構成する抵抗
Claims (3)
- 【請求項１】電源ラインとグランド電位間にＮＰＮ型の
第１、第２トランジスタをそれらのコレクタ・エミッタ
路が直列になるように接続し、その接続中点をモータコ
イルに接続するとともに前記電源ライン側に接続された
第１トランジスタのベースに制御回路から制御電流を与
えて第１トランジスタから前記モータコイルにドライブ
電流を供給するようにしたモータ駆動回路において、 前記電源ラインにエミッタが接続されたＰＮＰ型の第
３、第４トランジスタから成るカレントミラー回路を設
け、該カレントミラー回路の入力側を成す第３トランジ
スタのベース及びコレクタをダイオード回路を介して前
記制御回路に接続するとともに前記ダイオード回路のカ
ソード側にベースが接続されたＰＮＰ型の第５トランジ
スタを設け、この第５トランジスタのエミッタを前記カ
レントミラー回路の出力側を成す第４トランジスタのコ
レクタ及び前記第１トランジスタのベースに接続すると
ともに第５トランジスタがＯＮしたとき、そのＯＮ状態
を一定に維持するようなフィードバックをかけるため第
５トランジスタのコレクタを前記制御回路に接続して成
るモータ駆動回路。 - 【請求項２】前記ダイオード回路は直列接続された複数
のダイオードからなることを特徴とする請求項１に記載
のモータ駆動回路。 - 【請求項３】電源ラインとグランド電位間にＮＰＮ型の
第１、第２トランジスタをそれらのコレクタ・エミッタ
路が直列になるように接続し、その接続中点をモータコ
イルに接続するとともに前記電源ライン側に接続された
第１トランジスタのベースに制御回路から制御電流を与
えて第１トランジスタから前記モータコイルにドライブ
電流を供給するようにしたモータ駆動回路において、 前記電源ラインにエミッタが接続されたＰＮＰ型の第
３、第４トランジスタから成るカレントミラー回路を設
け、該カレントミラー回路の入力側を成す第３トランジ
スタのベース及びコレクタをダイオード回路を介して前
記制御回路に接続するとともに前記ダイオード回路に並
列に抵抗分圧回路を接続し、この抵抗分圧回路の分圧点
にベースが接続されたＰＮＰ型の第５トランジスタを設
け、この第５トランジスタのエミッタを前記カレントミ
ラー回路の出力側を成す第４トランジスタのコレクタ及
び前記第１トランジスタのベースに接続するとともにコ
レクタを前記制御回路に接続して第５トランジスタにフ
ィードバックをかけるようにして成るモータ駆動回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05624996A JP3539604B2 (ja) | 1996-03-13 | 1996-03-13 | モータ駆動回路 |
| KR1019970007189A KR970068123A (ko) | 1996-03-13 | 1997-03-05 | 모터구동회로 |
| US08/816,160 US5793170A (en) | 1996-03-13 | 1997-03-12 | Motor drive circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05624996A JP3539604B2 (ja) | 1996-03-13 | 1996-03-13 | モータ駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09247980A true JPH09247980A (ja) | 1997-09-19 |
| JP3539604B2 JP3539604B2 (ja) | 2004-07-07 |
Family
ID=13021822
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05624996A Expired - Fee Related JP3539604B2 (ja) | 1996-03-13 | 1996-03-13 | モータ駆動回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5793170A (ja) |
| JP (1) | JP3539604B2 (ja) |
| KR (1) | KR970068123A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008301694A (ja) * | 2007-05-31 | 2008-12-11 | Denshi System Design Kk | トランジスタブリッジの駆動方法及びその回路 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002218783A (ja) * | 2001-01-15 | 2002-08-02 | Rohm Co Ltd | モータ駆動装置 |
| JP2004222400A (ja) * | 2003-01-14 | 2004-08-05 | Mitsumi Electric Co Ltd | 電流制御回路、及び、モータ駆動回路 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5504517A (en) * | 1991-04-04 | 1996-04-02 | Canon Kabushiki Kaisha | Laser scanner control circuit which is used in image forming apparatus and driver IC for use in such a circuit |
| US5264774A (en) * | 1991-07-23 | 1993-11-23 | Rohm Co., Ltd. | Motor control circuit and motor drive system using the same |
| US5523660A (en) * | 1993-07-06 | 1996-06-04 | Rohm Co., Ltd. | Motor control circuit and motor drive system using the same |
| JP3293266B2 (ja) * | 1993-09-30 | 2002-06-17 | 松下電器産業株式会社 | ブラシレスモータの駆動回路 |
-
1996
- 1996-03-13 JP JP05624996A patent/JP3539604B2/ja not_active Expired - Fee Related
-
1997
- 1997-03-05 KR KR1019970007189A patent/KR970068123A/ko not_active Withdrawn
- 1997-03-12 US US08/816,160 patent/US5793170A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008301694A (ja) * | 2007-05-31 | 2008-12-11 | Denshi System Design Kk | トランジスタブリッジの駆動方法及びその回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3539604B2 (ja) | 2004-07-07 |
| US5793170A (en) | 1998-08-11 |
| KR970068123A (ko) | 1997-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5833986A (ja) | ブラシレス直流モ−タ | |
| US4494053A (en) | Winding voltage balancing circuit for brushless DC motor | |
| US5331259A (en) | Brushless motor drive circuit | |
| US6720752B2 (en) | PWM motor driving device | |
| JP3539604B2 (ja) | モータ駆動回路 | |
| US20060006910A1 (en) | Differential current output unit | |
| JP2560107B2 (ja) | Ｄｃモータ用駆動回路 | |
| JP3333318B2 (ja) | 出力トランジスタの飽和防止回路 | |
| JPH0669308B2 (ja) | モータードライブ回路 | |
| JP2552541B2 (ja) | 出力ドライバ回路 | |
| JPH0733595Y2 (ja) | ブラシレスモ−タの誘起電圧検出回路 | |
| JP3505325B2 (ja) | Ｂｔｌ増幅回路 | |
| JP3108965B2 (ja) | ブラシレスモータの駆動装置 | |
| JPH0749541Y2 (ja) | トランジスタスイッチ回路 | |
| JP2560107C (ja) | ||
| JPH05215784A (ja) | 負荷電流サンプリング技術 | |
| JP2834773B2 (ja) | モータの速度制御回路 | |
| JPS58215989A (ja) | ブラシレス直流モ−タ | |
| JPH0753297Y2 (ja) | 差動増幅回路 | |
| JPH11136048A (ja) | Ｂｔｌ増幅回路 | |
| JPH062347Y2 (ja) | 信号切換回路 | |
| JP2544582B2 (ja) | モ―タ駆動回路 | |
| JPH10161757A (ja) | シリーズパス・レギュレータ回路 | |
| JPH01295689A (ja) | 出力ドライバー回路 | |
| JP3312640B2 (ja) | スイッチ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040316 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040318 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |