JPH09252160A - 光半導体素子およびその製造方法 - Google Patents
光半導体素子およびその製造方法Info
- Publication number
- JPH09252160A JPH09252160A JP6061496A JP6061496A JPH09252160A JP H09252160 A JPH09252160 A JP H09252160A JP 6061496 A JP6061496 A JP 6061496A JP 6061496 A JP6061496 A JP 6061496A JP H09252160 A JPH09252160 A JP H09252160A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- mask
- stripe
- clad layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【課題】 寄生容量と直列抵抗を同時に低減可能な狭メ
サ構造を自己整合的に実現することにより、電気信号に
より高速変調可能な光半導体素子を低コストで提供す
る。 【解決手段】 断面略Ｔ字形状であるストライプ状のク
ラッド層を有しており、クラッド層の足部は（１１１）
結晶面を側面とする逆メサ形状を呈していることを特徴
とする。
サ構造を自己整合的に実現することにより、電気信号に
より高速変調可能な光半導体素子を低コストで提供す
る。 【解決手段】 断面略Ｔ字形状であるストライプ状のク
ラッド層を有しており、クラッド層の足部は（１１１）
結晶面を側面とする逆メサ形状を呈していることを特徴
とする。
Description
【０００１】
【発明の属する技術分野】本発明は光半導体素子に係わ
り、特に電気信号により高速変調動作が可能である光半
導体素子に関する。
り、特に電気信号により高速変調動作が可能である光半
導体素子に関する。
【０００２】
【従来の技術】近年、幹線系光通信システムの大容量化
の研究開発が盛んに展開されている。電子信号により高
速変調動作が可能である半導体レーザや半導体光変調器
は、大容量光通信システムのキーデバイスであり、その
開発は極めて重要である。高速変調動作が可能な光半導
体素子を実現するためには、素子の寄生容量、直列抵抗
を低減することが要求される。
の研究開発が盛んに展開されている。電子信号により高
速変調動作が可能である半導体レーザや半導体光変調器
は、大容量光通信システムのキーデバイスであり、その
開発は極めて重要である。高速変調動作が可能な光半導
体素子を実現するためには、素子の寄生容量、直列抵抗
を低減することが要求される。
【０００３】素子寄生容量を低減するには、光導波層ス
トライプ近傍を狭メサ形状に加工する必要がある。図５
には、従来の狭メサ構造光半導体素子の導波方向に垂直
な断面図を示す。図中、１はｎ型ＩｎＰ基板、２は光導
波層、３はＩｎＰキャップ層、４はＦｅドープ半絶縁性
ＩｎＰ埋め込み層、５はｐ型ＩｎＰクラッド層、６はｐ
型ＩｎＧａＡｓコンタクト層、７はＡｕ／Ｚｎ／Ａｕか
ら成るｐ型オーミック電極、８はＴｉ／Ｐｔ／Ａｕから
成る配線兼ボンディングパッド、９はＡｕＧｅ／Ｎｉ／
Ａｕから成るｎ型オーミック電極、１０はＳｉＯ2 膜、
１１はポリイミド膜である。
トライプ近傍を狭メサ形状に加工する必要がある。図５
には、従来の狭メサ構造光半導体素子の導波方向に垂直
な断面図を示す。図中、１はｎ型ＩｎＰ基板、２は光導
波層、３はＩｎＰキャップ層、４はＦｅドープ半絶縁性
ＩｎＰ埋め込み層、５はｐ型ＩｎＰクラッド層、６はｐ
型ＩｎＧａＡｓコンタクト層、７はＡｕ／Ｚｎ／Ａｕか
ら成るｐ型オーミック電極、８はＴｉ／Ｐｔ／Ａｕから
成る配線兼ボンディングパッド、９はＡｕＧｅ／Ｎｉ／
Ａｕから成るｎ型オーミック電極、１０はＳｉＯ2 膜、
１１はポリイミド膜である。
【０００４】この光半導体素子の作製工程を図６を用い
て説明する。まず、（１００）結晶面を主面とするｎ型
ＩｎＰ基板１上に光導波層２、ＩｎＰキャップ層３を積
層した後、ストライプ状のＳｉＯ2 膜２１を形成する。
このＳｉＯ2 膜２１をマスクとしてＩｎＰキャップ層
３、光導波層２、およびｎ型ＩｎＰ基板１をエッチング
し、メサストライプ１２を形成する（図６（ａ））。次
いで、有機金属気相成長法によりメサストライプ１２の
両側面をＦｅドープ半絶縁性ＩｎＰ層４で埋め込む（図
６（ｂ））。ＳｉＯ2 マスク２１を除去した後、素子全
面にｐ型ＩｎＰクラッド層５、ｐ型ＩｎＧａＡｓコンタ
クト層６を成長する（図６（ｃ））。さらに、ｐ型Ｉｎ
ＧａＡｓコンタクト層６上にストライプ状のＳｉＯ2 膜
２３を形成する（図６（ｄ））。このＳｉＯ2 膜２３を
マスクとしてｐ型ＩｎＧａＡｓコンタクト層６およびｐ
型ＩｎＰクラッド層５をエッチングすることにより、光
導波層２近傍を狭メサ形状に加工する（図６（ｅ））。
さらに、電極形成工程を経て、図５の光半導体素子が形
成される。
て説明する。まず、（１００）結晶面を主面とするｎ型
ＩｎＰ基板１上に光導波層２、ＩｎＰキャップ層３を積
層した後、ストライプ状のＳｉＯ2 膜２１を形成する。
このＳｉＯ2 膜２１をマスクとしてＩｎＰキャップ層
３、光導波層２、およびｎ型ＩｎＰ基板１をエッチング
し、メサストライプ１２を形成する（図６（ａ））。次
いで、有機金属気相成長法によりメサストライプ１２の
両側面をＦｅドープ半絶縁性ＩｎＰ層４で埋め込む（図
６（ｂ））。ＳｉＯ2 マスク２１を除去した後、素子全
面にｐ型ＩｎＰクラッド層５、ｐ型ＩｎＧａＡｓコンタ
クト層６を成長する（図６（ｃ））。さらに、ｐ型Ｉｎ
ＧａＡｓコンタクト層６上にストライプ状のＳｉＯ2 膜
２３を形成する（図６（ｄ））。このＳｉＯ2 膜２３を
マスクとしてｐ型ＩｎＧａＡｓコンタクト層６およびｐ
型ＩｎＰクラッド層５をエッチングすることにより、光
導波層２近傍を狭メサ形状に加工する（図６（ｅ））。
さらに、電極形成工程を経て、図５の光半導体素子が形
成される。
【０００５】ここで、素子寄生容量を低減するには、ｐ
型ＩｎＰクラッド層５の幅を狭く形成する必要がある。
しかし、ｐ型ＩｎＰクラッド層５の幅を狭くすると、ｐ
型ＩｎＧａＡｓコンタクト層６上に形成されるｐ型オー
ミック電極７の面積が小さくなり、素子直列抵抗が大き
くなる。また、ｐ型ＩｎＰクラッド層５の狭メサ加工に
際しては、光導波層２の位置に合わせてＳｉＯ2 マスク
２３をパターニングする工程を含む。このため、メサ幅
が狭くなるほどマスク合わせ精度が要求されることにな
り、ｐ型ＩｎＰクラッド層５の幅を狭く制御することが
難しく、低コスト化が困難であった。
型ＩｎＰクラッド層５の幅を狭く形成する必要がある。
しかし、ｐ型ＩｎＰクラッド層５の幅を狭くすると、ｐ
型ＩｎＧａＡｓコンタクト層６上に形成されるｐ型オー
ミック電極７の面積が小さくなり、素子直列抵抗が大き
くなる。また、ｐ型ＩｎＰクラッド層５の狭メサ加工に
際しては、光導波層２の位置に合わせてＳｉＯ2 マスク
２３をパターニングする工程を含む。このため、メサ幅
が狭くなるほどマスク合わせ精度が要求されることにな
り、ｐ型ＩｎＰクラッド層５の幅を狭く制御することが
難しく、低コスト化が困難であった。
【０００６】
【発明が解決しようとする課題】このように、従来の狭
メサ構造光半導体素子では、寄生容量と直列抵抗を同時
に低減することが困難であるという問題点があった。ま
た、狭メサ加工を施す際に、光導波層の位置に精度良く
マスクをパターニングする工程を必要とするため、メサ
幅を狭く制御することが難しく、低コスト化が困難であ
るという問題点があった。
メサ構造光半導体素子では、寄生容量と直列抵抗を同時
に低減することが困難であるという問題点があった。ま
た、狭メサ加工を施す際に、光導波層の位置に精度良く
マスクをパターニングする工程を必要とするため、メサ
幅を狭く制御することが難しく、低コスト化が困難であ
るという問題点があった。
【０００７】本発明は、上記事情を考慮して成されたも
ので、その目的とするところは、寄生容量と直列抵抗を
同時に低減することが可能な狭メサ構造を自己整合的に
実現することにより、電気信号により高速変調動作が可
能な光半導体素子を低コストで提供することにある。
ので、その目的とするところは、寄生容量と直列抵抗を
同時に低減することが可能な狭メサ構造を自己整合的に
実現することにより、電気信号により高速変調動作が可
能な光半導体素子を低コストで提供することにある。
【０００８】
【課題を解決するための手段】本発明の光半導体素子
は、少なくとも光導波層が積層されたメサストライプを
有し、（１００）結晶面を主面とする半導体基板と、前
記メサストライプの側面に形成された半導体埋め込み層
と、前記メサストライプおよび前記半導体埋め込み層上
に形成されたストライプ状のクラッド層と、を有する光
半導体素子において、前記クラッド層はひさしを有した
断面略Ｔ字形状を呈しており、かつ前記クラッド層の足
部は（１１１）結晶面を側面とする逆メサ形状を呈して
いることを特徴とする。
は、少なくとも光導波層が積層されたメサストライプを
有し、（１００）結晶面を主面とする半導体基板と、前
記メサストライプの側面に形成された半導体埋め込み層
と、前記メサストライプおよび前記半導体埋め込み層上
に形成されたストライプ状のクラッド層と、を有する光
半導体素子において、前記クラッド層はひさしを有した
断面略Ｔ字形状を呈しており、かつ前記クラッド層の足
部は（１１１）結晶面を側面とする逆メサ形状を呈して
いることを特徴とする。
【０００９】また本発明の製造方法は、少なくとも光導
波層が積層した（１００）結晶面を主面とする半導体基
板上に、ストライプ状のマスクを形成する工程と、前記
マスクを用いて前記半導体基板を少なくとも前記光導波
層までエッチングしてメサストライプを形成する工程
と、前記メサストライプの側面に半導体埋め込み層を形
成する工程と、前記マスクの両側に半導体スペーサー層
を選択的に成長させる工程と、前記マスクを除去する工
程と、前記メサストライプ、前記半導体埋め込み層、お
よび前記半導体スペーサー層上に、前記マスクよりも幅
の広いストライプ状のクラッド層を形成する工程と、前
記半導体スペーサー層を除去する工程と、を有すること
を特徴とする。
波層が積層した（１００）結晶面を主面とする半導体基
板上に、ストライプ状のマスクを形成する工程と、前記
マスクを用いて前記半導体基板を少なくとも前記光導波
層までエッチングしてメサストライプを形成する工程
と、前記メサストライプの側面に半導体埋め込み層を形
成する工程と、前記マスクの両側に半導体スペーサー層
を選択的に成長させる工程と、前記マスクを除去する工
程と、前記メサストライプ、前記半導体埋め込み層、お
よび前記半導体スペーサー層上に、前記マスクよりも幅
の広いストライプ状のクラッド層を形成する工程と、前
記半導体スペーサー層を除去する工程と、を有すること
を特徴とする。
【００１０】本発明の光半導体素子は、断面略Ｔ字形状
を呈するストライプ状のクラッド層を有している為、ク
ラッド層底面の幅を狭く形成することが可能となり、素
子寄生容量を低減することができる。また、クラッド層
がひさしを有した断面形状に形成されていることから、
クラッド層底面の幅を狭く形成しても、クラッド層上面
の幅を十分に広くすることができる。従って、電極面積
を大きくすることが可能であり、素子直列抵抗をも低減
することができる。さらに、クラッド層の足部は（１１
１）結晶面を側面とする逆メサ形状を呈していることか
ら、幅の広いクラッド層上部から幅の狭いクラッド層底
部への電流狭搾もスムーズに行なうことができる。
を呈するストライプ状のクラッド層を有している為、ク
ラッド層底面の幅を狭く形成することが可能となり、素
子寄生容量を低減することができる。また、クラッド層
がひさしを有した断面形状に形成されていることから、
クラッド層底面の幅を狭く形成しても、クラッド層上面
の幅を十分に広くすることができる。従って、電極面積
を大きくすることが可能であり、素子直列抵抗をも低減
することができる。さらに、クラッド層の足部は（１１
１）結晶面を側面とする逆メサ形状を呈していることか
ら、幅の広いクラッド層上部から幅の狭いクラッド層底
部への電流狭搾もスムーズに行なうことができる。
【００１１】また本発明の製造方法によれば、クラッド
層のひさしの下になる領域にあらかじめ半導体スペーサ
ー層を設けた上で、半導体スペーサー層の開口部よりも
幅の広いストライプ状のクラッド層を形成し、さらに半
導体スペーサー層を除去している為、断面略Ｔ字形状で
あるストライプ状のクラッド層を形成することができ
る。ここで、半導体スペーサー層は、メサストライプ状
の光導波層上面に成長阻止マスクを設けた上で、選択成
長法によって形成することが可能である。このとき、光
導波層をメサストライプ状にエッチングする際と、半導
体スペーサー層を選択成長する際に、共通のマスクを用
いることにより、クラッド層底面の位置を自己整合的に
決めることができる。また、クラッド層底面の幅は、あ
らかじめ設けたマスクの幅によって決まり、これを狭く
制御して形成することができる。この結果、極めて高精
度の狭メサ構造を容易に形成することが可能である。さ
らに、選択成長法により形成された半導体スペーサー層
の側面は（１１１）結晶面となる。従って、クラッド層
の足部が（１１１）結晶面を側面とする逆メサ形状を呈
するように、断面略Ｔ字形状のクラッド層を形成するこ
とができる。
層のひさしの下になる領域にあらかじめ半導体スペーサ
ー層を設けた上で、半導体スペーサー層の開口部よりも
幅の広いストライプ状のクラッド層を形成し、さらに半
導体スペーサー層を除去している為、断面略Ｔ字形状で
あるストライプ状のクラッド層を形成することができ
る。ここで、半導体スペーサー層は、メサストライプ状
の光導波層上面に成長阻止マスクを設けた上で、選択成
長法によって形成することが可能である。このとき、光
導波層をメサストライプ状にエッチングする際と、半導
体スペーサー層を選択成長する際に、共通のマスクを用
いることにより、クラッド層底面の位置を自己整合的に
決めることができる。また、クラッド層底面の幅は、あ
らかじめ設けたマスクの幅によって決まり、これを狭く
制御して形成することができる。この結果、極めて高精
度の狭メサ構造を容易に形成することが可能である。さ
らに、選択成長法により形成された半導体スペーサー層
の側面は（１１１）結晶面となる。従って、クラッド層
の足部が（１１１）結晶面を側面とする逆メサ形状を呈
するように、断面略Ｔ字形状のクラッド層を形成するこ
とができる。
【００１２】
【発明の実施の形態】以下、本発明の実施の形態（実施
例）を図面を参照して説明する。 （実施例１）図１は、本発明の第１の実施例に係わる光
半導体素子の導波方向に垂直な断面図である。図中、１
はｎ型ＩｎＰ基板、２は光導波層、３はＩｎＰキャップ
層、４はＦｅドープ半絶縁性ＩｎＰ埋め込み層、５はｐ
型ＩｎＰクラッド層、６はｐ型ＩｎＧａＡｓコンタクト
層、７はＡｕ／Ｚｎ／Ａｕから成るｐ型オーミック電
極、８はＴｉ／Ｐｔ／Ａｕから成る配線兼ボンディング
パッド、９はＡｕＧｅ／Ｎｉ／Ａｕから成るｎ型オーミ
ック電極、１０はＳｉＯ2 膜、１１はポリイミド膜であ
る。
例）を図面を参照して説明する。 （実施例１）図１は、本発明の第１の実施例に係わる光
半導体素子の導波方向に垂直な断面図である。図中、１
はｎ型ＩｎＰ基板、２は光導波層、３はＩｎＰキャップ
層、４はＦｅドープ半絶縁性ＩｎＰ埋め込み層、５はｐ
型ＩｎＰクラッド層、６はｐ型ＩｎＧａＡｓコンタクト
層、７はＡｕ／Ｚｎ／Ａｕから成るｐ型オーミック電
極、８はＴｉ／Ｐｔ／Ａｕから成る配線兼ボンディング
パッド、９はＡｕＧｅ／Ｎｉ／Ａｕから成るｎ型オーミ
ック電極、１０はＳｉＯ2 膜、１１はポリイミド膜であ
る。
【００１３】図１の光半導体素子の作製工程を図２を用
いて説明する。まず、（１００）結晶面を主面とするｎ
型ＩｎＰ基板１上に光導波層１、ＩｎＰキャップ層３を
積層した後、幅４μｍのストライプ状のＳｉＯ2 膜２１
を形成する。このＳｉＯ2 膜２１をマスクとしてＩｎＰ
キャップ層３、光導波層２、およびｎ型ＩｎＰ基板１を
エッチングし、幅１μｍ、高さ２μｍのメサストライプ
１２を形成する（図２（ａ））。次いで、有機金属気相
成長法によりメサストライプ１２の両側面をＦｅドープ
半絶縁性ＩｎＰ層４で埋め込み、引き続きＳｉＯ2 マス
ク２１の両側にＩｎＧａＡｓＰスペーサー層２０を選択
成長する（図２（ｂ））。ＳｉＯ2 マスク２１を除去し
た後、素子全面にｐ型ＩｎＰクラッド層５、ｐ型ＩｎＧ
ａＡｓコンタクト層６を成長する（図２（ｃ））。さら
に、ｐ型ＩｎＧａＡｓコンタクト層６およびｐ型ＩｎＰ
クラッド層５をエッチングにより幅１０μｍにストライ
プ加工する（図２（ｄ））。次いで、ＩｎＧａＡｓＰス
ペーサー層２０をエッチング除去する（図２（ｅ））。
さらに、電極形成工程を経て、図１の光半導体素子が形
成される。
いて説明する。まず、（１００）結晶面を主面とするｎ
型ＩｎＰ基板１上に光導波層１、ＩｎＰキャップ層３を
積層した後、幅４μｍのストライプ状のＳｉＯ2 膜２１
を形成する。このＳｉＯ2 膜２１をマスクとしてＩｎＰ
キャップ層３、光導波層２、およびｎ型ＩｎＰ基板１を
エッチングし、幅１μｍ、高さ２μｍのメサストライプ
１２を形成する（図２（ａ））。次いで、有機金属気相
成長法によりメサストライプ１２の両側面をＦｅドープ
半絶縁性ＩｎＰ層４で埋め込み、引き続きＳｉＯ2 マス
ク２１の両側にＩｎＧａＡｓＰスペーサー層２０を選択
成長する（図２（ｂ））。ＳｉＯ2 マスク２１を除去し
た後、素子全面にｐ型ＩｎＰクラッド層５、ｐ型ＩｎＧ
ａＡｓコンタクト層６を成長する（図２（ｃ））。さら
に、ｐ型ＩｎＧａＡｓコンタクト層６およびｐ型ＩｎＰ
クラッド層５をエッチングにより幅１０μｍにストライ
プ加工する（図２（ｄ））。次いで、ＩｎＧａＡｓＰス
ペーサー層２０をエッチング除去する（図２（ｅ））。
さらに、電極形成工程を経て、図１の光半導体素子が形
成される。
【００１４】この実施例では、エッチングによりメサス
トライプ１２を形成する際と、ＩｎＧａＡｓＰスペーサ
ー層２０を選択成長する際に、共通のＳｉＯ2 マスク２
１を用いている。従って、ｐ型ＩｎＰクラッド層５の底
面の位置を自己整合的に決めることができる。さらに、
ｐ型ＩｎＰクラッド層５の底面の幅は、ＳｉＯ2 マスク
２１の幅によって決まり、４μｍと極めて狭く形成され
ている。この結果、極めて小さい素子寄生容量が得られ
る。また、ｐ型ＩｎＰクラッド層５がひさしを有した断
面略Ｔ字形状に形成されていることから、ｐ型ＩｎＰク
ラッド層５の底面の幅が狭いにも関わらず、上面の幅を
十分に広く形成することが可能である。従って、ｐ型Ｉ
ｎＧａＡｓコンタクト層６上に形成されるｐ型オーミッ
ク電極７の幅は８μｍと広く、十分に小さい素子直列抵
抗が得られる。
トライプ１２を形成する際と、ＩｎＧａＡｓＰスペーサ
ー層２０を選択成長する際に、共通のＳｉＯ2 マスク２
１を用いている。従って、ｐ型ＩｎＰクラッド層５の底
面の位置を自己整合的に決めることができる。さらに、
ｐ型ＩｎＰクラッド層５の底面の幅は、ＳｉＯ2 マスク
２１の幅によって決まり、４μｍと極めて狭く形成され
ている。この結果、極めて小さい素子寄生容量が得られ
る。また、ｐ型ＩｎＰクラッド層５がひさしを有した断
面略Ｔ字形状に形成されていることから、ｐ型ＩｎＰク
ラッド層５の底面の幅が狭いにも関わらず、上面の幅を
十分に広く形成することが可能である。従って、ｐ型Ｉ
ｎＧａＡｓコンタクト層６上に形成されるｐ型オーミッ
ク電極７の幅は８μｍと広く、十分に小さい素子直列抵
抗が得られる。
【００１５】さらに、選択成長法により形成されたＩｎ
ＧａＡｓスペーサー層２０の側面は（１１１）結晶面と
なる。従って、ｐ型ＩｎＰクラッド層５の足部は（１１
１）結晶面を側面とする逆メサ形状を呈している。この
結果、ｐ型ＩｎＰクラッド層５中において、幅の広い上
部から幅の狭い底部への電流狭搾をスムーズに行なうこ
とができる。
ＧａＡｓスペーサー層２０の側面は（１１１）結晶面と
なる。従って、ｐ型ＩｎＰクラッド層５の足部は（１１
１）結晶面を側面とする逆メサ形状を呈している。この
結果、ｐ型ＩｎＰクラッド層５中において、幅の広い上
部から幅の狭い底部への電流狭搾をスムーズに行なうこ
とができる。
【００１６】（実施例２）次に、本発明の第２の実施例
を図３を用いて説明する。図３は、本発明の第２の実施
例に係わる光半導体素子の導波方向に垂直な断面図であ
る。図３において、図１と同一の部分については、図１
と同一の符号を付してその説明を省略する。 図３の光
半導体素子の作製工程を図４を用いて説明する。まず、
（１００）結晶面を主面とするｎ型ＩｎＰ基板１上に光
導波層２、ＩｎＰキャップ層３を積層した後、幅４μｍ
のストライプ状のＳｉＯ2 膜２１を形成する。このＳｉ
Ｏ2膜２１をマスクとしてＩｎＰキャップ層３、光導波
層２、およびｎ型ＩｎＰ基板１をエッチングし、幅１μ
ｍ、高さ２μｍのメサストライプ１２を形成する（図４
（ａ））。次いで、有機金属気相成長法によりメサスト
ライプ１３の両側面をＦｅドープ半絶縁性ＩｎＰ層４で
埋め込み、引き続きＳｉＯ2 マスク２１の両側にＩｎＧ
ａＡｓＰスペーサー層２０を選択成長する（図４
（ｂ））。ＳｉＯ2 マスク２１を除去した後、幅１２μ
ｍの開口部を有する一対のストライプ状のＳｉＯ2 膜２
２をＩｎＧａＡｓＰスペーサー層２０上に形成する（図
４（ｃ））。ＳｉＯ2 膜２２を成長阻止マスクとして、
有機金属気相成長法によりｐ型ＩｎＰクラッド層５、ｐ
型ＩｎＧａＡｓコンタクト層６を選択成長する（図４
（ｄ））。次いで、ＳｉＯ2 マスク２２を除去し、Ｉｎ
ＧａＡｓＰスペーサー層２０をサイドエッチングする
（図４（ｅ））。さらに、電極形成工程を経て、図３の
光半導体素子が形成される。
を図３を用いて説明する。図３は、本発明の第２の実施
例に係わる光半導体素子の導波方向に垂直な断面図であ
る。図３において、図１と同一の部分については、図１
と同一の符号を付してその説明を省略する。 図３の光
半導体素子の作製工程を図４を用いて説明する。まず、
（１００）結晶面を主面とするｎ型ＩｎＰ基板１上に光
導波層２、ＩｎＰキャップ層３を積層した後、幅４μｍ
のストライプ状のＳｉＯ2 膜２１を形成する。このＳｉ
Ｏ2膜２１をマスクとしてＩｎＰキャップ層３、光導波
層２、およびｎ型ＩｎＰ基板１をエッチングし、幅１μ
ｍ、高さ２μｍのメサストライプ１２を形成する（図４
（ａ））。次いで、有機金属気相成長法によりメサスト
ライプ１３の両側面をＦｅドープ半絶縁性ＩｎＰ層４で
埋め込み、引き続きＳｉＯ2 マスク２１の両側にＩｎＧ
ａＡｓＰスペーサー層２０を選択成長する（図４
（ｂ））。ＳｉＯ2 マスク２１を除去した後、幅１２μ
ｍの開口部を有する一対のストライプ状のＳｉＯ2 膜２
２をＩｎＧａＡｓＰスペーサー層２０上に形成する（図
４（ｃ））。ＳｉＯ2 膜２２を成長阻止マスクとして、
有機金属気相成長法によりｐ型ＩｎＰクラッド層５、ｐ
型ＩｎＧａＡｓコンタクト層６を選択成長する（図４
（ｄ））。次いで、ＳｉＯ2 マスク２２を除去し、Ｉｎ
ＧａＡｓＰスペーサー層２０をサイドエッチングする
（図４（ｅ））。さらに、電極形成工程を経て、図３の
光半導体素子が形成される。
【００１７】この実施例では、ｐ型ＩｎＰクラッド層５
およびｐ型ＩｎＧａＡｓコンタクト層６を選択成長法に
よりあらかじめストライプ状に形成している。ここで、
選択成長法により形成されたｐ型ＩｎＰクラッド層５お
よびｐ型ＩｎＧａＡｓコンタクト層６の側面は（１１
１）結晶面により規定される比較的緩やかな傾斜面とな
る。従って、ｐ型ＩｎＰクラッド層５のひさし下を誘電
体膜により埋め込みさえすれば、ｐ型ＩｎＰクラッド層
５およびｐ型ＩｎＧａＡｓコンタクト層６の側面で段差
配線８が切断されることもなく、電極形成工程を容易に
行なうことができる。この実施例では、スピンオングラ
スを用いてｐ型ＩｎＰクラッド層５のひさし下をＳｉＯ
2 膜１０により埋め込んでいる。ＳｉＯ2 膜は、膜厚を
厚くし過ぎるとクラックが入るという問題点があるが、
ｐ型ＩｎＰクラッド層５のひさし下の空隙の厚さは０．
５μｍであり、ＳｉＯ2 膜１０が割れることはない。ま
た、この空隙の厚さはＩｎＧａＡｓＰスペーサー層２０
の厚さによって決まり、その制御性にも優れている。さ
らに、誘電体膜を厚くする必要がないので、ポリイミド
膜等の高分子有機物を用いる必要もなく、素子の信頼性
も高い。
およびｐ型ＩｎＧａＡｓコンタクト層６を選択成長法に
よりあらかじめストライプ状に形成している。ここで、
選択成長法により形成されたｐ型ＩｎＰクラッド層５お
よびｐ型ＩｎＧａＡｓコンタクト層６の側面は（１１
１）結晶面により規定される比較的緩やかな傾斜面とな
る。従って、ｐ型ＩｎＰクラッド層５のひさし下を誘電
体膜により埋め込みさえすれば、ｐ型ＩｎＰクラッド層
５およびｐ型ＩｎＧａＡｓコンタクト層６の側面で段差
配線８が切断されることもなく、電極形成工程を容易に
行なうことができる。この実施例では、スピンオングラ
スを用いてｐ型ＩｎＰクラッド層５のひさし下をＳｉＯ
2 膜１０により埋め込んでいる。ＳｉＯ2 膜は、膜厚を
厚くし過ぎるとクラックが入るという問題点があるが、
ｐ型ＩｎＰクラッド層５のひさし下の空隙の厚さは０．
５μｍであり、ＳｉＯ2 膜１０が割れることはない。ま
た、この空隙の厚さはＩｎＧａＡｓＰスペーサー層２０
の厚さによって決まり、その制御性にも優れている。さ
らに、誘電体膜を厚くする必要がないので、ポリイミド
膜等の高分子有機物を用いる必要もなく、素子の信頼性
も高い。
【００１８】なお、本発明は上述した実施例に限定され
るものではない。実施例では、ＩｎＧａＡｓＰ系の半導
体レーザ装置について説明したいが、ＡｌＧａＩｎＰ
系、ＩｎＧａＡｓＳｂ系、ＺｎＣｄＳＳｅ系など、様々
な材料系について本発明を適用することができる。ま
た、実施例では、単体の光半導体素子について説明した
が、他に半導体レーザ、光変調器、光導波路、光増幅器
等を集積化した素子構造においても、本発明は有効であ
る。さらに、半導体埋め込み層の導電型も半絶縁性半導
体層に限るものではなく、他にｐ型半導体層、ｎ型半導
体層、あるいはこれらを積層した層構造を用いてもよ
い。また、光導波層にはバルク材料を用いても多重量子
井戸構造を用いてもよい。さらに、半導体基板の導電型
もｎ型基板に限るものではなく、（１００）結晶面から
のオフ基板を用いてもよい。また、実施例では、クラッ
ド層上にコンタクト層を積層した構造について説明した
が、クラッド層と電極金属との間で十分に低い接触抵抗
を得ることができる場合には、コンタクト層を積層しな
くてもよい。その他、本発明の主旨を逸脱しない範囲
で、種々変形して実施することができる。
るものではない。実施例では、ＩｎＧａＡｓＰ系の半導
体レーザ装置について説明したいが、ＡｌＧａＩｎＰ
系、ＩｎＧａＡｓＳｂ系、ＺｎＣｄＳＳｅ系など、様々
な材料系について本発明を適用することができる。ま
た、実施例では、単体の光半導体素子について説明した
が、他に半導体レーザ、光変調器、光導波路、光増幅器
等を集積化した素子構造においても、本発明は有効であ
る。さらに、半導体埋め込み層の導電型も半絶縁性半導
体層に限るものではなく、他にｐ型半導体層、ｎ型半導
体層、あるいはこれらを積層した層構造を用いてもよ
い。また、光導波層にはバルク材料を用いても多重量子
井戸構造を用いてもよい。さらに、半導体基板の導電型
もｎ型基板に限るものではなく、（１００）結晶面から
のオフ基板を用いてもよい。また、実施例では、クラッ
ド層上にコンタクト層を積層した構造について説明した
が、クラッド層と電極金属との間で十分に低い接触抵抗
を得ることができる場合には、コンタクト層を積層しな
くてもよい。その他、本発明の主旨を逸脱しない範囲
で、種々変形して実施することができる。
【００１９】
【発明の効果】以上詳述したように、本発明によれば、
断面略Ｔ字形状であるストライプ状のクラッド層を有し
ているため、クラッド層底面の幅を狭く形成することで
素子寄生容量を低減すると同時に、クラッド層上面の幅
を広く形成することで素子直列抵抗をも低減することが
可能である。さらに、クラッド層の足部は（１１１）結
晶面を側面とする逆メサ形状を呈しているので、電流狭
搾もスムーズに行なうことができる。また、クラッド層
底面の位置およびサイズを自己整合的に決めることが可
能であり、極めて高精度の狭メサ構造を容易に形成する
ことが可能である。この結果、電気信号により高速変調
可能な光半導体素子を低コストで実現することができ
る。
断面略Ｔ字形状であるストライプ状のクラッド層を有し
ているため、クラッド層底面の幅を狭く形成することで
素子寄生容量を低減すると同時に、クラッド層上面の幅
を広く形成することで素子直列抵抗をも低減することが
可能である。さらに、クラッド層の足部は（１１１）結
晶面を側面とする逆メサ形状を呈しているので、電流狭
搾もスムーズに行なうことができる。また、クラッド層
底面の位置およびサイズを自己整合的に決めることが可
能であり、極めて高精度の狭メサ構造を容易に形成する
ことが可能である。この結果、電気信号により高速変調
可能な光半導体素子を低コストで実現することができ
る。
【図１】第１の実施例に係わる光半導体素子の導波方向
に垂直な断面図、
に垂直な断面図、
【図２】第１の実施例に係わる光半導体素子の各作製工
程における導波方向に垂直な断面図、
程における導波方向に垂直な断面図、
【図３】第２の実施例に係わる光半導体素子の導波方向
に垂直な断面図、
に垂直な断面図、
【図４】第１の実施例に係わる光半導体素子の各作製工
程における導波方向に垂直な断面図、
程における導波方向に垂直な断面図、
【図５】従来の狭メサ構造光半導体素子の導波方向に垂
直な断面図、
直な断面図、
【図６】従来の狭メサ構造光半導体素子の各作製工程に
おける導波方向に垂直な断面図。
おける導波方向に垂直な断面図。
１…ｎ型ＩｎＰ基板 ２…光導波層 ３…ＩｎＰキャップ層 ４…Ｆｅドープ半絶縁性ＩｎＰ層 ５…ｐ型ＩｎＰクラッド層 ６…ｐ型ＩｎＧａＡｓコンタクト層 ７…ｐ型オーミック電極 ８…配線兼ボンディングパッド ９…ｎ型オーミック電極 １０…ＳｉＯ2 膜 １１…ポリイミド膜 １２…メサストライプ ２０…ＩｎＧａＡｓＰスペーサー層 ２１，２２，２３…ＳｉＯ2 マスク
Claims (2)
- 【請求項１】少なくとも光導波層が積層されたメサスト
ライプを有し、（１００）結晶面を主面とする半導体基
板と、 前記メサストライプの側面に形成された半導体埋め込み
層と、 前記メサストライプおよび前記半導体埋め込み層上に形
成されたストライプ状のクラッド層とを有する光半導体
素子において、 前記クラッド層はひさしを有した略Ｔ字形状の断面を呈
しており、かつ前記クラッド層の足部は（１１１）結晶
面を側面とする逆メサ形状を呈していることを特徴とす
る光半導体素子。 - 【請求項２】少なくとも光導波層が積層された（１０
０）結晶面を主面とする半導体基板上に、ストライプ状
のマスクを形成する工程と、 このマスクを用いて前記半導体基板を少なくとも前記光
導波層までエッチングしてメサストライプを形成する工
程と、 このメサストライプの側面に半導体埋め込み層を形成す
る工程と、 前記マスクの両側に半導体スペーサー層を選択的に成長
させる工程と、 前記マスクを除去する工程と、 前記メサストライプ、前記半導体埋め込み層、および前
記半導体スペーサー層上に、前記マスクよりも幅の広い
ストライプ状のクラッド層を形成する工程と、 前記半導体スペーサー層を除去する工程とを有すること
を特徴とする光半導体素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6061496A JPH09252160A (ja) | 1996-03-18 | 1996-03-18 | 光半導体素子およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6061496A JPH09252160A (ja) | 1996-03-18 | 1996-03-18 | 光半導体素子およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09252160A true JPH09252160A (ja) | 1997-09-22 |
Family
ID=13147336
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6061496A Pending JPH09252160A (ja) | 1996-03-18 | 1996-03-18 | 光半導体素子およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09252160A (ja) |
-
1996
- 1996-03-18 JP JP6061496A patent/JPH09252160A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5901265A (en) | Optical semiconductor device and method of fabricating the same | |
| JP3230785B2 (ja) | 半導体レーザおよびその製造方法 | |
| JPH05190968A (ja) | 自己整合性半導体レーザのリッジ構造の形成方法 | |
| JP2827326B2 (ja) | 半導体レーザの製造方法 | |
| JPH07114308B2 (ja) | オプトエレクトロニクス半導体装置及びその製造方法 | |
| JPH04290487A (ja) | レーザダイオード・導波路モノリシック集積デバイス | |
| JPH08250808A (ja) | 半導体装置およびその製造方法 | |
| US20020105992A1 (en) | Semiconductor optical device and method for fabricating same | |
| US4725112A (en) | Buried undercut mesa-like waveguide | |
| US5084410A (en) | Method of manufacturing semiconductor devices | |
| JP2002232079A (ja) | リッジ導波型光半導体素子およびその製造方法 | |
| US6031857A (en) | Semiconductor device having a current-constricting spaces and method of manufacturing the device | |
| JP4056717B2 (ja) | 半導体レーザおよびその製造方法 | |
| JP3346975B2 (ja) | 光半導体装置およびその製造方法 | |
| JPH09252160A (ja) | 光半導体素子およびその製造方法 | |
| JPH03286567A (ja) | 半導体デバイス及びその製造方法 | |
| US5360763A (en) | Method for fabricating an optical semiconductor device | |
| JPH07297497A (ja) | 半導体レ−ザ装置及びその製造方法 | |
| JPH0529703A (ja) | 半導体レ−ザ素子 | |
| JP2566985B2 (ja) | 半導体装置及びその製造方法 | |
| US7598106B2 (en) | Optical semiconductor device and fabrication method therefor | |
| US5026662A (en) | Method for fabricating a semiconductor stripe laser | |
| JPH05226767A (ja) | 埋め込み型半導体レーザおよびその製造方法 | |
| JP2940185B2 (ja) | 埋め込み型半導体レーザ | |
| JP2917695B2 (ja) | 光半導体素子の製造方法 |