JPH09259039A - 電子計算機システムの初期化制御方法及び装置 - Google Patents
電子計算機システムの初期化制御方法及び装置Info
- Publication number
- JPH09259039A JPH09259039A JP8066044A JP6604496A JPH09259039A JP H09259039 A JPH09259039 A JP H09259039A JP 8066044 A JP8066044 A JP 8066044A JP 6604496 A JP6604496 A JP 6604496A JP H09259039 A JPH09259039 A JP H09259039A
- Authority
- JP
- Japan
- Prior art keywords
- data
- cache memory
- line
- writing
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims abstract description 13
- 238000010586 diagram Methods 0.000 description 4
Landscapes
- Memory System (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】
【課題】 キャッシュメモリの初期化を効率よくできる
電子計算機システムの初期化制御方法及び装置を得る。 【解決手段】 キャッシュメモリ３の各ラインにアドレ
スタグＴＡＧの値を設定する工程と、キャッシュメモリ
３が格納するデータの有効性を示す有効ビットＶをあら
かじめ各ラインにセットする工程と、あらかじめ設定さ
れたデータをメインメモリ１に書き込む工程と、アドレ
スタグＴＡＧの値を読み出し、メインメモリ１の対応す
るアドレスの設定されたデータを読み出して、読み出さ
れたデータをキャッシュメモリ２の該当するラインに書
き込む工程とを有している。
電子計算機システムの初期化制御方法及び装置を得る。 【解決手段】 キャッシュメモリ３の各ラインにアドレ
スタグＴＡＧの値を設定する工程と、キャッシュメモリ
３が格納するデータの有効性を示す有効ビットＶをあら
かじめ各ラインにセットする工程と、あらかじめ設定さ
れたデータをメインメモリ１に書き込む工程と、アドレ
スタグＴＡＧの値を読み出し、メインメモリ１の対応す
るアドレスの設定されたデータを読み出して、読み出さ
れたデータをキャッシュメモリ２の該当するラインに書
き込む工程とを有している。
Description
【０００１】
【発明の属する技術分野】本発明は電子計算機システム
の初期化制御装置、特にキャッシュメモリの初期化制御
に関するものである。
の初期化制御装置、特にキャッシュメモリの初期化制御
に関するものである。
【０００２】
【従来の技術】従来キャッシュメモリを備えた電子計算
機システム内において、主記憶手段であるメインメモリ
からキャッシュメモリへのデータの転送方式としてコピ
ーバック方式がある。コピーバック方式とは、キャッシ
ュメモリの１ライン単位でメインメモリからデータを読
み出し（ラインフィル）、キャッシュメモリにそのデー
タを書き込む方式である。また、キャッシュメモリ内に
格納されているデータが有効であるか、それとも無効で
あるかという情報を得るために、ライン毎に有効（ｖａ
ｌｉｄ）ビットを設定し、有効ビットがセットされてい
るラインのデータは有効であるとみなされる。
機システム内において、主記憶手段であるメインメモリ
からキャッシュメモリへのデータの転送方式としてコピ
ーバック方式がある。コピーバック方式とは、キャッシ
ュメモリの１ライン単位でメインメモリからデータを読
み出し（ラインフィル）、キャッシュメモリにそのデー
タを書き込む方式である。また、キャッシュメモリ内に
格納されているデータが有効であるか、それとも無効で
あるかという情報を得るために、ライン毎に有効（ｖａ
ｌｉｄ）ビットを設定し、有効ビットがセットされてい
るラインのデータは有効であるとみなされる。
【０００３】初期化を行う際に、処理手段であるプロセ
ッサとメインメモリが同時にリセット（ＰＯＷ ＯＮ
リセット）されると、キャッシュメモリは全ラインの有
効ビットを１度無効にする。そこにラインフィルが行わ
れ、メインメモリのデータが書き込まれても、そのデー
タは無効なものであるため、ライトミスとなる。そこで
再度ラインフィルが行われ、有効ビットをセットした
後、データがキャッシュメモリに書き込まれる。そのデ
ータが書き込まれたラインには有効ビットがセットされ
ているのでデータは有効なものとして扱われる。
ッサとメインメモリが同時にリセット（ＰＯＷ ＯＮ
リセット）されると、キャッシュメモリは全ラインの有
効ビットを１度無効にする。そこにラインフィルが行わ
れ、メインメモリのデータが書き込まれても、そのデー
タは無効なものであるため、ライトミスとなる。そこで
再度ラインフィルが行われ、有効ビットをセットした
後、データがキャッシュメモリに書き込まれる。そのデ
ータが書き込まれたラインには有効ビットがセットされ
ているのでデータは有効なものとして扱われる。
【０００４】
【発明が解決しようとする課題】上記のような従来のキ
ャッシュメモリの制御では、ＰＯＷ ＯＮ リセット後
に、メインメモリから読み出され、キャッシュメモリに
書き込まれるデータは、有効ビットがセットされていな
いため無効なものとなる。そこで有効ビットがセットさ
れた後に書き込まなくてはならない。しかもキャッシュ
メモリに書き込まれたデータは、メインメモリに設定さ
れたデータが書き込まれて安定する前の不定なデータで
ある。以上より処理手段に不要な仕事をさせることにな
り、効率が悪い。
ャッシュメモリの制御では、ＰＯＷ ＯＮ リセット後
に、メインメモリから読み出され、キャッシュメモリに
書き込まれるデータは、有効ビットがセットされていな
いため無効なものとなる。そこで有効ビットがセットさ
れた後に書き込まなくてはならない。しかもキャッシュ
メモリに書き込まれたデータは、メインメモリに設定さ
れたデータが書き込まれて安定する前の不定なデータで
ある。以上より処理手段に不要な仕事をさせることにな
り、効率が悪い。
【０００５】そこで、処理手段に負担をかけずにキャッ
シュメモリの初期化を効率よくできる電子計算機システ
ムの初期化制御方法及び装置が望まれていた。
シュメモリの初期化を効率よくできる電子計算機システ
ムの初期化制御方法及び装置が望まれていた。
【０００６】
【課題を解決するための手段】本発明に係る電子計算機
システムの初期化制御方法は、キャッシュメモリの各ラ
インにアドレスタグの値を設定する工程と、キャッシュ
メモリが格納するデータの有効性を示す有効ビットをあ
らかじめ各ラインにセットする工程と、あらかじめ設定
されたデータを主記憶手段に書き込む工程と、アドレス
タグの値を読み出し、主記憶手段の対応するアドレスの
設定されたデータを読み出して、読み出されたデータを
前記キャッシュメモリの該当するラインに書き込む工程
とを有している。キャッシュメモリの初期化を行う際、
キャッシュメモリの各ラインにアドレスタグの値を設定
しておく。また有効ビットをあらかじめ全ラインにセッ
トしておく。主記憶手段にあらかじめ設定されたデータ
が書き込まれた後、アドレスタグの値を読み出す。その
アドレスタグに対応する主記憶手段のアドレスから設定
されたデータを読みだし、アドレスタグと対になってい
るラインに設定されたデータを書き込む。有効ビットが
あらかじめ各ラインにセットされているので、キャッシ
ュメモリに書き込まれたデータは有効なデータとして扱
われる。
システムの初期化制御方法は、キャッシュメモリの各ラ
インにアドレスタグの値を設定する工程と、キャッシュ
メモリが格納するデータの有効性を示す有効ビットをあ
らかじめ各ラインにセットする工程と、あらかじめ設定
されたデータを主記憶手段に書き込む工程と、アドレス
タグの値を読み出し、主記憶手段の対応するアドレスの
設定されたデータを読み出して、読み出されたデータを
前記キャッシュメモリの該当するラインに書き込む工程
とを有している。キャッシュメモリの初期化を行う際、
キャッシュメモリの各ラインにアドレスタグの値を設定
しておく。また有効ビットをあらかじめ全ラインにセッ
トしておく。主記憶手段にあらかじめ設定されたデータ
が書き込まれた後、アドレスタグの値を読み出す。その
アドレスタグに対応する主記憶手段のアドレスから設定
されたデータを読みだし、アドレスタグと対になってい
るラインに設定されたデータを書き込む。有効ビットが
あらかじめ各ラインにセットされているので、キャッシ
ュメモリに書き込まれたデータは有効なデータとして扱
われる。
【０００７】また本発明に係る電子計算機システムの初
期化制御装置は、初期化の際に、あらかじめ設定された
データが書き込まれる主記憶手段と、各ラインにアドレ
スタグの値を設定し、またデータの有効性を示す有効ビ
ットをあらかじめ各ラインにセットするキャッシュメモ
リと、主記憶手段に設定されたデータを書き込んだ後、
アドレスタグの値を読み出し、アドレスタグの値に対応
する主記憶手段のアドレスの前記設定されたデータを読
み出して、キャッシュメモリのラインに設定されたデー
タを書き込む処理手段とを備えている。キャッシュメモ
リを初期化する際、主記憶手段にあらかじめ設定された
データを書き込んでおき、キャッシュメモリのアドレス
タグの値に対応する主記憶手段のアドレスの設定された
データを処理手段が読み出して、アドレスタグの値と対
になっているキャッシュメモリのラインにその設定され
たデータを書き込む。有効ビットがあらかじめ各ライン
にセットされているので、キャッシュメモリに書き込ま
れたデータは有効なデータとして扱われる。
期化制御装置は、初期化の際に、あらかじめ設定された
データが書き込まれる主記憶手段と、各ラインにアドレ
スタグの値を設定し、またデータの有効性を示す有効ビ
ットをあらかじめ各ラインにセットするキャッシュメモ
リと、主記憶手段に設定されたデータを書き込んだ後、
アドレスタグの値を読み出し、アドレスタグの値に対応
する主記憶手段のアドレスの前記設定されたデータを読
み出して、キャッシュメモリのラインに設定されたデー
タを書き込む処理手段とを備えている。キャッシュメモ
リを初期化する際、主記憶手段にあらかじめ設定された
データを書き込んでおき、キャッシュメモリのアドレス
タグの値に対応する主記憶手段のアドレスの設定された
データを処理手段が読み出して、アドレスタグの値と対
になっているキャッシュメモリのラインにその設定され
たデータを書き込む。有効ビットがあらかじめ各ライン
にセットされているので、キャッシュメモリに書き込ま
れたデータは有効なデータとして扱われる。
【０００８】
【発明の実施の形態】図１は本発明の実施の形態に係る
電子計算機システムの初期化制御装置のブロック図であ
る。図において１はメインメモリ、２はキャッシュメモ
リ、３はＣＰＵである。キャッシュメモリ２には有効ビ
ットをクリアする回路を排除し、常に有効ビットがセッ
トされるようにしておく。ＣＰＵ３は、ライト命令（４
ワード・ライト命令を除く）を出し、メインメモリから
データを読み出し、キャッシュメモリにそのデータを書
き込むように指示するところである。本実施の形態で
は、１ワード・ライト命令を行うものとする。
電子計算機システムの初期化制御装置のブロック図であ
る。図において１はメインメモリ、２はキャッシュメモ
リ、３はＣＰＵである。キャッシュメモリ２には有効ビ
ットをクリアする回路を排除し、常に有効ビットがセッ
トされるようにしておく。ＣＰＵ３は、ライト命令（４
ワード・ライト命令を除く）を出し、メインメモリから
データを読み出し、キャッシュメモリにそのデータを書
き込むように指示するところである。本実施の形態で
は、１ワード・ライト命令を行うものとする。
【０００９】図２はキャッシュメモリ２の１ラインの構
成図である。ＴＡＧは２１ビットのアドレスタグ、Ｖは
有効ビット、Ｄはダーティビット、ＬＷｎ（ｎ＝１〜
４）は３２ビットのロングワードデータを表す。
成図である。ＴＡＧは２１ビットのアドレスタグ、Ｖは
有効ビット、Ｄはダーティビット、ＬＷｎ（ｎ＝１〜
４）は３２ビットのロングワードデータを表す。
【００１０】図３は電子計算機システムの初期化制御装
置の動作フローチャートである。なお、本実施の形態に
おいては、読み込まれるアドレスタグＴＡＧに対応する
メインメモリ１のアドレスは１０００番地であるとす
る。ＰＯＷ ＯＮ リセットされると（Ｓ３１）、キャ
ッシュメモリ２上のアドレスタグＴＡＧに初期値が設定
され（Ｓ３２）、全ラインに有効ビットがセットされる
（Ｓ３３）。不定となっていたメインメモリ１内にあら
かじめ設定されたデータが書き込まれ、データが安定す
ると（Ｓ３４）、ＣＰＵ３が１ワード・ライト命令の処
理を開始する（Ｓ３５）。書き込みを行うラインのアド
レスタグＴＡＧを読みだし（Ｓ３６）、そのアドレスタ
グＴＡＧに対応するメインメモリ１のアドレス（１００
０番地）から１ライン分のデータ（１０００番地〜１０
０Ｆ番地）を読み出す（Ｓ３７）。そのデータをワード
単位でキャッシュメモリ２の３２ビットロングワードデ
ータＬＷ１〜４のいずれかに書き込む（Ｓ３８）。キャ
ッシュメモリ２には全てのラインに有効ビットＶがセッ
トされているので、キャッシュメモリ２内の全てのデー
タは有効なものとして扱われる。したがってライトミス
とはならず、書き込まれたデータも有効なものとして扱
われる。データが書き込まれたら、そのラインにダーテ
ィビットＤをセットする（Ｓ３９）。他に１ワード・ラ
イト命令を行わなければ（Ｓ４０）、終了する。
置の動作フローチャートである。なお、本実施の形態に
おいては、読み込まれるアドレスタグＴＡＧに対応する
メインメモリ１のアドレスは１０００番地であるとす
る。ＰＯＷ ＯＮ リセットされると（Ｓ３１）、キャ
ッシュメモリ２上のアドレスタグＴＡＧに初期値が設定
され（Ｓ３２）、全ラインに有効ビットがセットされる
（Ｓ３３）。不定となっていたメインメモリ１内にあら
かじめ設定されたデータが書き込まれ、データが安定す
ると（Ｓ３４）、ＣＰＵ３が１ワード・ライト命令の処
理を開始する（Ｓ３５）。書き込みを行うラインのアド
レスタグＴＡＧを読みだし（Ｓ３６）、そのアドレスタ
グＴＡＧに対応するメインメモリ１のアドレス（１００
０番地）から１ライン分のデータ（１０００番地〜１０
０Ｆ番地）を読み出す（Ｓ３７）。そのデータをワード
単位でキャッシュメモリ２の３２ビットロングワードデ
ータＬＷ１〜４のいずれかに書き込む（Ｓ３８）。キャ
ッシュメモリ２には全てのラインに有効ビットＶがセッ
トされているので、キャッシュメモリ２内の全てのデー
タは有効なものとして扱われる。したがってライトミス
とはならず、書き込まれたデータも有効なものとして扱
われる。データが書き込まれたら、そのラインにダーテ
ィビットＤをセットする（Ｓ３９）。他に１ワード・ラ
イト命令を行わなければ（Ｓ４０）、終了する。
【００１１】キャッシュメモリ２への書き込みが終了
し、ＣＰＵ３がキャッシュメモリ２からデータを読み出
す際に、メインメモリ１から読み出し、キャッシュメモ
リ２に書き込んだデータのみを読み出すように設定して
おく。したがって、たとえ全てのラインに有効ビットが
セットされていたとしても、他のラインから不定なデー
タを読み出すことはない。
し、ＣＰＵ３がキャッシュメモリ２からデータを読み出
す際に、メインメモリ１から読み出し、キャッシュメモ
リ２に書き込んだデータのみを読み出すように設定して
おく。したがって、たとえ全てのラインに有効ビットが
セットされていたとしても、他のラインから不定なデー
タを読み出すことはない。
【００１２】上記のような電子計算機システムの初期化
制御装置では、キャッシュメモリ２の全ラインの有効ビ
ットＶをあらかじめセットしておくことにより、初期化
の際、ライト命令が出された時にライトミスを起こすこ
とがなく、再度ラインフィルを行わなくてもよいので、
処理手段に負荷をかけなくてすむ。またそれによってシ
ステム全体としての時間短縮を計れる。
制御装置では、キャッシュメモリ２の全ラインの有効ビ
ットＶをあらかじめセットしておくことにより、初期化
の際、ライト命令が出された時にライトミスを起こすこ
とがなく、再度ラインフィルを行わなくてもよいので、
処理手段に負荷をかけなくてすむ。またそれによってシ
ステム全体としての時間短縮を計れる。
【００１３】
【発明の効果】以上のように本発明によれば、キャッシ
ュメモリの全ラインに有効ビットをセットしておき、あ
らかじめ設定されたデータがキャッシュメモリに書き込
まれるのでライトミスは起きず、キャッシュメモリに書
き込まれたデータは有効なものとして扱われる。したが
ってキャッシュメモリへのデータの書き込みは１度でよ
く、処理手段に負荷をかけなくてすむ。
ュメモリの全ラインに有効ビットをセットしておき、あ
らかじめ設定されたデータがキャッシュメモリに書き込
まれるのでライトミスは起きず、キャッシュメモリに書
き込まれたデータは有効なものとして扱われる。したが
ってキャッシュメモリへのデータの書き込みは１度でよ
く、処理手段に負荷をかけなくてすむ。
【図１】本発明の実施の形態に係る電子計算機システム
の初期化制御装置のブロック図である。
の初期化制御装置のブロック図である。
【図２】キャッシュメモリ２の１ラインの構成図であ
る。
る。
【図３】電子計算機システムの初期化制御装置の動作フ
ローチャートである。
ローチャートである。
１ メインメモリ ２ キャッシュメモリ ３ ＣＰＵ ＴＡＧ アドレスタグ Ｖ 有効ビット Ｄ ダーティビット ＬＷ１〜ＬＷ４ ３２ビットロングワードデータ
Claims (2)
- 【請求項１】 キャッシュメモリの各ラインにアドレス
タグの値を設定する工程と、 前記キャッシュメモリが格納するデータの有効性を示す
有効ビットをあらかじめ各ラインにセットする工程と、 あらかじめ設定されたデータを主記憶手段に書き込む工
程と、 前記アドレスタグの値を読み出し、前記主記憶手段の対
応するアドレスの前記設定されたデータを読み出して、
前記読み出されたデータを前記キャッシュメモリの該当
するラインに書き込む工程とを有することを特徴とする
電子計算機システムの初期化制御方法。 - 【請求項２】 初期化の際に、あらかじめ設定されたデ
ータが書き込まれる主記憶手段と、 各ラインにアドレスタグの値を設定し、またデータの有
効性を示す有効ビットをあらかじめ各ラインにセットす
るキャッシュメモリと、 前記主記憶手段に前記設定されたデータを書き込んだ
後、前記アドレスタグの値を読み出し、前記アドレスタ
グの値に対応する前記主記憶手段のアドレスの前記設定
されたデータを読み出して、前記キャッシュメモリのラ
インに前記設定されたデータを書き込む処理手段とを備
えたことを特徴とする電子計算機システムの初期化制御
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8066044A JPH09259039A (ja) | 1996-03-22 | 1996-03-22 | 電子計算機システムの初期化制御方法及び装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8066044A JPH09259039A (ja) | 1996-03-22 | 1996-03-22 | 電子計算機システムの初期化制御方法及び装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09259039A true JPH09259039A (ja) | 1997-10-03 |
Family
ID=13304493
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8066044A Withdrawn JPH09259039A (ja) | 1996-03-22 | 1996-03-22 | 電子計算機システムの初期化制御方法及び装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09259039A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009169706A (ja) * | 2008-01-17 | 2009-07-30 | Nec Corp | メモリ制御装置 |
-
1996
- 1996-03-22 JP JP8066044A patent/JPH09259039A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009169706A (ja) * | 2008-01-17 | 2009-07-30 | Nec Corp | メモリ制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3289661B2 (ja) | キャッシュメモリシステム | |
| JP3519954B2 (ja) | チップイネーブル信号生成回路及びメモリ装置 | |
| KR100298955B1 (ko) | 데이타처리시스템 | |
| JPH09259039A (ja) | 電子計算機システムの初期化制御方法及び装置 | |
| CA1299767C (en) | Cache memory control system | |
| JP2580263B2 (ja) | バッファ記憶装置 | |
| US7356647B1 (en) | Cache with integrated capability to write out entire cache | |
| JPH06348504A (ja) | マイクロプロセッサシステム | |
| JP2004318877A (ja) | 知的な待ち方法 | |
| JP3190847B2 (ja) | データ転送制御装置 | |
| JPS6132144A (ja) | マイクロプログラム制御による専用デ−タ処理方式 | |
| JPH04195563A (ja) | メモリシステムの制御装置 | |
| JP3299147B2 (ja) | キャッシュ制御回路 | |
| JP2002182939A (ja) | メモリ書き込み方法及びメモリ書き込み装置 | |
| JP2791319B2 (ja) | データ処理装置 | |
| JPH11328089A (ja) | Ｐｃｉバスインタフェース用デバイスにおけるｉｄ情報書き込み回路 | |
| JP2000020397A (ja) | キャッシュメモリ制御装置 | |
| JPH07152650A (ja) | キャッシュ制御装置 | |
| JPH06266618A (ja) | エラー訂正・検出機能付きの主記憶コントローラを備えた情報処理装置 | |
| JP2964504B2 (ja) | 文書処理装置 | |
| JPH02122344A (ja) | バッファ記憶装置 | |
| JP3097083B2 (ja) | データ処理装置 | |
| JPS6341931A (ja) | マイクロプログラム制御装置 | |
| JPH036642A (ja) | キャッシュメモリ制御方法 | |
| JPH07141174A (ja) | レジスタ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20030603 |