JPH09259546A - 消失フラグを用いたエラー訂正システム - Google Patents

Abstract

(57)【要約】 【課題】消失訂正によりエラー訂正能力を改善する。 【解決手段】２ー７変調規則で変調されておりインター
リーブされたデータ部およびパリティ部（ＥＣＣ）を含
むデータを復調（ＳＴ１２）し、復調されたデータをデ
インターリーブ（ＳＴ１４）して、データ部およびパリ
ティ部を含む複数のデータ列の集合で形成されたマトリ
クスを生成（ＳＴ１６）し、所定の消失フラグ生成条件
が満たされたときに（ＳＴ２４イエス）前記マトリクス
のデータ列毎に消失フラグを立て、立てられた消失フラ
グを所定の消失フラグ使用条件下で使用して、前記マト
リクス内のデータのエラー訂正を行なう（ＳＴ２８）。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、光ディスクなど
の大容量記憶媒体から取り出されるデータのエラー訂正
能力の改善に関する。

【０００２】

【従来の技術】たとえば光ディスクから再生された生の
アナログ信号は、“１”または“０”という２値のデジ
タル信号に変換される。この操作を２値化と呼ぶ。２値
化方式にはスライスレベルによる方法と再生信号を微分
した信号を利用する方法が知られている。

【０００３】２値化されたデジタル信号はＰＬＬ（Phas
e Locked Loop ）回路に入力され、この回路から再生ク
ロックと同期したデータ系列が得られる。このデータ系
列をチャネルデータ系列と呼ぶ。２値化後にＰＬＬ回路
を通して得られる“１”および“０”のチャネルデータ
系列は、たとえば［２ー７］変調された符号系列であ
る。

【０００４】［２ー７］変調とは、ＲＬＬ（Run Length
Limited）符号の一種であり、最小ランが“２”、最大
ランが“７”であることから［２ー７］変調とよばれ
る。ランとは一般に同一のビット（“０”または
“１”）の連続あるいは連続ビット長を意味するが、こ
こでは特に断らない限り“０”の連続ビット数をランと
呼ぶことにする。［２ー７］変調では“１”の連続はな
く、“０”の連続ビット数は“２”以上“７”以下であ
る。このため、ＲＬＬ符号は最大反転間隔が有限な符号
となる。

【０００５】光ディスクドライブ装置のユーザが記録し
ようとするデータ系列（ユーザデータ系列）は“１”ま
たは“０”が多数連続する場合もあり得るが、［２ー
７］変調を施すことにより、必ず一定期間内に“１”が
発生する符号が得られる。ＰＬＬ回路は２値化後の信号
（２値化信号）の“０”から“１”あるいは“１”から
“０”の遷移のタイミングから位相比較を行なうが、
［２ー７］変調を行なうことにより、位相比較の間隔は
必ず一定期間内に収まるようになる。

【０００６】前記チャネルデータ系列は復調器に入力さ
れ、ユーザデータ系列に逆変換される。ユーザデータ系
列はセクタと呼ばれる単位で光ディスクに記録される。
セクタの大きさには、“５１２バイト”“１ｋバイト”
“２ｋバイト”などがある。

【０００７】このセクタには、エンボス状ピットで形成
されるヘッダ部分、データ記録時にレーザ光を照射する
ことにより記録されるユーザデータ、ＶＦＯ、セクタ番
号、同期コード、ＣＲＣコード、ＥＣＣコード等が付加
され、［２ー７］変調が施され、たとえばマーク間記録
で情報が記録される。

【０００８】同期コードは、たとえばユーザデータ“１
５バイト”に対して“１バイト”付加される特殊なデー
タ系列で、この同期コードによりビットずれ等を補正
し、エラーの伝搬を防いでいる。ＣＲＣコードは読みと
ったユーザデータ内にエラーがあるか無いかを判別する
などの用途に用いており、たとえば“５１２バイト”の
ユーザデータに対して“４バイト”のＣＲＣコードが付
加される。

【０００９】ＥＣＣコードはエラー位置の検出およびエ
ラー訂正を行なうためのコードで、たとえば“５１２バ
イト”のユーザデータに対して“８０バイト”のＥＣＣ
コードが付加される。セクタ番号はポインタ領域と呼ば
れる部分に記録され、たとえば“５１２バイト”のユー
ザデータに対して“４バイト”のセクタ番号データが付
加される。

【００１０】ユーザデータはＳＣＳＩバスなどを介し
て、情報入力端末などから光ディスクドライブ装置に入
力される。ＳＣＳＩ（Small Computer System Interfac
e ）は小型のコンピュータの周辺装置インターフェース
で、光ディスクドライブ装置、ＣＤ−ＲＯＭ、ハードデ
ィスク、イメージスキャナ等に使われている。得られた
ユーザデータはセクタ単位でＤＲＡＭなどのメモリに格
納される。

【００１１】ユーザデータにはインターリーブが施さ
れ、バーストエラーをランダムエラーあるいは短いバイ
トエラーに変換する。たとえば、“１”セクタあたりの
ユーザデータが“５１２バイト”のとき、ポインタ（４
バイト）、ＣＲＣ（４バイト）、ＥＣＣ（８０バイト）
を加えた“６００バイト”のデータは（１２０×５）の
マトリクス状に配置される。

【００１２】このマトリクスは“１２０バイト”の列５
本からなるが、各列は“１０４バイト”のデータ（ユー
ザデータ、ポインタ、ＣＲＣのいずれか）と“１６バイ
ト”のＥＣＣコードから構成される。このＥＣＣコード
には、たとえばＬＤＣ（LongDistant Code)と呼ばれる
ものが用いられる。

【００１３】

【発明が解決しようとする課題】ＬＤＣは最小距離が長
く訂正能力が高い符号で、光ディスクの標準化案の一つ
となっている。この場合のＬＤＣは“１２０バイト”か
らなる１列でエラー検出およびエラー訂正を行なうが、
消失なしの場合“８バイト”までの訂正が可能である。

【００１４】ここで、消失とは「エラーの位置は判って
いるが、エラーのパターン（数値）については判らない
エラー」のことをいう。消失が正確に検出できれば、
“１２０バイト”からなる一列で“１６バイト”までの
エラー訂正が可能となることは知られている。しかし、
従来は消失の検出は行われておらず、消失なしとして一
列あたり“８バイト”までの訂正を行っている。この方
法では“１”セクタあたり最大“４０バイト”（８バイ
トｘ５列）までのエラー訂正しかできない。この発明の
目的は、上記消失を検出することによりエラー訂正能力
を改善したエラー訂正システム提供することである。

【００１５】

【課題を解決するための手段】上記目的を達成するため
に、この発明のエラー訂正システムは、所定の規則（２
ー７変調規則など）で変調されておりインターリーブさ
れたデータ部およびパリティ部を含むデータを復調する
復調手段（４４・ＳＴ１２）と；前記復調手段（４４）
で復調されたデータをデインターリーブ（ＳＴ１４）し
て、データ部およびパリティ部（ＥＣＣ）を含む複数の
データ列の集合で形成されたマトリクスを生成する生成
手段（２・ＳＴ１６）と；所定の消失フラグ生成条件が
満たされたときに（ＳＴ２４イエス）前記マトリクスの
データ列毎に消失フラグを立てる消失フラグ生成手段
（ＣＰＵ３０＋ファームウエア）と；前記消失フラグ生
成手段（３０）により立てられた消失フラグを所定の消
失フラグ使用条件下で使用して、前記マトリクス内のデ
ータのエラー訂正を行なうエラー訂正手段（３２・ＳＴ
２８）とを備えている。

【００１６】ここで、前記復調手段（４４）で復調され
たデータはリシンクコード（ＲＳ）を含み、前記消失フ
ラグ生成手段（３０）は、このリシンクコード（ＲＳ）
が検知されないことに対応して前記消失フラグを立てる
ように構成することができる。

【００１７】また、前記復調手段（４４）で復調された
データは一定時間間隔の複数リシンクコード（ＲＳ）を
含み、前記消失フラグ生成手段（３０）は、検知されな
かったリシンクコード（ＲＳ）が（検知されたリシンク
コードに基づいて）補正されたことに対応して前記消失
フラグを立てるように構成することができる。

【００１８】また、前記復調手段（４４）で復調された
データが所定数（しきい値）を超えるエラービットを含
むときに、前記消失フラグ生成手段（３０）が前記消失
フラグを立てるように構成することができる。（たとえ
ばしきい値＝３の場合、エラービット数が２以下ではフ
ラグを立てず、エラービット数が３以上でフラグを立て
る。） また、前記消失フラグ使用条件が、前記消失フラグ生成
手段（３０）により立てられた消失フラグの数が前記マ
トリクスのデータ列毎に所定値以上かどうか（たとえば
８個以上かどうか）で決定されるように構成することが
できる。

【００１９】また、前記消失フラグ生成手段（３０）に
より立てられた消失フラグの数が前記所定値（たとえば
８個）以下の場合は立てられた消失フラグを全て使用
し、前記消失フラグ生成手段（３０）により立てられた
消失フラグの数が前記所定値（８個）を超える場合は、
それらの消失フラグのうち最初の方の前記所定値相当数
を使用するように構成することができる。（消失フラグ
しきい値＝８の場合でいえば、消失フラグが８以下なら
８以下のフラグ全てを消失訂正に使用する。消失フラグ
が８を超える、たとえば１６個なら、１６のうち最初に
立った８個のフラグを消失訂正に使用する。） この発明では消失を示すフラグをエラー訂正に利用する
ので、消失フラグを利用しない場合に比べて、訂正能力
が改善される。

【００２０】

【発明の実施の形態】以下、図面を参照して、この発明
の一実施の形態に係る消失フラグを用いたエラー訂正シ
ステムを説明する。図２において、情報記憶媒体として
の光ディスク１は、モータ３によって、たとえば一定の
速度で回転される。このモータ３は、モータ制御回路４
により制御される。光ディスク１に対する情報の記録／
再生は、光学ヘッド５によって行われる。光学ヘッド５
は、リニアモータ６の可動部を構成する駆動コイル７に
固定されており、その駆動コイル７はリニアモータ制御
回路８に接続される。

【００２１】リニアモータ制御回路８に速度検出器９が
接続され、その速度検出器９で検出される光学ヘッド５
の速度信号がリニアモータ制御回路８に送られる。リニ
アモータ６の固定部に、図示しない永久磁石が設けられ
ており、駆動コイル７がリニアモータ制御回路８によっ
て励磁されることにより、光学ヘッド５が光ディスク１
の半径方向に移動される。

【００２２】光学ヘッド５には、図示しないワイヤある
いは板ばねによって支持された対物レンズ１０が設けら
れる。この対物レンズ１０は、駆動コイル１１の駆動に
よりフォーカシング方向（レンズの光軸方向）への移動
が可能となっており、また駆動コイル１２の駆動により
トラッキング方向（レンズの光軸と直交する方向）への
移動も可能となっている。

【００２３】レーザ制御回路１３の駆動制御により、半
導体レーザ発振器９からレーザ光ビームが発せられる。
レーザ制御回路１３は、変調回路１４とレーザ駆動回路
１５からなり、ＰＬＬ回路１６から供給される記録用ク
ロック信号に同期して動作する。変調回路１４は、エラ
ー訂正回路３２から供給される記録データを記録に適し
た信号つまり［２ー７］変調データに変調する。レーザ
駆動回路１５は、変調回路１４からの［２ー７］変調デ
ータに応じて、半導体レーザ発振器（あるいはアルゴン
ネオンレーザ発振器）１９を駆動する。

【００２４】ＰＬＬ回路１６は、記録時、水晶発振器か
らの基本クロック信号を光ディスク１上の記録位置に対
応した周波数に分周し、記録用のクロック信号を発生す
る。ＰＬＬ回路１６はまた、再生時は、再生した同期コ
ードに対応する再生用クロック信号を発生し、さらに再
生用クロック信号の周波数異常を検知する。

【００２５】この周波数異常の検知は、再生用クロック
信号の周波数が、再生するデータの光ディスク１上の記
録位置に対応した所定周波数の範囲内にあるか否かによ
りなされる。また、ＰＬＬ回路１６は、ＣＰＵ３０から
の制御信号とデータ再生回路１８のカウント部４７から
の信号に応じて、記録用あるいは再生用のクロック信号
を選択的に出力する。

【００２６】半導体レーザ発振器１９から発せられるレ
ーザ光ビームは、コリメータレンズ２０、ハーフプリズ
ム２１、対物レンズ１０を介して光ディスク１上に照射
される。光ディスク１からの反射光は、対物レンズ１
０、ハーフプリズム２１、集光レンズ２２、およびシリ
ンドリカルレンズ２３を介して、光検出器２４に導かれ
る。

【００２７】光検出器２４は、４分割の光検出セル２４
ａ、２４ｂ、２４ｃ、２４ｄにからなる。このうち、光
検出セル２４ａの出力信号は、増幅器２５ａを介して加
算器２６ａの一端に供給される。光検出セル２４ｂの出
力信号は、増幅器２５ｂを介して加算器２６ｂの一端に
供給される。光検出セル２４ｃの出力信号は、増幅器２
５ｃを介して加算器２６ａの他端に供給される。光検出
セル２４ｄの出力信号は、増幅器２５ｄを介して加算器
２６ｂの他端に供給される。

【００２８】さらに、光検出セル２４ａの出力信号は、
増幅器２５ａを介して加算器２６ｃの一端に供給され
る。光検出セル２４ｂの出力信号は、増幅器２５ｂを介
して加算器２６ｄの一端に供給される。光検出セル２４
ｃの出力信号は、増幅器２５ｃを介して加算器２６ｄの
他端に供給される。光検出セル２４ｄの出力信号は、増
幅器２５ｄを介して加算器２６ｃの他端に供給される。

【００２９】加算器２６ａの出力信号は差動増幅器ＯＰ
２の反転入力端に供給され、その差動増幅器ＯＰの非反
転入力端に加算器２６ｂの出力信号が供給される。差動
増幅器ＯＰ２は、加算器２６ａ、２６ｂの両出力信号の
差に応じた、フォーカス点に関する信号を出力する。こ
の出力はフォーカシング制御回路２７に供給される。フ
ォーカシング制御回路２７の出力信号は、フォーカシン
グ駆動コイル１２に供給される。これにより、レーザ光
ビームが、光ディスク１上で常時ジャストフォーカスと
なる制御される。

【００３０】加算器２６ｃの出力信号は差動増幅器ＯＰ
１の反転入力端に供給され、その差動増幅器ＯＰ１の非
反転入力端に加算器２６ｄの出力信号が供給される。差
動増幅器ＯＰ１は、加算器２６ｃ、２６ｄの両出力信号
の差に応じたトラック差信号を出力する。この出力はト
ラッキング制御回路２８に供給される。トラッキング制
御回路２８は、差動増幅器ＯＰ１からのトラック差信号
に応じてトラック駆動信号を作成する。

【００３１】トラッキング制御回路２８から出力される
トラック駆動信号は、トラッキング方向の駆動コイル１
１に供給される。また、トラッキング制御回路２８で用
いられるトラック差信号が、リニアモータ制御回路８に
供給される。

【００３２】上記フォーカシングおよびトラッキングが
なされることで、光検出器２４の各光検出セル２４ａ、
…２４ｄの出力信号の和信号には、つまり加算器２６
ｃ、２６ｄの両出力信号の加算である加算器２６ｅの出
力信号には、トラック上に形成されたピット（記録情
報）からの反射率の変化が反映される。この信号は、デ
ータ再生回路１８に供給される。データ再生回路１８
は、ＰＬＬ回路１６からの再生用クロック信号に基づ
き、記録データを再生する。

【００３３】また、データ再生回路１８は、加算器２６
ｅの出力信号とＰＬＬ回路１６からの再生用クロック信
号とに基づいてプリフォーマットデータ内のセクタマー
クを検出するとともに、ＰＬＬ回路１６から供給される
２値化信号および再生用クロック信号に基づき、その２
値化信号からアドレス情報としてのトラック番号とセク
タ番号を再生する。

【００３４】データ再生回路１８の再生データはバス２
９を介してエラー訂正回路３２に供給される。エラー訂
正回路３２は、再生データ内のエラー訂正コード（ＥＣ
Ｃ）によりエラーを訂正したり、あるいはインターフェ
ース回路３５から供給される記録データにエラー訂正コ
ード（ＥＣＣ）を付与してメモリ２に出力する。

【００３５】このエラー訂正回路３２でエラー訂正され
る再生データはバス２９およびインターフェース回路３
５を介して外部装置としての記憶媒体制御装置３６に供
給される。記憶媒体制御装置３６から発せられる記録デ
ータは、インターフェース回路３５およびバス２９を介
してエラー訂正回路３２に供給される。

【００３６】トラッキング制御回路２８によって対物レ
ンズ１０が移動されているとき、リニアモータ制御回路
８により、対物レンズ１０が光学ヘッド５内の中心位置
近傍に位置するようリニアモータ６つまり光学ヘッド５
が移動される。

【００３７】Ｄ／Ａ変換器３１は、フォーカシング制御
回路２７、トラッキング制御回路２８、リニアモータ制
御回路８と光ディスク装置の全体を制御するＣＰＵ３０
との間での情報の授受に用いられる。

【００３８】モータ制御回路４、リニアモータ制御回路
８、レーザ制御回路１５、ＰＬＬ回路１６、データ再生
回路１８、フォーカシング制御回路２７、トラッキング
制御回路２８、エラー訂正回路３２等は、バス２９を介
してＣＰＵ３０によって制御される。ＣＰＵ３０は、メ
モリ２に記録されたプログラム（システムソフトウエア
またはファームウエア）によって所定の動作を行なう。

【００３９】ここで、光ディスク１におけるセクタフォ
ーマットの例を図３に示す。１セクタあたりのユーザデ
ータは“５１２バイト”の場合を示している。図中の数
字は（データ）バイト数を表す。以下の説明において、
単にバイトという場合はユーザバイト数を表し、チャネ
ルビットでは１６ビットと同じである。

【００４０】ＶＦＯ１（Variable Frequency Oscillato
r ）は、ＰＬＬの引き込みを行なうための領域でチャネ
ルビットで、“０１０…”の連続を“１２”バイト（チ
ャネルビットで１９２ビット）分記録したものである。

【００４１】ＡＳは、（Address Sync）の略で、どこか
らセクタアドレスが始まるかを示す“１”バイトの同期
コードであり、ＡＭ（Address Mark）とも呼ぶこともあ
る。パターンは“0100100000000100”というデータ部分
には現れない特殊なパターンが用いられる。

【００４２】ＩＤ１（Identifier 1）〜ＩＤ３（Identi
fier 3）は、“５”バイトのアドレス情報を示した領域
である。“５”バイトの内容はセクタアドレス（ＩＤ番
号を含む）が“３”バイト、ＣＲＣが“２”バイトであ
る。

【００４３】セクタアドレスは、変調前ユーザビットで
“２２”ビットあり、ＩＤ番号は“２”ユーザビット
で、合わせて“２４”ユーザビット＝“３”バイトとな
っている。したがって、このフォーマットではセクタア
ドレスとして“４”、“１９４”、“３０４”個の値を
とることが可能である。

【００４４】ＩＤ番号は、たとえばＩＤ１の場合は
“１”で、３回重ね書きしているうちの何番目かを表す
番号である。このＩＤは“１”〜“３”の値を取り得る
ので、“２”ビット必要となる。

【００４５】ＣＲＣ（Cyclic Redundancy Check ）は、
セクタアドレス（ＩＤ番号含む）“３”バイトに対する
エラー検出符号で、“２”バイトある。このエラー検出
符号により、読み込まれたＩＤ（“５”バイト）内のエ
ラーの有無を検出することができる。

【００４６】ＶＦＯ２もＶＦＯ１と同様にＰＬＬをロッ
クさせるための同一パターンが“８”バイト分記録され
ている。ＰＡ（Postambles）は、ポストアンブルと呼ば
れる“１”バイトまたは“６”バイトの領域で、ＩＤ３
あるいはデータ部の後ろに位置する。可変語長変調方式
である［２ー７］変調符号に変調する際、語の区切りが
最後まで必ず発生するように設けた領域である。ＰＡ
は、ＧＡＰ（Ｇａｐ）が無い領域で“１６”〜“３２”
チャネルビットのいずれかの長さをランダムに取る。

【００４７】ＡＬＰＣ（Auto Laser Power Control）
は、“４”バイトの長さを有し、たとえば１６進表示
で、“３３”“３３”“３０”“１Ａ”というパターン
が記録される。ＶＦＯ３もＰＬＬロック用の領域ではあ
るが、同一パターンの中に同期コードを挿入し、バイト
境界の同期をとることも目的とする領域である。

【００４８】ＤＳ（Data Sync ）は、ＤＭ（Data Mark
）とも呼ばれ、後に続くデータ部のためにバイト境界
の同期をとるための同期コードである。ＤＡＴＡ（Data
field）は、データ部と呼ばれ、ユーザデータ、リシン
ク（Resync）コード、エラー訂正コード（ＥＣＣ；Erro
r Correction Code ）、ＣＲＣ、ポインタ領域などで構
成される。これらのデータは決められた順序でマトリク
ス状に整列され［２ー７］変調が施された後に光ディス
ク１に記録される。

【００４９】ＢＵＦ（Buffer）は、ディスク回転変動等
を吸収するための領域で何も記録しない。図１は、以上
のように構成された情報処理装置（光ディスク装置）に
おけるデータ再生回路１８の要部（４１〜４７）を示し
ている。

【００５０】図１に示すように、光ディスク１から再生
された信号は２値化回路４１に供給され、そこで一定の
スレッシュホールドレベルＴＨを基準に２値化される。
この２値化回路４１の出力信号はＰＬＬ回路１６に供給
され、光ディスク再生手段の再生用クロック信号に同期
したデータ系列に変換される。

【００５１】ＰＬＬ回路１６の出力信号は８ビットシフ
トレジスタ４２に供給され、そこで８ビットのパラレル
信号に変換される。この信号は、パターン検知回路４
３、復調ＲＯＭ４４、およびエラーフラグ生成回路４５
に供給される。

【００５２】パターン検知回路４３は、８ビットシフト
レジスタ４２からの信号のうち、同期信号であるリシン
クコードを検知する。復調ＲＯＭ４４は、８ビットシフ
トレジスタ４２からの信号をたとえば［２ー７］符号変
換規則に基づいて復調する。この復調信号は、有効長カ
ウンタ４６およびパラレル／シリアル（Ｐ／Ｓ）変換回
路４７に供給される。有効長カウンタ４６は、［２ー
７］符号変換による可変長ブロック符号の語境界を知る
ためのものである。

【００５３】パラレル／シリアル変換回路４７は、８ビ
ットシフトレジスタ４２の出力信号を有効長カウンタ４
６の出力に応じて語（ワード；パラレルデータ）毎にシ
リアル信号に変換し、出力する。このシリアル出力信号
はメモリ２に供給され、記憶される。

【００５４】メモリ２には、ＣＰＵ３０の制御により、
復調される各データおよび各エラー訂正コードがマトリ
クス状に配列して記憶される。その配列中に所定数のデ
ータおよび所定数のエラー訂正コード（ＥＣＣ）からな
るインターリーブの列が複数形成される。

【００５５】このメモリ２内の各データおよび各エラー
訂正コードのフォーマットは、図４（５１２バイトフォ
ーマット）あるいは図５（２ｋバイトフォーマット）に
例示されている。

【００５６】図４において、ＤＳ１〜ＤＳ３はデータシ
ンクコードで、データ部には入らないが図示されてい
る。図４中の“１”〜“５１２”は、ユーザデータの
“１”〜“５１２”バイト目を表わしている。“Ｐ１．
１”〜“Ｐ１．４”は、ポインタ領域（４バイト）で、
自己アドレス等が記録される。同様に、図５中の“１”
〜“２０４８”は、ユーザデータの“１”〜“２０４
８”バイト目を表わしており、“Ｐ１．１”〜“Ｐ１．
４”はポインタ領域を表している。

【００５７】図４において、“ＣＲＣ１”〜“ＣＲＣ
４”（４バイト）により、（ユーザデータ“５１２”バ
イト＋ポインタ“４”バイト）のエラー検出ができる。
“Ｅ１．１”〜“Ｅ５．１６”は、エラー訂正コード
で、“８０”バイト分付加されている。このエラー訂正
コードにより、図４の縦方向に関してエラー訂正を行な
うことができる。縦方向の列をインターリーブと呼び、
縦方向の列は５つでそれぞれについて番号“０”〜
“４”を付し、インターリーブ“０”などと呼ぶ。

【００５８】一つのインターリーブは、“１０４”バイ
トのユーザデータ、ポインタデータ、ＣＲＣと、“１
６”バイトのエラー訂正コードとからなり、全体で“１
２０”バイトとなっている。

【００５９】エラー訂正コードによるエラー検出および
エラー訂正能力は、消失なしの場合一つのインターリー
ブについて“８”バイト、消失ありの場合は一つのイン
ターリーブについて“１６”バイト、割り当てられる。

【００６０】ここで、「消失」とは、位置が判っている
が、エラーパターン（数値）については判らないエラー
のことをいう。したがって、上述した消失ありの場合と
いうのは、“１６”バイトのエラー全部について位置だ
けは判っている場合のことをいう。

【００６１】一方、消失なしの場合とは、“８”バイト
のエラー全部について、エラー位置およびエラーパター
ンが判らない場合をいう。エラー位置およびエラーパタ
ーンはそれぞれ一つの未知数と考えて、これが“１６”
以下であれば訂正可能となる。

【００６２】たとえば、“４”バイトについては消失な
しで、“８”バイトについて消失ありのエラー“１２”
バイトは訂正可能である。これは、“４”バイトについ
ては｛（位置＋パターン）×４＝８｝、“８”バイトに
ついては｛（パターン）×８＝８｝であり、未知数の合
計が“１６”だからである。

【００６３】図４の例では、各データおよびエラー訂正
コードの“１５”バイトごとに、リシンクコード“ＲＳ
１”〜“ＲＳ３９”が存している。また図５の例では、
各データおよびエラー訂正コードの“３０”バイトごと
に、リシンクコード“ＲＳ１”〜“ＲＳ７３”が存して
いる。

【００６４】図１のエラーフラグ生成回路４５は、次の
［１］ないし［４］の機能ブロックを有している（図４
のフォーマットの場合）。これらの機能ブロックは、専
用のハードウエアまたは装置のファームウエア（システ
ムソフトウエア）により具現できる。

【００６５】［１］８ビットシフトレジスタ４２からの
信号のうち、復調ＲＯＭ４４の符号変換規則（たとえば
［２ー７］変調規則）に合致しないデータを検知し、そ
の検知したデータと同じデータが存するメモリ２内のイ
ンターリーブを指定するためのエラーフラグ信号を発す
る第１指定ブロック４５１。この第１指定ブロック４５
１には、符号変換規則に合致しないデータを検知するた
めに、復調ＲＯＭ４４と同じ復調ＲＯＭが設けられてい
る。

【００６６】［２］第１指定ブロック４５１で指定され
るインターリーブの個数が所定値たとえば“３”以上の
とき、メモリ２内の全てのインターリーブを指定するた
めのエラーフラグ信号を発する第２指定ブロック４５
２。

【００６７】［３］パターン検知回路４３で検知される
各リシンクコードの時間間隔に異常（ビット抜けなど）
があるかどうか検出する異常検出ブロック４５４。 ［４］異常検出ブロック４５４が異常を検出したとき、
その異常の期間に対応するメモリ２内のデータを指定す
るためのエラーフラグ信号を発する第３指定ブロック４
５３。

【００６８】これらエラーフラグ信号は、エラー訂正回
路３２に供給される。エラー訂正回路３２は、次の
［１］、［２］の機能ブロックを有する。これらの機能
ブロックも、専用のハードウエアまたは装置のファーム
ウエア（システムソフトウエア）により具現できる。

【００６９】［１］メモリ２内の各データのうち、上記
第１指定ブロック４５１または第２指定ブロック４５２
からのエラーフラグ信号により指定されるインターリー
ブのデータの内容を、同じインターリーブのエラー訂正
コードに基づいて訂正する第１訂正ブロック３２１。

【００７０】［２］メモリ２内の各データのうち、上記
第３指定ブロック４５３のエラーフラグ信号により指定
されるデータの内容を、そのデータが存するインターリ
ーブのエラー訂正コードに基づいて訂正する第２訂正ブ
ロック３２２。

【００７１】つぎに、図１〜図２の構成の作用を説明す
る。図２の再生信号発生部から発生される再生信号は、
２値化回路４１で２値化される。この２値化信号は、Ｐ
ＬＬ回路１６において、再生用クロック信号に同期した
データ系列に変換される。このＰＬＬ回路の出力は、８
ビットシフトレジスタ４２でパラレル信号に変換され、
パターン検知回路４３、復調ＲＯＭ４４、およびエラー
フラグ生成回路４５に供給される。

【００７２】パターン検知回路４３では、８ビットシフ
トレジスタ４２からの信号のうち、リシンクコードが検
知される。そして、この検知信号がエラーフラグ生成回
路４５に供給される。

【００７３】復調ＲＯＭ４４では、８ビットシフトレジ
スタ４２からの信号が［２ー７］符号変換規則に基づい
て復調される。この復調信号は、Ｐ／Ｓ変換回路４７で
シリアル信号に変換され、メモリ２に供給される。

【００７４】メモリ２では、復調される各データおよび
各エラー訂正コードがマトリクス状に配列して記憶さ
れ、その配列中に所定数のデータおよび所定数のエラー
訂正コード（ＥＣＣ）からなるインターリーブの列が複
数形成される。

【００７５】エラーフラグ生成回路４５では、８ビット
シフトレジスタ４２からの信号のうち、復調ＲＯＭ４４
の［２ー７］符号変換規則に合致しないデータが検知さ
れる。その検知されたデータと同じデータが存するメモ
リ２内のインターリーブを指定するためのエラーフラグ
信号が、エラーフラグ生成回路４５から発せられる。

【００７６】たとえば、図４において、［２ー７］符号
変換規則に合致しないエラーデータがインターリーブ
“３”に存している場合、図４の（ａ）のようにインタ
ーリーブ“３”に対しエラーフラグ”１”が立てられ
る。

【００７７】エラー訂正回路３２では、エラーフラグ生
成回路４５からのエラーフラグ信号に基づいてインター
リーブ“３”に対する指定がなされ、インターリーブ
“３”のデータの内容（パターン）が、同じインターリ
ーブ“３”のエラー訂正コードに基づいて訂正される。

【００７８】このように、データのエラー位置がエラー
フラグ生成回路４５によって指定されることにより、各
インターリーブにおける“１６”バイト分の全てのエラ
ー訂正コードを内容（パターン）訂正のためだけに使用
することができる。いわゆる消失訂正が可能となる。

【００７９】この消失訂正により、光ディスク装置の高
密度記録の効果を損なうことなく、またエラー訂正符号
の多重化を行なう場合のように訂正に要する時間が長引
くこともなく、エラー訂正能力の向上が図れる。

【００８０】ところで、光ディスク１に対するたとえば
ゴミの付着は、“１”バイト分のデータを損なうだけで
なく、その前後のデータにも悪影響を与えることが多
い。このため、３個以上のインターリーブにエラーフラ
グが立つ状況、たとえば図４の（ｂ）のようにインター
リーブ“１”“３”“４”にエラーフラグ”１”が立つ
状況では、その近傍のインターリーブ“０”“２”につ
いても同様にデータが損なわれているであろうとの判断
（推定）の下に、全てのインターリーブ“０”“１”
“２”“３”“４”についてエラーフラグ（実エラーフ
ラグ）が立てられる。

【００８１】この場合、全てのインターリーブ“０”
“１”“２”“３”“４”におけるデータの内容（パタ
ーン）が、それぞれのインターリーブのエラー訂正コー
ドに基づいて訂正される。

【００８２】一方、［２ー７］符号変換規則で検知でき
ないエラーとして、光ディスク１の欠陥によるビット抜
け等のエラーがある。このエラーが生じたままでは、デ
ータ系列が本来のものとはまったく違うものになってし
まう。

【００８３】そこで、図１の構成では、図４の各データ
およびエラー訂正コードの“１５”バイトごとに存する
リシンクコード“ＲＳ１”〜“ＲＳ３９”がパターン検
知回路４３で検知されるとともに、その検知される各リ
シンクコードの時間間隔がエラーフラグ生成回路４５で
カウントされる。

【００８４】たとえば、リシンクコード“ＲＳ１”が検
知されてからリシンクコード“ＲＳ２”が検知されるま
での時間間隔が基準値より少ない場合、その両リシンク
コード間が異常であるとの判定の下に、図４の（ｃ）の
ようにリシンクコード“ＲＳ１”と“ＲＳ２”との間の
データに対してエラーフラグ”１”が立てられる。この
エラーフラグは、図５（２ｋバイトフォーマット）で
は、”＊”マーク（消失フラグ）で例示されている。

【００８５】図４の場合、“ＲＳ１”と“ＲＳ２”との
間の全てのデータの内容（パターン）が、それぞれのイ
ンターリーブのエラー訂正コードに基づいて訂正され
る。このように、データ系列のエラーに対しても訂正が
できることにより、［２ー７］符号変換規則に基づく訂
正と合わせ、エラー訂正能力のさらなる向上が図れる。

【００８６】図６は、この発明の一実施の形態に係るエ
ラー訂正システムの動作（ファームウエア処理）を説明
するフローチャートである。このフローチャートの処理
は、たとえば図２のＣＰＵ３０により実行される。

【００８７】光ディスク１からの再生信号（アナログ）
が図１の２値化回路４１に入力されると（ステップＳＴ
１０）、この信号は回路４１〜４２により所定の処理
（図１に関して説明済み）を受け、ＲＯＭ４４において
［２ー７］復調される（ステップＳＴ１２）。

【００８８】復調されたデータは回路４６〜４７により
所定の処理（図１に関して説明済み）を受け、デインタ
ーリーブされて（ステップＳＴ１４）メモリ２に格納さ
れる。メモリ２に格納された所定量のデータにより、図
４または図５に示すような、データ部とＥＣＣ部とから
なるマトリクスが構成される（ステップＳＴ１６）。

【００８９】一方、ＲＯＭ４４で復調される前の２値化
再生信号からパターン検知回路４３によりリシンクコー
ドが検知され、エラーフラグ生成回路４５において２値
化再生信号中のデータエラーおよび同期コード（リシン
クコード、データシンクコード）がチェックされる（ス
テップＳＴ１８）。

【００９０】データおよび同期コードともエラーなしな
らば（ステップＳＴ２０イエス）、エラー訂正すること
なくメモリ２からマトリクス内のデータが順に出力され
る（ステップＳＴ３０）。

【００９１】データおよび／または同期コードにエラー
があった場合（ステップＳＴ２０ノー）、消失フラグの
生成条件がチェックされる（ステップＳＴ２２）。ここ
で、消失フラグの生成条件としては、次の３つがある： ＜１＞［２ー７］変調からはずれるパターンが（図１の
シフトレジスタ４２から）きたときは消失フラグを生成
する。

【００９２】＜２＞リシンクが（図１の異常検出ブロッ
ク４５４により）検知できないときは消失フラグを生成
する。 ＜３＞リシンクでビット補正したときは、その前および
それ以前の消失位置（３列前）までを消失とみて、それ
らの列に消失フラグを立てる。それ以前に消失位置がな
い場合は１列前のみに消失フラグを立てる。

【００９３】上記消失フラグ生成条件が成立しないとき
は（ステップＳＴ２４ノー）、通常のエラー訂正処理が
行われる（ステップＳＴ２６）。上記消失フラグ生成条
件が成立するときは（ステップＳＴ２４イエス）、生成
された消失フラグを所定の消失フラグ使用条件下で使用
して、消失訂正処理が行われる（ステップＳＴ２８）。
ここで、所定の消失フラグ使用条件としては、次のもの
がある： ＜４＞たとえば図７の非積符号のエラー訂正の場合、デ
ータ入力方向に並んだエラービットの数が所定のしきい
値（たとえば３）以上なら、その列に消失フラグを立て
て消失訂正を行なう。

【００９４】＜５＞たとえば図８の積符号のエラー訂正
の場合、データ入力方向に並んだ消失フラグの数が所定
のしきい値（たとえば８）以下なら全ての消失フラグ使
用して消失訂正を行なう。データ入力方向に並んだ消失
フラグの数（たとえば１６）が所定のしきい値（８）を
超える場合は、最初の８フラグだけを使用して消失訂正
を行なう。

【００９５】＜６＞たとえば図８の積符号のエラー訂正
の場合において、マトリクスデータをデータ入力方向に
沿っていくつかに分割してエラー訂正する場合は、消失
訂正を行なう。

【００９６】上記消失フラグ使用条件＜４〜６＞は、前
記消失フラグの生成条件＜１〜３＞に対応して変更可能
である。どのように変更するかは図６の処理を実行する
ファームウエアで決めておく。たとえば消失フラグの生
成条件＜１＞に対しては消失フラグ使用条件＜４＞での
しきい値を”３”とし、消失フラグの生成条件＜２＞に
対しては消失フラグ使用条件＜４＞でのしきい値を”
４”にする、といったことが可能である。これにより
（ファームウエアまたはシステムソフトウエアの書き方
によって）、エラーの発生内容に応じて消失訂正の訂正
能力を柔軟に変更することができる。

【００９７】図９は、この発明の一実施の形態に係るエ
ラー訂正システムが非積符号のエラー訂正に適用される
場合において、消失訂正なしでは訂正不能なエラーが発
生した場合のマトリクスを例示している。

【００９８】図９のような１６バイトＥＣＣでは８バイ
トまでのエラーしか訂正できないので、たとえば図６の
ステップＳＴ２６では図９の１０バイトエラー訂正はで
きない。しかし、図９のようなエラーがステップＳＴ２
４における条件成立（イエス）に該当するようにファー
ムウエアが書かれておれば、図１０に示すように消失フ
ラグを使用した消失訂正を行うことにより、最大１６バ
イトまでのエラー訂正が可能となる。すなわち、図６の
消失訂正（ステップＳＴ２８）を行い、図１１に示すよ
うな訂正結果を得ることができる。

【００９９】図１２は、この発明の一実施の形態に係る
エラー訂正システムが積符号のエラー訂正に適用される
場合において、消失訂正（１回目の横方向エラー訂正）
により訂正可能なエラーが発生した場合のマトリクスを
例示している。また図１３は、図１２の消失フラグを用
いた消失訂正により横方向のエラーが訂正されたあと、
訂正後のデータによる２回目のエラー訂正（縦方向）を
説明する図である。

【０１００】すなわち、図１２の横方向のエラー訂正を
消失訂正してから、図１３の縦方向のエラー訂正を行う
ように構成すれば、ＥＣＣ１部の構成ビット数が少なく
ても（ここでは４バイト）比較的高い訂正能力が得られ
る。そして訂正後のデータがＥＣＣ２部でさらに訂正さ
れるので、最終的な訂正能力は著しく高まる。

【０１０１】なお、上記実施例では、［２ー７］符号変
換を行なう場合を例に説明したが、他の符号変換、たと
えば［１ー７］符号変換を行なう場合にも同様に実施可
能である。その他、この発明は上記実施例に限定される
ものではなく、要旨を変えない範囲で種々変形実施可能
である。

【０１０２】

【発明の効果】所定条件（消失推定条件および消失フラ
グ生成条件）の組み合わせに基づき消失訂正を行うこと
により、たとえば消失訂正なしでは“１２０バイト”か
らなる一列で“８バイト”までのエラー訂正しかできな
かったものが、“１２０バイト”からなる一列で“１６
バイト”までのエラー訂正が可能となる。

【図面の簡単な説明】

【図１】この発明の一実施の形態に係るエラー訂正シス
テムの要部構成を示すブロック図。

【図２】図１のエラー訂正システムが適用される光ディ
スク装置の構成を説明する図。

【図３】図２の光ディスク装置にかけられる光ディスク
のセクタフォーマットを説明する図。

【図４】図１のエラー訂正システムで用いられるデータ
およびＥＣＣコードのマトリクス（１セクタ５１２バイ
トフォーマットの場合）を例示する図。

【図５】図１のエラー訂正システムで用いられるデータ
およびＥＣＣコードのマトリクス（１セクタ２ｋバイト
フォーマットの場合）を例示する図。

【図６】この発明の一実施の形態に係るエラー訂正シス
テムの動作（ファームウエア処理）を説明するフローチ
ャート図。

【図７】この発明の一実施の形態に係るエラー訂正シス
テムが非積符号のエラー訂正に適用される場合を説明す
る図。

【図８】この発明の一実施の形態に係るエラー訂正シス
テムが積符号のエラー訂正に適用される場合を説明する
図。

【図９】この発明の一実施の形態に係るエラー訂正シス
テムが非積符号のエラー訂正に適用される場合におい
て、消失訂正なしでは訂正不能なエラーが発生した場合
のマトリクスを例示する図。

【図１０】図９のマトリクスに消失フラグを立てた場合
を例示する図。

【図１１】図１０の消失フラグを用いた消失訂正によ
り、図９のエラーが訂正されたあとのマトリクスを示す
図。

【図１２】この発明の一実施の形態に係るエラー訂正シ
ステムが積符号のエラー訂正に適用される場合におい
て、消失訂正（１回目の横方向エラー訂正）により訂正
可能なエラーが発生した場合のマトリクスを例示する
図。

【図１３】図１２の消失フラグを用いた消失訂正により
横方向のエラーが訂正されたあと、訂正後のデータによ
る２回目のエラー訂正（縦方向）を説明する図。

【符号の説明】

２…メモリ １６…ＰＬＬ回路 １８…データ再生回路 ３０…ＣＰＵ（消失訂正ファームウエア処理） ３２…エラー訂正回路 ３２１…第１訂正ブロック ３２２…第２訂正ブロック ４１…２値化回路 ４２…シフトレジスタ ４３…パターン検知回路（リシンクコード検知） ４４…復調ＲＯＭ（２ー７復調） ４５…エラーフラグ生成回路（消失フラグ処理） ４６…有効長カウンタ ４７…Ｐ／Ｓ（パラレル／シリアル）変換回路 ４５１…第１指定ブロック（エラーフラグ発生指示） ４５２…第２指定ブロック（エラーフラグ発生指示） ４５３…第３指定ブロック（エラーフラグ発生指示） ４５４…異常検出ブロック（リシンクコードビット抜け
検出）

Claims (6)

【特許請求の範囲】
1. 【請求項１】所定の規則で変調されておりインターリー
   ブされたデータ部およびパリティ部を含むデータを復調
   する復調手段と；前記復調手段で復調されたデータをデ
   インターリーブして、データ部およびパリティ部を含む
   複数のデータ列の集合で形成されたマトリクスを生成す
   る生成手段と；所定の消失フラグ生成条件が満たされた
   ときに前記マトリクスのデータ列毎に消失フラグを立て
   る消失フラグ生成手段と；前記消失フラグ生成手段によ
   り立てられた消失フラグを所定の消失フラグ使用条件下
   で使用して、前記マトリクス内のデータのエラー訂正を
   行なうエラー訂正手段とを備えたことを特徴とするエラ
   ー訂正システム。
2. 【請求項２】前記復調手段で復調されたデータはリシン
   クコードを含み、前記消失フラグ生成手段は、このリシ
   ンクコードが検知されないことに対応して前記消失フラ
   グを立てるように構成されていることを特徴とする請求
   項１に記載のエラー訂正システム。
3. 【請求項３】前記復調手段で復調されたデータは一定時
   間間隔の複数リシンクコードを含み、前記消失フラグ生
   成手段は、検知されなかったリシンクコードが補正され
   たことに対応して前記消失フラグを立てるように構成さ
   れていることを特徴とする請求項１に記載のエラー訂正
   システム。
4. 【請求項４】前記復調手段で復調されたデータが所定数
   を超えるエラービットを含むときに、前記消失フラグ生
   成手段が前記消失フラグを立てるように構成されている
   ことを特徴とする請求項１に記載のエラー訂正システ
   ム。
5. 【請求項５】前記消失フラグ使用条件が、前記消失フラ
   グ生成手段により立てられた消失フラグの数が前記マト
   リクスのデータ列毎に所定値以上かどうかで決定される
   ように構成されていることを特徴とする請求項１ないし
   請求項４のいずれかに記載のエラー訂正システム。
6. 【請求項６】前記消失フラグ生成手段により立てられた
   消失フラグの数が前記所定値以下の場合は立てられた消
   失フラグを全て使用し、前記消失フラグ生成手段により
   立てられた消失フラグの数が前記所定値を超える場合
   は、それらの消失フラグのうち最初の方の前記所定値相
   当数を使用するように構成されていることを特徴とする
   請求項５に記載のエラー訂正システム。