JPH09260601A - 半導体集積回路装置 - Google Patents

半導体集積回路装置

Info

Publication number
JPH09260601A
JPH09260601A JP8062956A JP6295696A JPH09260601A JP H09260601 A JPH09260601 A JP H09260601A JP 8062956 A JP8062956 A JP 8062956A JP 6295696 A JP6295696 A JP 6295696A JP H09260601 A JPH09260601 A JP H09260601A
Authority
JP
Japan
Prior art keywords
pattern
insulating film
redundant
integrated circuit
semiconductor integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP8062956A
Other languages
English (en)
Inventor
Tatsuya Mise
辰也 三瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP8062956A priority Critical patent/JPH09260601A/ja
Publication of JPH09260601A publication Critical patent/JPH09260601A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】 【課題】 半導体集積回路装置に関し、従来から多用さ
れてきたエッチング停止層を設ける技術を利用して、冗
長用パターンを覆う絶縁膜の厚さを適正値に維持するの
であるが、簡単な手段で有効に目的を達成できるように
すると共に高い信頼性が得られるようにしようとする。 【解決手段】 所要素子領域が作りこまれた基板を覆う
下地絶縁膜1上に素子用パターン2と同層で形成された
冗長用パターン3と、冗長用パターン3を覆い且つ冗長
用パターン3と共に溶断可能な厚さを正確に維持した絶
縁膜4と、冗長用パターン3を覆う絶縁膜4上に於いて
素子用パターンを構成する導電性膜の一部を利用すると
共に冗長用パターン3に対応する冗長用パターン窓13
Rに比較して大きく形成されて冗長用パターン3を覆う
絶縁膜4の厚さを正確に溶断可能であるように維持する
為のエッチング停止パターン5Aとを備える。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、電気的に不良な回
路を救済する為の冗長回路をもつ半導体集積回路装置の
改良に関する。
【0002】一般に、半導体集積回路装置に於いては、
不良な回路の発生を見越して、余分な回路、即ち、冗長
回路を作り込んでおき、不良な回路が発生した場合に
は、冗長回路内の正常な回路に切り替えることが行われ
ている。
【0003】近年、半導体集積回路装置は、例えば多層
化が極当然に採用されるなど、その構造が変わってきて
いるので、冗長回路を活性化させる為の切り替えを確実
に実施する為の構成が必要とされているところであり、
本発明に依れば、その為の一手段が提供される。
【0004】
【従来の技術】半導体集積回路装置に於いて、冗長回路
を活性化するには、冗長用パターンに於けるヒューズ
(fuse)部分を電気的に切断したり、或いは、レー
ザ・ビームで切断することが行われる。
【0005】通常、冗長回路に於ける冗長用パターン
は、素子用パターンと同じ層に形成されるから、その上
は、厚い絶縁膜で覆われることになり、半導体集積回路
装置に多層配線が採用されていれば、その絶縁膜は確実
に複数層となる。
【0006】そこで、冗長回路を活性化する場合、冗長
用パターンの切断を良好に且つ安定に実施する為、冗長
用パターン上の絶縁膜を除去するのであるが、絶縁膜を
過剰に除去すると、水分などの影響に依って、切断した
冗長用パターンにグローバックと呼ばれる絶縁性劣化が
発生するなど、信頼性が低下する。
【0007】従って、冗長用パターン上の絶縁膜は、膜
厚制御が必要であって、従来は、ボンディング用窓と冗
長用パターン部分とを別個にパターニングし、冗長用パ
ターン上では絶縁膜が適切な厚さとなるように膜厚制御
を行ったり、或いは、工程数を削減する為、ボンディン
グ用窓と冗長用パターン部分窓とを同時にパターニング
してから、冗長用パターン部分窓が更に深くなるように
コントロール・エッチングすることが行われている。
【0008】図4乃至図6は従来の技術を解説する為の
工程要所に於ける半導体集積回路装置の要部切断側面図
であり、以下、これ等の図を参照しつつ説明する。
【0009】図4(A)参照 4−(1) 図4(A)には、諸素子領域が作り込まれた基板を覆う
下地絶縁膜(フィールド絶縁膜)1上に多結晶シリコン
からなる素子用パターン2及び冗長用パターン3が形成
され、それらを覆う絶縁膜4が形成され、絶縁膜4上に
は導電性膜からなる素子用パターン5が形成され、それ
らを覆う絶縁膜6が形成され、素子用パターン2上の絶
縁膜4及び6には電極コンタクト・ホールを形成してか
ら第一層目金属層7が形成され、第一層目金属層7上に
は、それをパターニングする為のマスクとなるレジスト
膜8が形成された状態が表されている。
【0010】尚、素子用パターン2及び冗長用パターン
3の材料としては、多結晶シリコンのみでなく、アモル
ファス・シリコンやWSi/多結晶シリコンのポリサイ
ド(polycide)なども用いられる。
【0011】図4(B)参照 4−(2) レジスト膜8をマスクとして第一層目金属層7のエッチ
ングを行って、所要の配線パターンを形成する。
【0012】4−(3) 第一層目金属層7上も含め、全面に絶縁膜9を形成す
る。
【0013】4−(4) 第一層目金属層7に対応する電極コンタクト・ホール形
成用開口をもつレジスト膜10を形成する。
【0014】図5(A)参照 5−(1) レジスト膜10をマスクに絶縁膜9のエッチングを行っ
て電極コンタクト・ホールを形成する。
【0015】5−(2) レジスト膜10を除去してから、第二層目金属層11を
形成する。
【0016】5−(3) 第二層目金属層11のエッチング・マスクにする為のレ
ジスト膜12を形成する。
【0017】図5(B)参照 5−(4) レジスト膜12をマスクとして第二層目金属層11のエ
ッチングを行って、所要の配線パターン及びボンディン
グ・パッド11Pを形成する。
【0018】5−(5) 第二層目金属層11上も含め、全面にカバー膜13を形
成する。
【0019】5−(6) ボンディング窓形成用開口14B及び冗長用パターン窓
形成用開口14Rをもつレジスト膜14を形成する。
【0020】図6参照 6−(1) レジスト膜14をマスクとしてカバー膜13のエッチン
グを行って、ボンディング窓13B及び冗長用パターン
窓13Rを形成する。
【0021】6−(2) 冗長用パターン3上に積層されている諸絶縁膜のコント
ロール・エッチングを行って冗長用パターン窓13Rの
深さを延伸してからレジスト膜14を除去する。
【0022】冗長用パターン3上に適切な厚さの絶縁膜
を残した状態でコントロール・エッチングを停止するの
であるが、例えば、カバー膜13の厚さが約0.8〔μ
m〕程度、第二層目金属層11で形成されたボンディン
グ・パッド11P下から冗長用パターン3上までの絶縁
膜の厚さが約1.3〔μm〕程度であるとした場合、ボ
ンディング・パッド11Pを表出させる為のカバー膜1
3のエッチングが0.8〔μm〕、その後、約0.9
〔μm〕程度のコントロール・エッチングを行って、冗
長用パターン3上に約0.4〔μm〕程度の絶縁膜が残
るようにする。
【0023】
【発明が解決しようとする課題】前記説明した従来の技
術で作成した冗長回路をもつ半導体集積回路装置に於い
て、その冗長回路を活性化する必要が生じた場合、冗長
用パターン3を覆っている絶縁膜諸共、レーザ・ビーム
を照射して溶断することになるが、冗長用パターン窓1
3Rのエッチングが不足であったり、或いは、過剰であ
ったりすることに由来し、色々な問題が起こる。
【0024】図7は冗長用パターン窓のエッチングが不
足である場合を説明する為の半導体集積回路装置を表す
要部切断側面図であり、図4乃至図6に於いて用いた記
号と同記号は同部分を表すか或いは同じ意味を持つもの
とする。
【0025】この場合、冗長用パターン窓13Rのエッ
チングが不足であって、冗長用パターン3の上には、適
切な厚さを越える厚さの絶縁膜が残存しているので、レ
ーザ・ビームを照射しても、冗長用パターン3を溶断す
ることができない。尚、このように、冗長用パターン3
を溶断できないばかりでなく、溶断できるもの及びでき
ないものが、ウエハ面内、或いは、ロット内で不均一に
発生することが大きな問題となる。
【0026】図8は冗長用パターン窓のエッチングが過
剰である場合を説明する為の半導体集積回路装置を表す
要部切断説明図であり、図4乃至図7に於いて用いた記
号と同記号は同部分を表すか或いは同じ意味を持つもの
とする。
【0027】図に於いて、(A)は要部切断側面、
(B)は要部切断平面、3Aは冗長用パターン3に於け
る切断部分、15はリーク発生部分、100は基板をそ
れぞれ示している。
【0028】この場合、冗長用パターン窓13Rのエッ
チングが過剰であって、冗長用パターン3は完全に表出
され、その側方に於いては、下地絶縁膜1もエッチング
されてしまって、基板100が露出している。
【0029】このような状態で、冗長用パターン3にレ
ーザ・ビームを照射して切断した場合、冗長用パターン
3及び基板100が水分の吸着などでリークしたり、
又、切断した筈の冗長用パターン3が導通する場合もあ
る。
【0030】斯かる問題が起こる原因は、かかって冗長
用パターン3上に積層される各種絶縁膜に於ける主とし
て厚さのばらつきに在る。
【0031】図9は冗長用パターン窓を形成する際に考
慮されるべき条件を解説する為の工程要所に於ける半導
体集積回路装置を表す要部切断側面図であって、図4乃
至図6に於いて用いた記号と同記号は同部分を表すか或
いは同じ意味を持つものとする。
【0032】先ず、図9(A)に見られるように、冗長
用パターン3上の在る絶縁膜の厚さS1が適切であるこ
と、図9(B)に見られるように、ボンディング窓13
B内のボンディング・パッド11P上に絶縁膜が残って
いないこと、図9(C)に見られるように、冗長用パタ
ーン3の側方に在る絶縁膜の厚さS2が冗長用パターン
窓形成後に適切な値を維持していること、などである。
【0033】前記三つの条件に影響を与える要因として
は、面内或いは面間に拘わらず、 カバー膜13の膜厚ばらつき 各種層間絶縁膜の膜厚ばらつき 下層絶縁膜(フィールド絶縁膜)の膜厚ばらつき が挙げられる。
【0034】このような膜厚ばらつきが発生する原因と
しては、絶縁膜を成長させた際の膜厚ばらつき、前処理
或いは後処理の際の膜減りばらつき、電気回路パターン
形成時に下地絶縁膜もエッチングされてしまうことに依
る膜減りばらつきなどが原因となって、同一ロット内、
或いは、ウエハ面内に於いても均一にはならない。
【0035】このような絶縁膜は単層に限られず、複数
回に分けて成長された複数層からなるものが多く、その
膜厚ばらつきに加え、ボンディング窓13B及び冗長用
パターン窓13R形成時のエッチング装置に於けるエッ
チング・レートばらつきが介在する。
【0036】エッチング量自体は、エッチング装置のエ
ッチング分布改善したり、或いは、バッチ式エッチング
装置を枚葉式エッチング装置に変更したり、更には、エ
ッチング終点検出装置を利用するなどして、ウエハ間の
エッチング量ばらつきを抑えることも不可能ではない
が、エッチング前の絶縁膜に於ける膜厚ばらつきは、エ
ッチング装置の改善では対処することができない。
【0037】本発明では、従来から多用されてきたエッ
チング停止層を設ける技術を利用して、冗長用パターン
を覆う絶縁膜の厚さを適正値に維持するのであるが、簡
単な手段で有効に目的を達成できるようにすると共に高
い信頼性が得られるようにしようとする。
【0038】
【課題を解決するための手段】さて、半導体集積回路装
置の製造分野に於いて、絶縁膜をエッチングして正確に
一定の厚さを残したい場合、エッチングを自動的に停止
させるエッチング停止層を利用する技術は良く知られて
いて、本発明でも、当該技術を冗長用パターン窓の形成
に用いている。
【0039】然しながら、現在、半導体集積回路装置の
製造コスト低減及び信頼性向上は至上命題であり、エッ
チング停止層を設けることで、製造プロセスが複雑にな
ったり、製造歩留りが低下するようなことは許されな
い。
【0040】本発明では、冗長用パターンを覆う絶縁膜
上に形成される導電性膜、例えばDRAM(dynam
ic random access memory)に
於けるメモリ・キャパシタの共通電極であるセル・プレ
ート、ビット線、セル・ノードなどを形成する為の材料
膜を利用し、且つ、それ等と同じマスクで同時にパター
ニングするか、或いは、最下層の金属配線層を利用し、
且つ、配線を形成するマスクを利用して同時にパターニ
ングしてエッチング停止層を形成することが基本になっ
ている。
【0041】また、エッチング停止層として前記導電性
膜を利用した場合、その上方に形成される最下層の金属
配線層については、別に大変有用な利用の仕方があるの
で、次に、それについて説明する。
【0042】一般に、ボンディング窓を形成する為のエ
ッチング工程では、パターン形成のスルー・プット向上
が重視、即ち、パターンの解像度よりも感度が重視され
ていること、また、エッチング時間が長いことから、マ
スクであるレジスト膜の膜減りが激しいので厚いレジス
ト膜が必要であり、且つ、下層の素子パターンの影響
で、表面には種々な段差が現れるなどの理由から、小さ
いボンディング窓を開口することは困難であって、この
ようなことは、当然、冗長用パターン窓にも影響を及ぼ
し、その開口不良が懸念される。
【0043】そこで、冗長用パターン窓を充分に開口さ
せる為、設計上で大きくした場合、冗長用パターンと素
子パターンとの余裕を大きくしなければならず、チップ
面積の増加に結び付いてしまう。
【0044】また、冗長用パターン窓を形成する為のマ
スクの露光量を増加させて開口させる場合、開口が大き
くなり過ぎることが多く、そのような場合には、冗長用
パターンに近接する素子パターンが露出されてしまう。
【0045】ところで、ボンディング窓の形成に於いて
は、ボンディング・パッドが金属であるから、金属層と
絶縁膜とのエッチング・レートは大きく設定され、従っ
て、金属層をエッチング停止層とすることができる。
【0046】そこで、冗長用パターン窓上に金属層のパ
ターンを導入すれば、冗長用パターン窓を形成する為の
マスクを露光するに際し、充分に露光したり、或いは、
冗長用パターン窓を大きめに設計するなどして開口不良
を防止することが可能であって、勿論、この場合の金属
層としては、例えば、最下層の金属配線層を利用するこ
とで、製造プロセスの増加や製造歩留りの低下とは無縁
になる。
【0047】ところで、冗長用パターン窓の大きさは、
配線パターン間のコンタクト窓よりも大きく、また、そ
の配線パターン間のコンタクト窓は、素子設計上、微細
な窓径が要求され、1〔μm〕以下の開口も形成されて
いる。
【0048】冗長用パターン窓の形成を配線パターン間
のコンタクト窓の形成と同時に実施すれば、冗長用パタ
ーン窓の大きさは、配線パターン間のコンタクト窓の窓
径で決まり、小さく開口することができるので、下層の
素子パターンが冗長用パターン窓内に露出することがな
くなるのであるが、このような小さな冗長用パターン窓
の形成を開口不良の発生なしに実現するには、前記した
ように、冗長用パターン窓上に金属層のパターンを導入
することで実質的に可能となる。
【0049】前記したところから、本発明に依る半導体
集積回路装置に於いては、 (1)所要素子領域が作りこまれた基板を覆う絶縁膜
(例えばフィールド絶縁膜である下地絶縁膜1)上に素
子用パターン(例えば素子用パターン2)と同層で形成
された冗長用パターン(例えば冗長用パターン3)と、
該冗長用パターンを覆い且つ該冗長用パターンと共に溶
断可能な厚さを正確に維持した絶縁膜(例えば絶縁膜
4)と、該冗長用パターンを覆う絶縁膜上に於いて素子
用パターンを構成する材料膜(例えば導電性膜)の一部
を利用すると共に該冗長用パターンに対応する冗長用パ
ターン窓(例えば冗長用パターン窓13R)に比較して
大きく形成されて該冗長用パターンを覆う絶縁膜の厚さ
を正確に溶断可能であるように維持する為のエッチング
停止パターン(例えばエッチング停止パターン5A)と
を備えてなることを特徴とするか、或いは、
【0050】(2)前記(1)に於いて、エッチング停
止パターンに利用する材料膜が半導体集積回路装置に於
けるメモリ・キャパシタの共通電極であるセル・プレー
ト、ビット線、セル・ノードなどを形成する為の導電性
膜であることを特徴とするか、或いは、
【0051】(3)前記(1)に於いて、エッチング停
止パターンに利用する材料膜が半導体集積回路装置に於
ける最下層の金属配線を構成する為の金属層であること
を特徴とするか、或いは、
【0052】(4)所要素子領域が作りこまれた基板を
覆う絶縁膜(例えばフィールド絶縁膜である下地絶縁膜
1)上に素子用パターン(例えば素子用パターン2)と
同層で形成された冗長用パターン(例えば冗長用パター
ン3)と、該冗長用パターンを覆い且つ該冗長用パター
ンと共に溶断可能な厚さを正確に維持した絶縁膜(例え
ば絶縁膜4)と、該冗長用パターンを覆う絶縁膜上に於
いて半導体集積回路に於けるメモリ・キャパシタの共通
電極であるセル・プレート、ビット線、セル・ノードな
どを形成する為の導電性膜の一部を利用すると共に該冗
長用パターンに対応する冗長用パターン窓(例えば冗長
用パターン窓13R)に比較して大きく形成されて該冗
長用パターンを覆う絶縁膜の厚さを正確に溶断可能であ
るように維持する為の第一のエッチング停止パターン
(例えばエッチング停止パターン5A)と、該第一のエ
ッチング停止パターンを覆う絶縁膜(例えば絶縁膜6)
上に於いて最下層の金属配線(例えば金属配線パターン
7L)を構成する為の金属層(例えば第一層目金属層
7)の一部を利用すると共に該冗長用パターンに対応す
る冗長用パターン窓に比較して大きく形成された第二の
エッチング停止パターン(例えばエッチング停止パター
ン7D)とを備えてなることを特徴とする。
【0053】本発明では、前記したように、冗長用パタ
ーン窓を形成するに際し、従来から多用され且つ熟成さ
れた技術であるエッチング停止層を利用する技術を採り
入れているのであるが、単にそれのみに留まらず、エッ
チング停止層となるパターンの材料として、半導体集積
回路装置に必要とされている被膜、例えば、冗長用パタ
ーンを覆う絶縁膜上に形成される導電性膜、即ち、DR
AMに於けるメモリ・キャパシタの共通電極であるセル
・プレート、ビット線、セル・ノードなどを形成する為
の材料膜を利用し、且つ、それ等と同じマスクで同時に
パターニングするか、或いは、最下層の金属配線を形成
する為の金属層を利用し、且つ、配線を形成するマスク
を利用して同時にパターニングするようにして、製造工
程数の増加や製造歩留りの低下などの問題が起こらない
ようにしている。
【0054】また、エッチング停止パターンに関する技
術を冗長用パターン窓形成に導入したことに依る効果、
即ち、冗長用パターンを覆う絶縁膜の膜厚を薄く且つ均
一な適正値に維持することができるのは勿論のこと、オ
ーバ・エッチング・マージンを大きくとることができ、
例えばボンディング窓の開口と同時に冗長用パターン窓
の開口を実施した場合であっても、ボンディング窓内に
絶縁膜が残らないように、長くエッチングを行うことが
可能となり、更にまた、冗長用パターン窓のエッチング
が肥大したり、或いは、位置ずれしても、下地の例えば
バルクなどが露出するおそれがないなど、エッチング停
止パターンを冗長用パターン窓の形成に導入したことに
起因して独特の効果を奏することができる。
【0055】
【発明の実施の形態】図1乃至図3は本発明に於ける実
施の形態を解説する為の工程要所に於ける半導体集積回
路装置を表す要部切断側面図であり、以下、これ等の図
を参照しつつ説明する。尚、図4乃至9に於いて用いた
記号と同記号は同部分を表すか或いは同じ意味を持つも
のとする。
【0056】図1(A)参照 1−(1) 図1(A)には、諸素子領域が作り込まれた基板を覆う
下地絶縁膜(フィールド絶縁膜)1上に素子用パターン
2及び冗長用パターン3が形成され、それらを覆う絶縁
膜4が形成され、絶縁膜4上には導電性膜からなる素子
用パターン5及びエッチング停止パターン5Aが形成さ
れ、それらを覆う絶縁膜6が形成され、素子用パターン
2上の絶縁膜4及び6には電極コンタクト・ホールを形
成してから第一層目金属層7が形成され、第一層目金属
層7上には、それをパターニングする為のマスクとなる
レジスト膜8が形成された状態が表されている。
【0057】前掲の各部分に関する主要なデータを例示
すると次の通りである。
【0058】(1) 下地絶縁膜1について 材料:例えばシリコンからなる基板にLOCOS(lo
cal oxidation of silicon)
法で形成したSiO2
【0059】(2) 素子用パターン2及び冗長用パタ
ーン3について 材料:例えば多結晶シリコン(必要に応じ、アモルファ
ス・シリコン、WSi/多結晶シリコンのポリサイドな
ど) 厚さ:20〔nm〕〜40〔nm〕
【0060】(3) 絶縁膜4について 材料:例えばSiO2 厚さ:20〔nm〕
【0061】(4) 素子用パターン5及びエッチング
停止パターン5Aについて 材料:例えば多結晶シリコン(必要に応じ、アモルファ
ス・シリコン、WSi/多結晶シリコンのポリサイドな
ど)
【0062】(5) 絶縁膜6について 材料:例えばSiO2 厚さ:10〔nm〕〜20〔nm〕
【0063】(6) 第一層目金属層7について 材料:例えばAl/Si合金 厚さ:〜50〔nm〕
【0064】図1(B)参照 1−(2) エッチング・ガスをCl2 ガス或いは(Cl2 +BCl
3 )混合ガスとする反応性イオン・エッチング(rea
ctive ion etching:RIE)法を適
用することに依り、レジスト膜8をマスクとしてAl/
Si合金からなる第一層目金属層7のエッチングを行っ
て、第一層目金属配線パターン7L及びエッチング停止
パターン7Dを形成する。
【0065】1−(3) 化学気相堆積(chemical vapor dep
osition:CVD)法を適用することに依り、厚
さが例えば80〔nm〕〜90〔nm〕のSiO2 から
なる絶縁膜9を全面に形成する。
【0066】1−(4) リソグラフィ技術に於けるレジスト・プロセスを適用す
ることに依り、電極コンタクト・ホール形成予定部分及
び冗長用パターン窓形成予定部分に開口を有するレジス
ト膜10を形成する。
【0067】図2(A)参照 2−(1) エッチング・ガスをCF4 ガス或いは(CF4 +CHF
3 )混合ガスとするRIE法を適用することに依り、S
iO2 からなる絶縁膜9のエッチングを行って電極コン
タクト・ホール及び冗長用パターン窓を形成する。
【0068】ここで形成する冗長用パターン窓は、オー
バ・エッチングが必要なボンディング窓と同時に形成す
る場合と異なり、小さく形成することが可能である。
【0069】2−(2) 真空蒸着法を適用することに依り、厚さが例えば〜10
0〔nm〕のAl/Si合金からなる第二層目金属層1
1を形成する。
【0070】2−(3) リソグラフィ技術に於けるレジスト・プロセスを適用す
ることに依り、第二層目金属層11をエッチングして第
二層目金属配線パターンを形成する為のマスクとなるレ
ジスト膜12を形成する。
【0071】図2(B)参照 2−(4) エッチング・ガスをCl2 ガス或いは(Cl2 +BCl
3 )混合ガスとするRIE法を適用することに依り、レ
ジスト膜12をマスクとしてAl/Si合金からなる第
二層目金属層11のエッチングを行って、第二層目金属
配線パターン11L及びボンディング・パッド11Pを
形成する。
【0072】前記第二層目金属層11のエッチングを行
った場合、冗長用パターン窓内に入り込んでいる第二層
目金属層11及び下地のエッチング停止パターン7Dも
エッチングされるが、異方性エッチングである為、冗長
用パターン窓の側壁にサイド・ウォール11Wが残り、
従って、その下側及び絶縁膜9で覆われている部分のエ
ッチング停止パターン7Dは残っている。
【0073】2−(6) CVD法を適用することに依り、例えば厚さが200
〔nm〕であるリン珪酸ガラス(phospho−si
licate glass:PSG)膜と厚さが400
〔nm〕〜500〔nm〕であるSiON膜或いはSi
N膜とを積層した構成からなるカバー膜13を形成す
る。
【0074】2−(7) リソグラフィ技術に於けるレジスト・プロセスを適用す
ることに依り、ボンディング窓形成予定部分及び冗長用
パターン窓形成予定部分に開口14B及び14Rをもつ
レジスト膜14を形成する。
【0075】図3(A)参照 3−(1) エッチング・ガスを(CHF3 +CF4 )系混合ガスと
するRIE法を適用することに依り、レジスト膜14を
マスクとしてカバー膜13及び絶縁膜6のエッチングを
行って、ボンディング窓13B及び冗長用パターン窓1
3Rを形成する。
【0076】勿論、このエッチングは、ボンディング窓
13Bに於いてはボンディング・パッド11Pがエッチ
ング停止層として作用し、冗長用パターン窓13Rでは
エッチング停止パターン5Aが作用して自動的に停止す
る。
【0077】図3(B)参照 3−(2) エッチング・ガスをCF4 系ガスとするRIE法を適用
することに依り、エッチング停止パターン5Aのエッチ
ングを行って、冗長用パターン窓13Rを延伸する。
【0078】3−(3) 前記工程が終了した段階で、チップの動作試験を行い、
不良チップが発生した場合には、必要に応じて冗長用パ
ターン窓13R内にレーザ・ビームを照射し、絶縁膜4
と共に冗長用パターン3を溶断して冗長回路を活性化す
る。
【0079】この場合、冗長用パターン3上に在る絶縁
膜4の厚さは、エッチング停止パターン5Aの働きに依
って、ウエハ面内或いはロット内に於いて殆ど均一であ
る為、同じパワーのレーザ・ビームで全て確実に溶断す
ることができる。
【0080】
【発明の効果】本発明に依る半導体集積回路装置に於い
ては、基板を覆う絶縁膜上に素子用パターンと同層で形
成された冗長用パターン、冗長用パターンを覆い且つ冗
長用パターンと共に溶断可能な厚さを正確に維持した絶
縁膜、冗長用パターンを覆う絶縁膜上に於いて素子用パ
ターンを構成する材料膜の一部を利用すると共に冗長用
パターンに対応する冗長用パターン窓に比較して大きく
形成されて冗長用パターンを覆う絶縁膜の厚さを正確に
維持するエッチング停止パターンを備える。
【0081】本発明では、前記したように、冗長用パタ
ーン窓を形成するに際し、従来から多用され且つ熟成さ
れた技術であるエッチング停止層を利用する技術を採り
入れているのであるが、単にそれのみに留まらず、エッ
チング停止層となるパターンの材料として、半導体集積
回路装置に必要とされている被膜、例えば、冗長用パタ
ーンを覆う絶縁膜上に形成される導電性膜、即ち、DR
AMに於けるメモリ・キャパシタの共通電極であるセル
・プレート、ビット線、セル・ノードなどを形成する為
の材料膜を利用し、且つ、それ等と同じマスクで同時に
パターニングするか、或いは、最下層の金属配線を形成
する為の金属層を利用し、且つ、配線を形成するマスク
を利用して同時にパターニングするようにして、製造工
程数の増加や製造歩留りの低下などの問題が起こらない
ようにしている。
【0082】また、エッチング停止パターンに関する技
術を冗長用パターン窓形成に導入したことに依る効果、
即ち、冗長用パターンを覆う絶縁膜の膜厚を薄く且つ均
一な適正値に維持することができるのは勿論のこと、オ
ーバ・エッチング・マージンを大きくとることができ、
例えばボンディング窓の開口と同時に冗長用パターン窓
の開口を実施した場合であっても、ボンディング窓内に
絶縁膜が残らないように、長くエッチングを行うことが
可能となり、更にまた、冗長用パターン窓のエッチング
が肥大したり、或いは、位置ずれしても、下地の例えば
バルクなどが露出するおそれがないなど、エッチング停
止パターンを冗長用パターン窓の形成に導入したことに
起因して独特の効果を奏することができる。
【図面の簡単な説明】
【図1】本発明に於ける実施の形態を解説する為の工程
要所に於ける半導体集積回路装置を表す要部切断側面図
である。
【図2】本発明に於ける実施の形態を解説する為の工程
要所に於ける半導体集積回路装置を表す要部切断側面図
である。
【図3】本発明に於ける実施の形態を解説する為の工程
要所に於ける半導体集積回路装置を表す要部切断側面図
である。
【図4】従来の技術を解説する為の工程要所に於ける半
導体集積回路装置の要部切断側面図である。
【図5】従来の技術を解説する為の工程要所に於ける半
導体集積回路装置の要部切断側面図である。
【図6】従来の技術を解説する為の工程要所に於ける半
導体集積回路装置の要部切断側面図である。
【図7】冗長用パターン窓のエッチングが不足である場
合を説明する為の半導体集積回路装置を表す要部切断側
面図である。
【図8】冗長用パターン窓のエッチングが過剰である場
合を説明する為の半導体集積回路装置を表す要部切断説
明図である。
【図9】冗長用パターン窓を形成する際に考慮されるべ
き条件を解説する為の工程要所に於ける半導体集積回路
装置を表す要部切断側面図である。
【符号の説明】
1 下地絶縁膜 2 素子用パターン 3 冗長用パターン 3A 冗長用パターンの切断部分 4 絶縁膜 5 素子用パターン 5A エッチング停止パターン 6 絶縁膜 7 第一層目金属層 7D エッチング停止パターン 8 レジスト膜 9 絶縁膜 10 レジスト膜 11 第二層目金属層 11P ボンディング・パッド 11W サイド・ウォール 12 レジスト膜 13 カバー膜 13B ボンディング窓 13R 冗長用パターン窓 14 レジスト膜 14B ボンディング窓形成用開口 14R 冗長用パターン窓形成用開口 15 リーク発生部分 100 基板

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】所要素子領域が作りこまれた基板を覆う絶
    縁膜上に素子用パターンと同層で形成された冗長用パタ
    ーンと、 該冗長用パターンを覆い且つ該冗長用パターンと共に溶
    断可能な厚さを正確に維持した絶縁膜と、 該冗長用パターンを覆う絶縁膜上に於いて素子用パター
    ンを構成する材料膜の一部を利用すると共に該冗長用パ
    ターンに対応する冗長用パターン窓に比較して大きく形
    成されて該冗長用パターンを覆う絶縁膜の厚さを正確に
    溶断可能であるように維持する為のエッチング停止パタ
    ーンとを備えてなることを特徴とする半導体集積回路装
    置。
  2. 【請求項2】エッチング停止パターンに利用する材料膜
    が半導体集積回路に於けるメモリ・キャパシタの共通電
    極であるセル・プレート、ビット線、セル・ノードなど
    を形成する為の導電性膜であることを特徴とする請求項
    1記載の半導体集積回路装置。
  3. 【請求項3】エッチング停止パターンに利用する材料膜
    が半導体集積回路に於ける最下層の金属配線を構成する
    為の金属層であることを特徴とする請求項1記載の半導
    体集積回路装置。
  4. 【請求項4】所要素子領域が作りこまれた基板を覆う絶
    縁膜上に素子用パターンと同層で形成された冗長用パタ
    ーンと、 該冗長用パターンを覆い且つ該冗長用パターンと共に溶
    断可能な厚さを正確に維持した絶縁膜と、 該冗長用パターンを覆う絶縁膜上に於いて半導体集積回
    路に於けるメモリ・キャパシタの共通電極であるセル・
    プレート、ビット線、セル・ノードなどを形成する為の
    導電性膜の一部を利用すると共に該冗長用パターンに対
    応する冗長用パターン窓に比較して大きく形成されて該
    冗長用パターンを覆う絶縁膜の厚さを正確に溶断可能で
    あるように維持する為の第一のエッチング停止パターン
    と、 該第一のエッチング停止パターンを覆う絶縁膜上に於い
    て最下層の金属配線を構成する為の金属層の一部を利用
    すると共に該冗長用パターンに対応する冗長用パターン
    窓に比較して大きく形成された第二のエッチング停止パ
    ターンとを備えてなることを特徴とする半導体集積回路
    装置。
JP8062956A 1996-03-19 1996-03-19 半導体集積回路装置 Withdrawn JPH09260601A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8062956A JPH09260601A (ja) 1996-03-19 1996-03-19 半導体集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8062956A JPH09260601A (ja) 1996-03-19 1996-03-19 半導体集積回路装置

Publications (1)

Publication Number Publication Date
JPH09260601A true JPH09260601A (ja) 1997-10-03

Family

ID=13215290

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8062956A Withdrawn JPH09260601A (ja) 1996-03-19 1996-03-19 半導体集積回路装置

Country Status (1)

Country Link
JP (1) JPH09260601A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999019905A1 (en) * 1997-10-13 1999-04-22 Fujitsu Limited Semiconductor device having fuse and fabrication method thereof
KR100602131B1 (ko) * 2004-12-30 2006-07-19 동부일렉트로닉스 주식회사 반도체 소자 및 그의 제조방법
JP2007115984A (ja) * 2005-10-21 2007-05-10 Yasu Semiconductor Corp 半導体装置およびその製造方法
JP2007214177A (ja) * 2006-02-07 2007-08-23 Seiko Epson Corp 半導体装置およびその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999019905A1 (en) * 1997-10-13 1999-04-22 Fujitsu Limited Semiconductor device having fuse and fabrication method thereof
US6399472B1 (en) 1997-10-13 2002-06-04 Fujitsu Limited Semiconductor device having a fuse and a fabrication method thereof
US6617664B2 (en) 1997-10-13 2003-09-09 Fujitsu Limited Semiconductor device having a fuse and a fabrication process thereof
KR100483226B1 (ko) * 1997-10-13 2005-04-15 후지쯔 가부시끼가이샤 퓨즈를 갖는 반도체 장치 및 그 제조 방법
KR100602131B1 (ko) * 2004-12-30 2006-07-19 동부일렉트로닉스 주식회사 반도체 소자 및 그의 제조방법
JP2007115984A (ja) * 2005-10-21 2007-05-10 Yasu Semiconductor Corp 半導体装置およびその製造方法
JP2007214177A (ja) * 2006-02-07 2007-08-23 Seiko Epson Corp 半導体装置およびその製造方法

Similar Documents

Publication Publication Date Title
US4536949A (en) Method for fabricating an integrated circuit with multi-layer wiring having opening for fuse
US20090236688A1 (en) Semiconductor device having fuse pattern and methods of fabricating the same
US6562674B1 (en) Semiconductor integrated circuit device and method of producing the same
US20010005604A1 (en) Fuse area structure including protection film on sidewall of fuse opening in semiconductor device and method of forming the same
US5252844A (en) Semiconductor device having a redundant circuit and method of manufacturing thereof
JPH09260601A (ja) 半導体集積回路装置
JP2003068856A (ja) ヒューズ素子、半導体装置及びその製造方法
KR100336952B1 (ko) 퓨즈 용단 성능을 향상시킨 반도체 기억 장치
JP4762173B2 (ja) 半導体集積回路装置
JP3506369B2 (ja) 半導体集積回路装置及びその製造方法
KR100356791B1 (ko) 반도체 소자의 퓨즈 형성 방법
JPH0352254A (ja) Mos型半導体装置およびその製造方法
JPH1131748A (ja) 半導体装置およびその製造方法
JPH1187522A (ja) 半導体装置の製造方法
KR100285757B1 (ko) 반도체장치및그제조방법
JP2000031416A (ja) 半導体装置及びその製造方法
JP2004111990A (ja) 半導体集積回路装置及びその製造方法
JPS59163859A (ja) 半導体装置の製造方法
JPH01298738A (ja) 半導体装置の製造方法
JPH1126589A (ja) 半導体装置の製造方法
KR20010038436A (ko) 비트 라인 퓨즈 오픈 방법
JPH05166935A (ja) 半導体装置およびその製造方法
KR20020024919A (ko) 반도체소자의 퓨즈박스 제조 방법
JPH11284074A (ja) 半導体デバイス用フューズ
JPH07273205A (ja) 冗長ヒューズおよびその製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20030603