JPH09263943A - 薄膜のパターン形成方法 - Google Patents

薄膜のパターン形成方法

Info

Publication number
JPH09263943A
JPH09263943A JP7017996A JP7017996A JPH09263943A JP H09263943 A JPH09263943 A JP H09263943A JP 7017996 A JP7017996 A JP 7017996A JP 7017996 A JP7017996 A JP 7017996A JP H09263943 A JPH09263943 A JP H09263943A
Authority
JP
Japan
Prior art keywords
thin film
forming
substrate
pattern
adhesion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7017996A
Other languages
English (en)
Inventor
Takeshi Nagasawa
健 永沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Watch Co Ltd
Original Assignee
Citizen Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Watch Co Ltd filed Critical Citizen Watch Co Ltd
Priority to JP7017996A priority Critical patent/JPH09263943A/ja
Publication of JPH09263943A publication Critical patent/JPH09263943A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】薄膜形成後複雑なパーターン形成処理を行うこ
と無く、簡便、安価に短時間で精度の良いパターン形成
を行うこと。 【解決手段】本発明による薄膜のパターン形成方法は、
薄膜を形成するための基板上に、あらかじめ、基板と形
成しようとする薄膜の密着性を低下させる密着性低下処
理を行うことにより、薄膜形成後に密着性低下処理を行
った部位の剥離を容易にし、所定のパターンに従った薄
膜のパターンニングを行うものである。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はパターンニングされ
た薄膜の形成方法に関する。
【0002】
【従来の技術】従来技術における薄膜のパターンニング
方法としては、薄膜形成後にエッチングを行う方法や、
マスクを密着させ薄膜を形成する方法などがある。
【0003】
【発明が解決しようとする課題】薄膜形成後にエッチン
グを行う製造方法では、処理工程が複雑となり、歩留ま
りの低下、処理時間の増加などの問題がある。さらにマ
スクを密着させ薄膜を形成する製造方法においては、薄
膜の形成時にマスク裏面に薄膜が回り込んだり、マスク
開口部全面に薄膜が形成されないなど、パターン精度を
向上することが困難であるとともに、使用後のマスクの
処理などにコストがかかるという問題がある。
【0004】本発明の目的は、上記課題を解決して、簡
易で安価に精度良くパターンニングされた薄膜の形成方
法を提供することである。
【0005】
【課題を解決するための手段】上記目的を達成するた
め、本発明の薄膜のパターン形成方法では、薄膜を形成
しようとする基板上にあらかじめ所定のパターンにした
がって密着性低下処理を行った後、薄膜を形成し不要部
分を剥離することを特徴とする。
【0006】本発明の方法により、薄膜形成後に行うエ
ッチング行程などの複雑なパターンニング工程を省くこ
とができる。さらに、微細な密着性低下処理が行えるこ
とから、微細な薄膜のパターンニングを簡便、安価に、
短時間で行うことが可能となる。
【0007】
【発明の実施の形態】本発明による薄膜のパターン形成
方法は、薄膜を形成するための基板上に、あらかじめ、
基板と形成しようとする薄膜の密着性を低下させる密着
性低下処理を行うことにより、薄膜形成後に密着性低下
処理を行った部位の剥離を容易にし、所定のパターンに
従った薄膜のパターンニングを行うものである。
【0008】
【実施例】以下図面を用いて本発明による薄膜のパター
ン形成方法を説明する。図1は薄膜を形成しようとする
基板であり、図2は基板上に薄膜を形成した状態を示す
図であり、図3は薄膜の不要部分を剥離した状態を示し
た図である。図1中の斜線部3は最終的に薄膜を除去す
る部分である。この斜線部3に密着性低下処理を行う。
【0009】密着性低下処理は、基板1と形成する薄膜
5の密着性を低下させる材料の塗布によって行うことが
できる。薄膜を真空中において形成する場合、密着性を
低下させる材料は真空中において気化しないものでなけ
ればならず、また形成する薄膜の使用目的を阻害するよ
うな不純物を放出しないものが望ましい。これらの条件
を満たす材料としては形成しようとする薄膜の主要な元
素からなるポリマーもしくはオリゴマーがある。例え
ば、プラズマCVD、またはスパッタリング装置などを
用いて基板上にアモルファスシリコン薄膜を形成する場
合、ポリシランのオリゴマーを用いることにより、真空
中において気化、蒸発することもなく、アモルファスシ
リコンの純度を低下させるような不純物の放出も押さえ
ることができる。またこの場合、溶媒を用いて溶解させ
た高分子量のポリシランを用いても良いが、薄膜形成時
に残留溶媒の放出が無いよう十分に乾燥させる必要があ
る。また、例えばダイヤモンドライクカーボン薄膜を形
成する場合にはポリエチレンのオリゴマーを用いても同
様の効果が得られる。また、この塗布には一般に用いら
れている印刷法を用いることができる。
【0010】密着性を低下させるために印刷を行う材料
は、形成しようとする薄膜の主要な元素からなるポリマ
ーもしくはオリゴマーに特に限定されるものではなく、
形成する薄膜の使用目的、形成方法に応じて選択するこ
とができる。
【0011】また、密着性低下処理は、基板1の斜線部
をプラズマ処理、密着性の低い材料のスパッタリング、
真空蒸着によっても行うことができる。
【0012】さらに、密着性低下処理は基板1の斜線部
3を電子線照射する事でもおこなえる。この効果は電子
線の照射により基板上にわずかに残っている不純物が凝
集することによる。さらに、あらかじめメタンプラズマ
に数秒さらした基板を用いるとこの効果はより顕著とな
る。ただし、この場合メタンプラズマへの曝露が過剰に
なると基板全域において密着性の低下が起こるため、曝
露時間の制御が重要となる。
【0013】上記方法で斜線部3を密着低下処理した基
板上に薄膜を形成する。薄膜の形成方法は特に限定され
るものではないが、プラズマCVD、スパッタリング、
真空蒸着など真空中で行う薄膜形成法に特に有効であ
る。
【0014】密着性低下処理による効果が十分な場合に
は、薄膜の形成時、または形成後に薄膜の残留応力など
によって自動的に剥離が起こりパターンニングが完成す
る。薄膜の残留応力が小さい場合などで自動的に剥離が
起こらない場合や、部分的に剥離が起こらない場合など
は、空気や窒素ガスなどによるブローを行うことで剥離
を行うことができる。また、ブラシなどを用いた機械的
な剥離や超音波洗浄などによっても剥離を行うことがで
きる。 (実施例1)ガラス基板上にポリシランオリゴマーを線
幅1cm、膜厚0.1ミクロンで塗布し、その上にアモ
ルファスシリコン薄膜をシランガスを用いプラズマCV
D法によって、0.5ミクロン形成した。この基板を純
水中に浸し超音波洗浄機を用いて約5分間洗浄を行うこ
とにより線幅1cmのパターンニングが行えた。 (実施例2)ステンレス基板上を線幅100ミクロンの
パターンを有するマスクで覆い、酸素ガスプラズマに数
秒、さらに大気にさらした後に、メタンガスを用いたプ
ラズマCVD法によってダイアモンドライクカーボン薄
膜を形成した。基板をCVD装置から取り出すと酸素プ
ラズマに曝露されていた線部のダイアモンドカーボン薄
膜が剥離しており、線幅100μmのパターンニングが
行えた。 (実施例3)シリコンウェハー基板上をビーム径1μm
の電子線を用い、所定のパターンに従って、電子線照射
を行った後、シランガスを用いプラズマCVD方によ
り、アモルファスシリコン薄膜を膜厚0.2μm形成し
た。この基板を300℃に加熱したところ、所定のパタ
ーンに従って剥離が起こり、線幅5μmのパターンニン
グが行えた。 (実施例4)シリコンウェハー基板上をメタンガスプラ
ズマに1秒さらした後、ビーム径1μmの電子線を用
い、所定のパターンに従って、電子線照射を行った。さ
らにシランガスを用いプラズマCVD方により、アモル
ファスシリコン薄膜を膜厚0.5μm形成した。この基
板を純水中に浸し超音波洗浄機を用いて約5分間洗浄を
行うことにより、線幅10μmのパターンニングが行え
た。
【0015】
【発明の効果】以上の説明で明らかなように、本発明の
薄膜のパターン形成方法においては、薄膜形成後複雑な
パーターン形成処理を行う必要が無く、簡便、安価に短
時間で精度の良いパターン形成を行うことができる。
【図面の簡単な説明】
【図1】薄膜を形成しようとする基板での図である3は
薄膜の不要部分を剥離した状態である。
【図2】基板上に薄膜を形成した状態を示した図であ
る。
【図3】パターンニングが終了した状態を示した図であ
る。
【符号の説明】
1 基板 3 密着性低下処理部 5 薄膜
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/3205 H01L 21/88 B

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 薄膜を形成する基板上に、薄膜の不要部
    分を剥離するための所定のパターンに従い、該基板と薄
    膜との密着性を低下させる処理を行う密着性低下工程
    と、該基板上に薄膜を形成する行程と、該薄膜の不要部
    分を剥離する行程からなることを特徴とする薄膜のパタ
    ーン形成方法。
  2. 【請求項2】 前記密着性低下工程は密着性を低下させ
    る材料を所定のパターンに従い塗布することを特徴とす
    る請求項1記載の薄膜のパターン形成方法。
  3. 【請求項3】 前記密着性を低下させる材料は有機ある
    いは無機オリゴマー、ポリマーであることを特徴とする
    請求項2記載の薄膜のパターン形成方法。
  4. 【請求項4】 前記密着性低下工程はプラズマCVDや
    スパッタリング法により所定のパターンに従って形成を
    行うことを特徴とする請求項1記載の薄膜のパターン形
    成方法。
  5. 【請求項5】 前記密着性低下工程は基板上に所定のパ
    ターン従い電子線照射を行うことを特徴とする請求項1
    記載の薄膜のパターン形成方法。
  6. 【請求項6】 前記密着性低下工程は基板上に所定のパ
    ターンに従い極薄膜を形成する行程と、形成しようとす
    るパターンに従い電子線照射を行う行程からなることを
    特徴とする請求項1記載の薄膜のパターン形成方法。
JP7017996A 1996-03-26 1996-03-26 薄膜のパターン形成方法 Pending JPH09263943A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7017996A JPH09263943A (ja) 1996-03-26 1996-03-26 薄膜のパターン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7017996A JPH09263943A (ja) 1996-03-26 1996-03-26 薄膜のパターン形成方法

Publications (1)

Publication Number Publication Date
JPH09263943A true JPH09263943A (ja) 1997-10-07

Family

ID=13424051

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7017996A Pending JPH09263943A (ja) 1996-03-26 1996-03-26 薄膜のパターン形成方法

Country Status (1)

Country Link
JP (1) JPH09263943A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016181608A (ja) * 2015-03-24 2016-10-13 東京エレクトロン株式会社 シリコン膜の成膜方法および成膜装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016181608A (ja) * 2015-03-24 2016-10-13 東京エレクトロン株式会社 シリコン膜の成膜方法および成膜装置

Similar Documents

Publication Publication Date Title
US4428796A (en) Adhesion bond-breaking of lift-off regions on semiconductor structures
JPH0149788B2 (ja)
JP2004513515A (ja) ホトレジストの改良形接着用アモルファス炭素層
CN115893305A (zh) 一种改善Lift-Off工艺图形异常的方法
JPS6272128A (ja) X線ホトリソグラフイにおいて使用するマスクの製造方法
JPH07209864A (ja) パターン形成方法およびパターン形成装置
JP2001052979A (ja) レジストの形成方法及び基体の加工方法、並びにフィルター構造
US5001083A (en) Method of priming semiconductor substrate for subsequent photoresist masking and etching
JP3392231B2 (ja) パターン形成方法
JPS59149060A (ja) 薄膜トランジスタの製造方法
JPH05206022A (ja) 半導体製造装置
JP2502232B2 (ja) 高分子系薄膜のドライ・エッチング加工法
EP0068098B1 (en) Process for fabricating a device involving use of a photoresist
JP2980130B2 (ja) 高分子膜成長方法
JPH02138468A (ja) パターン形成法
JP2001027812A (ja) 基板表面のレジストまたは異物の除去方法
JPS6386434A (ja) レジストパタ−ン形成方法
JPH0340935B2 (ja)
JPS582031A (ja) 半導体装置の製造方法
JPH02294017A (ja) リソグラフィ法
JP2572263B2 (ja) 超伝導薄膜の回路パターン形成方法
JP4321079B2 (ja) 半導体装置を製造する方法
JPH02295107A (ja) 半導体装置の製造方法
JP3387034B2 (ja) 金属膜の表面処理プロセスおよび半導体メタライゼーションの製造プロセス
JPS62256430A (ja) 電極パタ−ンの形成方法