JPS582031A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS582031A JPS582031A JP56100928A JP10092881A JPS582031A JP S582031 A JPS582031 A JP S582031A JP 56100928 A JP56100928 A JP 56100928A JP 10092881 A JP10092881 A JP 10092881A JP S582031 A JPS582031 A JP S582031A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- film
- etching
- thin film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法の改良に関し、特に基板
表面の段差の角をとる方法に関する半導体装置の製造方
法は第１図に示すように基板１表面にＷＪｌの薄膜２を
形成してこれを微細加工し、次いで第２の薄膜３をその
表面に形成してこれに微細加工を施こすという工程をく
り返す、ところが、第１の薄膜２０段差が原因になって
第２の薄Ｍ３にクラ、りなどが生じることが製造上大き
な問題となりている０例えばＡｎ配線の場合、コンタ、
クトホールの段差のところでＡＪにクラ、りが入り配線
の断線の原因となった。その解決策の１つとしてテーパ
４エツチング法が開発されたが、これはテーパ部分が面
積を占るため素子の集積化を妨げるという難点があった
。
表面の段差の角をとる方法に関する半導体装置の製造方
法は第１図に示すように基板１表面にＷＪｌの薄膜２を
形成してこれを微細加工し、次いで第２の薄膜３をその
表面に形成してこれに微細加工を施こすという工程をく
り返す、ところが、第１の薄膜２０段差が原因になって
第２の薄Ｍ３にクラ、りなどが生じることが製造上大き
な問題となりている０例えばＡｎ配線の場合、コンタ、
クトホールの段差のところでＡＪにクラ、りが入り配線
の断線の原因となった。その解決策の１つとしてテーパ
４エツチング法が開発されたが、これはテーパ部分が面
積を占るため素子の集積化を妨げるという難点があった
。
本発明は素子の集積化を妨げることなく、段差の悪影譬
を防止する半導体装置の製造方法を提供するものである
。
を防止する半導体装置の製造方法を提供するものである
。
本発明者は段差が全体として滑らかであるか急峻である
かということよシも、段差部の角が鋭角であることが次
に形成する薄膜にクラ、りを生じる根本の原因であるこ
とに着目し、急峻な段差部の角をとることで前述の問題
点を解決できることをつきとめ九。そこで本発明におい
ては、半導体基板上の急峻な段差が形成された面に回転
塗布法によシ薄膜を形成し、この薄膜と前記段差部の材
料のいずれをも工、チングできるドライエツチング法で
全面エツチングをして前記段差部の角をとることを特徴
とする特許転塗布法とは薄膜を形成する材料を溶解した
滴液を基板表面に滴下後、基板を回転して遠心力で被膜
形成する方法である０、又、ドライエツチング法とは、
プラズマエツチング、リア）ティダイオ／エツチング、
ス／奇ツタエツチング、イオンｉりフグ法などプラズマ
をエツチングに利用する方法である。回転塗布で形成す
る薄膜は有機膜、無機膜を問わない０例えば有機溶剤に
高分子材料を溶解し九溶液、フォトレジスト。
かということよシも、段差部の角が鋭角であることが次
に形成する薄膜にクラ、りを生じる根本の原因であるこ
とに着目し、急峻な段差部の角をとることで前述の問題
点を解決できることをつきとめ九。そこで本発明におい
ては、半導体基板上の急峻な段差が形成された面に回転
塗布法によシ薄膜を形成し、この薄膜と前記段差部の材
料のいずれをも工、チングできるドライエツチング法で
全面エツチングをして前記段差部の角をとることを特徴
とする特許転塗布法とは薄膜を形成する材料を溶解した
滴液を基板表面に滴下後、基板を回転して遠心力で被膜
形成する方法である０、又、ドライエツチング法とは、
プラズマエツチング、リア）ティダイオ／エツチング、
ス／奇ツタエツチング、イオンｉりフグ法などプラズマ
をエツチングに利用する方法である。回転塗布で形成す
る薄膜は有機膜、無機膜を問わない０例えば有機溶剤に
高分子材料を溶解し九溶液、フォトレジスト。
ＥＢレジスト、Ｘ線レジストなど、またスビンオング２
スなども利用できる０段差部を形成する材料としては酸
化膜、窒化膜、ＡＩ などの金属膜、／リシリコンな
どの半導体膜などがある。
スなども利用できる０段差部を形成する材料としては酸
化膜、窒化膜、ＡＩ などの金属膜、／リシリコンな
どの半導体膜などがある。
次に本発明の実施例を第２図を用いて説明する。８１
基板１１の表面に熱酸化法によシ１０００℃で酸化１
ｉ１２を厚み１μ吻成し、つづいて同表面に０ＦＰＲ８
００等のし、ジス）７３を厚み１μｍ形成する（ａ）０
次いで光藤光法で幅３＃−間隔３μｍのレジストノ４タ
ーンを形成し、つづいてＣＦ４とＨｌを反応性ガスとす
るりアクティブイオンエツチング法で酸化膜１２を・々
ターニングし−て急峻な段差を形成する（ｂ）。つづい
てＰ■島のレジスト１４を回転塗布法で厚み０２μｍ形
成する（Ｃ）、つづいて１７０℃、ＩＨの高温処理をし
た後、ＣＦ４と０２ を反応性ガスとしてＯ，／ＣＦ
４＝ １の条件で圧力０．２ Ｔｏｒｒ でケミカル
ドライエツチング装置によシフ２ズマエ、チングする（
荀。
基板１１の表面に熱酸化法によシ１０００℃で酸化１
ｉ１２を厚み１μ吻成し、つづいて同表面に０ＦＰＲ８
００等のし、ジス）７３を厚み１μｍ形成する（ａ）０
次いで光藤光法で幅３＃−間隔３μｍのレジストノ４タ
ーンを形成し、つづいてＣＦ４とＨｌを反応性ガスとす
るりアクティブイオンエツチング法で酸化膜１２を・々
ターニングし−て急峻な段差を形成する（ｂ）。つづい
てＰ■島のレジスト１４を回転塗布法で厚み０２μｍ形
成する（Ｃ）、つづいて１７０℃、ＩＨの高温処理をし
た後、ＣＦ４と０２ を反応性ガスとしてＯ，／ＣＦ
４＝ １の条件で圧力０．２ Ｔｏｒｒ でケミカル
ドライエツチング装置によシフ２ズマエ、チングする（
荀。
そして過酸化水素水と硫酸の混合液でレジスト１４を除
去する（→。これによシ図に示すように酸化膜１２の角
が丸くなりた段差を形成することができた０次にこの上
にスノ臂ツタ蒸着法でＡｌ膜１５を膜厚０．７μｍ形成
した（ｆ）。この結果、１１ＭＡ１５にはクラ、りの発
生が認められなかった。
去する（→。これによシ図に示すように酸化膜１２の角
が丸くなりた段差を形成することができた０次にこの上
にスノ臂ツタ蒸着法でＡｌ膜１５を膜厚０．７μｍ形成
した（ｆ）。この結果、１１ＭＡ１５にはクラ、りの発
生が認められなかった。
以上のように本発明によれば、半導体基板上の凹凸面の
段差部にテーノをつけることなく、段差部の角をとるこ
とでその上に形成される薄膜のクラ、り発生を確実に防
止することができ、従りて素子の高集積化を妨げること
なく半導体装置の信頼性を向上させることができる。
段差部にテーノをつけることなく、段差部の角をとるこ
とでその上に形成される薄膜のクラ、り発生を確実に防
止することができ、従りて素子の高集積化を妨げること
なく半導体装置の信頼性を向上させることができる。
本発明は又、段差が露光に及を了す悪影響を４低減する
効果をもつ。又、本発明は実施例のように直線状の段差
部がある場合に限ることなく、例えばコンタクトホール
の段差に４当然適用できる。
効果をもつ。又、本発明は実施例のように直線状の段差
部がある場合に限ることなく、例えばコンタクトホール
の段差に４当然適用できる。
第１図は従来の半導体装置の一般的な製造工程を説明す
るための図、第２図（１）〜（ｆ）は本発明の一実施例
の製造工程を説明するための図である。 １１・・・８１ 基板、１２・・・酸化膜、１３・・
・レジスト、１４・・・レジスト（回転塗布）、１５・
・・Ａ／膜。 出願人代理人 弁理士 鈴 江 武 彦第１ ｒ″！ “２！ｊ 、３
るための図、第２図（１）〜（ｆ）は本発明の一実施例
の製造工程を説明するための図である。 １１・・・８１ 基板、１２・・・酸化膜、１３・・
・レジスト、１４・・・レジスト（回転塗布）、１５・
・・Ａ／膜。 出願人代理人 弁理士 鈴 江 武 彦第１ ｒ″！ “２！ｊ 、３
Claims (1)
- 半導体基板上の急峻な段差が形成された面に回転塗布法
により薄膜を形成し、この薄膜と前記段差部の材料のい
ずれをも工、チングできるドツイエ、チング法で全画工
、チングして前記段差部の・角をとる工程を有すること
を特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56100928A JPS582031A (ja) | 1981-06-29 | 1981-06-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56100928A JPS582031A (ja) | 1981-06-29 | 1981-06-29 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS582031A true JPS582031A (ja) | 1983-01-07 |
Family
ID=14287007
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56100928A Pending JPS582031A (ja) | 1981-06-29 | 1981-06-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS582031A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62266833A (ja) * | 1986-05-14 | 1987-11-19 | Mitsubishi Electric Corp | 微細加工方法 |
| US4965226A (en) * | 1987-10-16 | 1990-10-23 | U.S. Philips Corporation | Method of forming an interconnection between conductive levels |
-
1981
- 1981-06-29 JP JP56100928A patent/JPS582031A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62266833A (ja) * | 1986-05-14 | 1987-11-19 | Mitsubishi Electric Corp | 微細加工方法 |
| US4965226A (en) * | 1987-10-16 | 1990-10-23 | U.S. Philips Corporation | Method of forming an interconnection between conductive levels |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS582031A (ja) | 半導体装置の製造方法 | |
| JP2002110654A (ja) | 半導体装置の製造方法 | |
| JPS5914889B2 (ja) | 半導体装置の製造方法 | |
| JPS5910059B2 (ja) | 半導体装置の製法 | |
| JPS6386434A (ja) | レジストパタ−ン形成方法 | |
| JPS59201422A (ja) | 半導体装置の製造方法 | |
| JP3815413B2 (ja) | 半導体装置の製造方法 | |
| JP2937537B2 (ja) | パターン形成方法 | |
| JPS58132933A (ja) | 選択ドライエツチング方法 | |
| JPS60196947A (ja) | 半導体装置の製造方法 | |
| JPH0143453B2 (ja) | ||
| JPS5887276A (ja) | ドライエツチング後処理方法 | |
| JPH03242930A (ja) | 半導体装置の製造方法 | |
| JPS6390832A (ja) | パタ−ン形成方法 | |
| JPS5536927A (en) | Manufacturing of semiconductor device | |
| KR960013140B1 (ko) | 반도체 소자의 제조 방법 | |
| JPH0319692B2 (ja) | ||
| JPH02294017A (ja) | リソグラフィ法 | |
| JPH0629318A (ja) | 薄膜トランジスタの製造方法 | |
| JPS59136931A (ja) | 半導体装置の製造方法 | |
| JPH03159127A (ja) | 半導体装置の製造方法 | |
| JPS59132B2 (ja) | 酸化膜の形成方法 | |
| JPH03188447A (ja) | レジストパターンの形成方法 | |
| JPS6354726A (ja) | レジスト膜のエツチング方法 | |
| JPS6411938B2 (ja) |