JPH0926835A - リセット回路 - Google Patents

Abstract

(57)【要約】 【目的】 簡単な構成で、電源がマイクロコンピュータ
の最低動作電圧未満まで瞬断してしまった場合に、確実
にマイクロコンピュータの為のリセット信号を発生する
ことのできるリセット回路を提供することを目的とす
る。 【構成】 電源ＶＤＤが定常状態からマイクロコンピュ
ータ８の最低動作電圧より低い電圧まで低下し、その後
電源ＶＤＤが定常状態まで上昇する時、電源ＶＤＤの変
化に応じて変化する基準電圧及び時定数回路１１、１４
の電圧の間で、前記基準電圧の方が前記時定数回路１
１、１４の電圧より高くなる期間ができる様に、少なく
とも、分割抵抗１２、１３の抵抗比又は前記時定数回路
１１、１４の定数の何れか一方を設定することにより、
比較器１５から確実にリセット信号を発生することが可
能となる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、マイクロコンピュータ
に於いて、該マイクロコンピュータの電源電圧が定常状
態から該マイクロコンピュータの最低動作電圧未満まで
瞬断してしまった場合に、リセット信号を発生する様に
構成されたリセット回路に関する。

【０００２】

【従来の技術】図５は従来のリセット回路を示す図であ
り、マイクロコンピュータの為のリセット信号を発生す
るものである。図５に於いて、（１）はマイクロコンピ
ュータであり、端子（２）（３）を有している。端子
（２）は電源ＶＤＤ（例えば５ボルト）と接続され、端
子（３）及び接地の間にはコンデンサ（４）が接続され
ている。尚、前記マイクロコンピュータ（１）は、電源
ＶＤＤが３ボルト以上となった時に正常動作する。前記
マイクロコンピュータ（１）内部に於いて、（５）は抵
抗であり、端子（２）（３）の間に接続され前記コンデ
ンサ（４）と共に時定数回路を構成する。また、（６）
はダイオードであり、カソード及びアノードは各々端子
（２）（３）と接続される。また、（７）はシュミット
インバータであり、異なる２個のスレッショルド電圧Ｖ
ｔｈｈ（０．７ＶＤＤ）及びＶｔｈｌ（０．３ＶＤＤ）
を有し、マイクロコンピュータ（１）の為のリセット信
号を出力する。勿論、該シュミットインバータ（７）の
スレッショルド電圧は電源電圧ＶＤＤの大きさに応じて
変化する。尚、該シュミットインバータ（７）は、図示
はしていないが電源ＶＤＤと接続されて動作するもので
あり、電源ＶＤＤが２ボルト以上となった時に正常動作
する構成となっているものとする。

【０００３】以上の如く構成された図５の従来のリセッ
ト回路の動作を、図６及び図７の動作波形図を基に説明
する。まず、電源ＶＤＤが投入されると、電源ＶＤＤは
立ち上がる過渡期を経て定常状態（５ボルト）に至る
（図６実線）。また、前記時定数回路が抵抗（５）の抵
抗値及びコンデンサ（４）の容量で定まる時定数で充電
を行い、端子（３）に現れるコンデンサ（４）の端子電
圧は前記時定数に従って上昇する（図６一点鎖線）。そ
して、時刻Ｔ１に於いて、電源ＶＤＤが２ボルトを越え
るとシュミットインバータ（７）が正常動作を始め、該
シュミットインバータ（７）からはハイレベルのリセッ
ト信号が出力される。尚、時刻Ｔ１から時刻Ｔ２までの
期間は、電源ＶＤＤの過渡期を含む為、シュミットイン
バータ（７）から出力されるリセット信号のハイレベル
は、２ボルトから５ボルトへ上昇する値となる。その
後、電源ＶＤＤが定常状態に至り、時刻Ｔ２に於いてコ
ンデンサ（４）の端子電圧がシュミットインバータ
（７）の高い側のスレッショルド電圧Ｖｔｈｈを越える
と、シュミットインバータ（７）の出力はローレベル
（０ボルト）となる。即ち、マイクロコンピュータ
（１）は、時刻Ｔ１及びＴ２の間でリセットされ、時刻
Ｔ２以降にリセット解除され、プログラムに基づく論理
演算処理の実行を開始することになる。

【０００４】さて、電源ＶＤＤの定常状態に於いて、電
源ＶＤＤが何らかの理由により、マイクロコンピュータ
（１）の最低動作電圧（３ボルト）未満まで瞬断してし
まった場合を考える（図７実線）。この場合、当然の事
ながら、シュミットインバータ（７）のスレッショルド
電圧Ｖｔｈｈ及びＶｔｈｌも、各々電源ＶＤＤの変動に
応答して変動する（図７二点鎖線及び一点鎖線）。電源
ＶＤＤが瞬断する以前の定常状態では、コンデンサ
（４）の端子電圧は５ボルトに満充電された状態であ
り、その後、電源ＶＤＤが下降する軌跡に於いては、端
子（２）の電圧が端子（３）の電圧よりダイオード
（６）の順方向電圧だけ低くなった時点で、該ダイオー
ド（６）が導通し、コンデンサ（４）の端子電圧も電源
ＶＤＤの下降軌跡と同じ傾きで放電し下降する（破
線）。その後、電源ＶＤＤが上昇し始めると、ダイオー
ド（６）がオフし、コンデンサ（４）は前記時定数に従
って充電を開始しその端子電圧が上昇する（破線）。即
ち、コンデンサ（４）の端子電圧は、電源ＶＤＤの瞬断
時にシュミットインバータ（７）の高い側のスレッショ
ルド電圧Ｖｔｈｈ以下に下降することはない。

【０００５】

【発明が解決しようとする課題】上記した如く、電源Ｖ
ＤＤがマイクロコンピュータ（１）の最低動作電圧未満
まで瞬断してしまった場合、該マイクロコンピュータ
（１）の正常動作は保証できない。故に、この場合はリ
セット信号の発生が必要となる。ところが、シュミット
インバータ（７）の出力はローレベルを保持したままで
あり、即ち、リセット信号は発生しない。従って、マイ
クロコンピュータ（１）はこの瞬断により誤動作状態と
なったまま、電源ＶＤＤの瞬断からの復帰後もリセット
されずに誤動作を継続してしまう問題があった。

【０００６】また、電源ＶＤＤがマイクロコンピュータ
の最低動作電圧未満まで瞬断してしまった場合に、確実
にリセット信号を発生させるには、マイクロコンピュー
タとは別チップの電圧レベル検出回路を設け該回路から
リセット信号をマイクロコンピュータに印加してやる方
法もある。しかしながら、この方法では、チップ数が増
えてコスト高となる問題がある。

【０００７】そこで、本発明は、簡単な構成で、電源が
マイクロコンピュータの最低動作電圧未満まで瞬断して
しまった場合に、確実にマイクロコンピュータの為のリ
セット信号を発生することのできるリセット回路を提供
することを目的とする。

【０００８】

【課題を解決するための手段】本発明は、前記問題点を
解決する為に成されたものであり、その特徴とするとこ
ろは、マイクロコンピュータに於いて、該マイクロコン
ピュータの電源電圧を所定比に分割し基準電圧とする分
割抵抗と、所定時定数を有し、前記電源電圧が印加され
る時定数回路と、一方の入力に前記基準電圧が印加され
ると共に他方の入力に前記時定数回路から得られる前記
電源電圧に応答した電圧が印加され、前記マイクロコン
ピュータの為のリセット信号を発生する比較器と、を備
え、前記電源電圧が定常状態から前記マイクロコンピュ
ータの最低動作電圧より低い電圧まで低下し、その後前
記電源電圧が定常状態まで上昇する時、前記電源電圧の
変化に応じて変化する前記基準電圧及び前記時定数回路
の電圧の間で、前記基準電圧の方が前記時定数回路の電
圧より高くなる期間ができる様に、少なくとも、前記分
割抵抗の抵抗比又は前記時定数回路の定数の何れか一方
を設定する点である。

【０００９】

【作用】本発明によれば、電源電圧が定常状態からマイ
クロコンピュータの最低動作電圧より低い電圧まで低下
し、その後前記電源電圧が定常状態まで上昇する時、前
記電源電圧の変化に応じて変化する基準電圧及び時定数
回路の電圧の間で、前記基準電圧の方が前記時定数回路
の電圧より高くなる期間ができる様に、少なくとも、前
記分割抵抗の抵抗比又は前記時定数回路の定数の何れか
一方を設定することにより、確実にリセット信号を発生
することが可能となる。

【００１０】

【実施例】本発明の詳細を図面に従って具体的に説明す
る。図１は本発明のリセット回路を示す図である。図１
にて出力されるリセット信号はマイクロコンピュータの
イニシャライズの為に使用される。図１に於いて、
（８）はマイクロコンピュータであり、端子（９）（１
０）を有する。該マイクロコンピュータ（１）は、電源
ＶＤＤが３ボルト以上の時に正常動作する。端子（９）
は電源ＶＤＤ（定常状態で５ボルト）と接続され、端子
（１０）及び接地の間にはコンデンサ（１１）が接続さ
れている。前記マイクロコンピュータ（８）内部に於い
て、（１２）（１３）は端子（９）及び接地の間に直列
接続された分割抵抗であり、電源ＶＤＤを所定比に分割
し、抵抗（１２）（１３）の接続点から基準電圧を発生
するものである。本実施例に於いては、抵抗（１２）
（１３）の抵抗値を１：４に設定するものとする。即
ち、基準電圧は定常状態で４ボルトとなる。（１４）は
抵抗であり、端子（９）（１０）の間に接続され、コン
デンサ（１１）と共に時定数回路を構成する。（１５）
は比較器であり、＋端子には分割抵抗（１２）（１３）
の接続点電圧が印加され、−端子には前記時定数回路の
出力即ちコンデンサ（１１）の端子電圧が印加され、＋
端子及び−端子の入力電圧の大小関係に応じてリセット
信号を出力する。尚、比較器（１５）は、図示はしてい
ないが、電源ＶＤＤが印加されて動作するものであり、
電源ＶＤＤが２ボルト以上となった時点で正常比較動作
を開始する。また、（１６）はダイオードであり、カソ
ード及びアノードが各々端子（９）（１０）と接続され
ており、図５の従来回路のダイオード（６）と同様の作
用を行う。

【００１１】以下、図１の動作を図２、図３、及び図４
の動作波形図を基に説明する。まず、電源ＶＤＤが投入
されると、電源ＶＤＤは立ち上がる過渡期を経て定常状
態（５ボルト）に至る（図２実線）。また、前記時定数
回路が抵抗（１４）の抵抗値及びコンデンサ（１１）の
容量で定まる時定数で充電を行い、端子（１０）に現れ
るコンデンサ（１１）の端子電圧は前記時定数に従って
上昇する（図２二点鎖線）。また、分割抵抗（１２）
（１３）の接続点電圧（基準電圧）が電源ＶＤＤの上昇
に伴い両抵抗（１２）（１３）の抵抗比に応じて上昇す
る（図２一点鎖線）。電源ＶＤＤの過渡期に於いて、電
源ＶＤＤが２ボルトを越えると、比較器（１５）からは
ハイレベル即ちマイクロコンピュータ（８）をイニシャ
ライズする為のリセット信号が出力される。尚、時刻Ｔ
１からＴ２までの期間では、比較器（１５）はハイレベ
ルの出力を保持するが、このハイレベルは電源ＶＤＤに
依存する為、２ボルトから５ボルトの範囲で変化する。
その後、電源ＶＤＤが定常状態となった後の時刻Ｔ２に
至ると、コンデンサ（１１）の端子電圧が基準電圧より
高くなる為、比較器（１５）の出力はローレベル（０ボ
ルト）となる。即ち、時刻Ｔ１からＴ２までリセット信
号がハイレベルとなり、この期間だけマイクロコンピュ
ータ（８）がイニシャライズされることになる。

【００１２】さて、電源ＶＤＤが定常状態（５ボルト）
で安定している状態から、何らかの原因により、マイク
ロコンピュータ（８）の安定動作電圧範囲内（３ボルト
〜５ボルト）で瞬断した場合を考える（図３実線）。こ
の場合、当然の事ながら、比較器（１５）の基準電圧
も、電源ＶＤＤの変動に応答して変動する（図３一点鎖
線）。電源ＶＤＤが瞬断する以前の定常状態では、コン
デンサ（１１）の端子電圧は５ボルトに満充電された状
態であり、その後、電源ＶＤＤが下降する軌跡に於いて
は、端子（９）の電圧が端子（１０）の電圧よりダイオ
ード（１６）の順方向電圧だけ低くなった時点で、該ダ
イオード（１６）が導通し、コンデンサ（１１）の端子
電圧も電源ＶＤＤの下降軌跡と同じ傾きで放電し下降す
る（図３破線）。その後、電源ＶＤＤが上昇し始める
と、ダイオード（１６）がオフし、コンデンサ（１１）
は前記時定数に従って充電を開始しその端子電圧が上昇
する（図３破線）。この時は、前記時定数回路の電圧が
前記基準電圧より常に高い状態を継続するので、比較器
（１５）の出力はローレベルのままであり、リセット信
号は発生しない。即ち、電源ＶＤＤがマイクロコンピュ
ータ（８）の安定動作電圧範囲内で瞬断した場合では、
マイクロコンピュータ（８）は正常動作を継続できるの
で、リセット信号の発生は元々不要であり、該リセット
信号が発生しない構成となっている。

【００１３】一方、電源ＶＤＤが定常状態（５ボルト）
で安定している状態から、何らかの原因により、マイク
ロコンピュータ（８）の安定動作電圧を下回って（３ボ
ルト未満）瞬断した場合を考える（図４実線）。この場
合、当然の事ながら、比較器（１５）の基準電圧も、電
源ＶＤＤの変動に応答して変動する（図４一点鎖線）。
電源ＶＤＤが瞬断する以前の定常状態では、コンデンサ
（１１）の端子電圧は５ボルトに満充電された状態であ
り、その後、電源ＶＤＤが下降する軌跡に於いては、端
子（９）の電圧が端子（１０）の電圧よりダイオード
（１６）の順方向電圧だけ低くなった時点で、該ダイオ
ード（１６）が導通し、コンデンサ（１１）の端子電圧
も電源ＶＤＤの下降軌跡と同じ傾きで放電し下降する
（図４破線）。その後、電源ＶＤＤが上昇し始めると、
ダイオード（１６）がオフし、コンデンサ（１１）は前
記時定数に従って充電を開始しその端子電圧が上昇する
（図４破線）。ここで、電源ＶＤＤが瞬断から復帰して
上昇する過渡期から定常状態で安定するまでの期間に於
いて、前記基準電圧が前記時定数回路の出力電圧より高
い期間が存在する様に、少なくとも分割抵抗（１２）
（１３）の抵抗比、又は、抵抗（１４）の抵抗値及びコ
ンデンサ（１１）の容量で定まる時定数の何れか一方を
設定すればよい。これより、時刻Ｔ３からＴ４の間に於
いて比較器（１５）の出力がハイレベルとなり、即ちリ
セット信号が発生し、マイクロコンピュータ（８）は確
実にイニシャライズされ、電源ＶＤＤの瞬断後の誤動作
を防止できる。

【００１４】以上より、マイクロコンピュータ（８）の
電源ＶＤＤが該マイクロコンピュータ（８）の最低動作
電圧未満まで瞬断した場合でも、簡単な構成で確実に該
マイクロコンピュータ（８）の為のリセット信号を発生
できる。よって、従来生じていた様な、リセット信号が
要求される事態でリセット信号が発生できなかったり、
或いは確実にリセット信号を発生させる為の構成とした
が故にコスト高を強いられていた問題を解決できる。

【００１５】

【発明の効果】本発明によれば、マイクロコンピュータ
の電源が該マイクロコンピュータの最低動作電圧未満ま
で瞬断した場合でも、簡単な構成で確実に該マイクロコ
ンピュータの為のリセット信号を発生できる。よって、
従来生じていた様な、リセット信号が要求される事態で
リセット信号が発生できなかったり、或いは確実にリセ
ット信号を発生させる為の構成としたが故にコスト高を
強いられていた問題を解決できる利点が得られる。

【図面の簡単な説明】

【図１】本発明のリセット回路を示す図である。

【図２】図１の電源投入時の動作を示す波形図である。

【図３】図１が最低動作電圧以上で瞬断した場合の動作
を示す波形図である。

【図４】図１が最低動作電圧未満で瞬断した場合の動作
を示す波形図である。

【図５】従来のリセット回路を示す図である。

【図６】図６の電源投入時の動作を示す波形図である。

【図７】図６の最低動作電圧未満での動作を示す波形図
である。

【符号の説明】

（８） マイクロコンピュータ （１１） コンデンサ （１２）（１３） 分割抵抗 （１４） 抵抗 （１５） 比較器

Claims (2)

【特許請求の範囲】
1. 【請求項１】 マイクロコンピュータに於いて、 該マイクロコンピュータの電源電圧を所定比に分割し基
   準電圧とする分割抵抗と、 所定時定数を有し、前記電源電圧が印加される時定数回
   路と、 一方の入力に前記基準電圧が印加されると共に他方の入
   力に前記時定数回路から得られる前記電源電圧に応答し
   た電圧が印加され、前記マイクロコンピュータの為のリ
   セット信号を発生する比較器と、を備え、 前記電源電圧が定常状態から前記マイクロコンピュータ
   の最低動作電圧より低い電圧まで低下し、その後前記電
   源電圧が定常状態まで上昇する時、前記電源電圧の変化
   に応じて変化する前記基準電圧及び前記時定数回路の電
   圧の間で、前記基準電圧の方が前記時定数回路の電圧よ
   り高くなる期間ができる様に、少なくとも、前記分割抵
   抗の抵抗比又は前記時定数回路の定数の何れか一方を設
   定することを特徴とするリセット回路。
2. 【請求項２】 前記電源電圧が定常状態から前記マイク
   ロコンピュータの最低動作電圧より高い電圧範囲で低下
   し、その後前記電源電圧が定常状態まで上昇する時、前
   記時定数回路の電圧が前記基準電圧より常に高い状態の
   ままである様に、少なくとも前記分割抵抗の抵抗比又は
   前記時定数回路の定数の何れか一方が設定されているこ
   とを特徴とする請求項１記載のリセット回路。