JPS5838435Y2 - リセット信号発生回路 - Google Patents
リセット信号発生回路Info
- Publication number
- JPS5838435Y2 JPS5838435Y2 JP8154479U JP8154479U JPS5838435Y2 JP S5838435 Y2 JPS5838435 Y2 JP S5838435Y2 JP 8154479 U JP8154479 U JP 8154479U JP 8154479 U JP8154479 U JP 8154479U JP S5838435 Y2 JPS5838435 Y2 JP S5838435Y2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- voltage
- reset signal
- power supply
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electronic Switches (AREA)
Description
【考案の詳細な説明】
本考案は、電子卓上計算機のように、電源投入スイッチ
を有する電気機器のリセット信号発生回路に関するもの
である。
を有する電気機器のリセット信号発生回路に関するもの
である。
従来の例を第１図に示す。
第１図において、スイッチ９が投入されると電源電圧１
０は一般に容量性負荷８のためにある時定数をもって立
ち上がる。
０は一般に容量性負荷８のためにある時定数をもって立
ち上がる。
この時比較器１０基準電巴端子は分圧抵抗２と３との分
圧比により、電源電圧１０の立ち上がりと同じ時定数に
て立ち上がる。
圧比により、電源電圧１０の立ち上がりと同じ時定数に
て立ち上がる。
ここで電源電圧１０がツェナーダイオード７のツェナー
電圧以下にある時は比較器１の出力端からリセット信号
が発生される。
電圧以下にある時は比較器１の出力端からリセット信号
が発生される。
次に電源電圧１０がツェナーダイオードＴのツェナー電
圧以上となると抵抗５を介し該抵抗５とコンデンサ４か
ら央部る時定数によりコンデンサ４への充電が開始され
る。
圧以上となると抵抗５を介し該抵抗５とコンデンサ４か
ら央部る時定数によりコンデンサ４への充電が開始され
る。
該コンデンサ４上の端子電圧すなわち比較電圧が前記抵
抗２と３との分圧電圧より大きくなると前記リセット信
号は解除される。
抗２と３との分圧電圧より大きくなると前記リセット信
号は解除される。
次にスイッチ９が開放されると容量性負荷８に充電され
た電荷は各種抵抗を通して放電を開始する。
た電荷は各種抵抗を通して放電を開始する。
更にツェナダイオードγのカソード側電圧次ツェナー電
圧以下となると、コンデンサ４に充電された電荷は抵抗
５及び６を介して放電する。
圧以下となると、コンデンサ４に充電された電荷は抵抗
５及び６を介して放電する。
しかしながら該抵抗５はスィッチ９投入時の遅延時間を
大きく得るために大きな値となっている。
大きく得るために大きな値となっている。
従って、ツェナーダイオードγのカソード側電圧が該ツ
ェナー電圧以下となってもコンデンサ４上の比較電圧は
前記抵抗２と３との分圧電圧よりすぐには小さくならな
い。
ェナー電圧以下となってもコンデンサ４上の比較電圧は
前記抵抗２と３との分圧電圧よりすぐには小さくならな
い。
よってスイッチ９により電源電圧１０が開放された時す
ぐには比較器１よりリセット信号は発生しない。
ぐには比較器１よりリセット信号は発生しない。
一般に電子機器は多数の電源を備えている場合が多いが
、１つの電源がわずかながら残っている為に素子を破壊
することがあった。
、１つの電源がわずかながら残っている為に素子を破壊
することがあった。
本考案の目的は、上記した従来技術の欠点をなくし、電
源遮断時における電源電圧の不安定から生じる素子破壊
を防止することである。
源遮断時における電源電圧の不安定から生じる素子破壊
を防止することである。
本考案は、電源投入時と電源遮断時とにおいて電圧検出
の遅延時間を変えられることに着目し、遅延時間を設定
す名吟定数回路の時定数が電源遮断時には小さくなるよ
う工夫したものである。
の遅延時間を変えられることに着目し、遅延時間を設定
す名吟定数回路の時定数が電源遮断時には小さくなるよ
う工夫したものである。
本考案の実施例を第２図に示す。
第２図においてスイッチ９が投入される場合の動作は第
１図における動作と同一である。
１図における動作と同一である。
スイッチ９が開放されると、容量性負荷８に充電された
電荷は各種抵抗負荷を通して放電が開始する。
電荷は各種抵抗負荷を通して放電が開始する。
一方コンデンサ４の充電電荷はダイオード１２及び抵抗
６とを介して放電される。
６とを介して放電される。
一般に抵抗６は遅延用抵抗５に比してきわめて小さいた
めに、コンデンサ４の放電時間は容量性負荷８の放電時
間に比してきわめて小さくすることができる。
めに、コンデンサ４の放電時間は容量性負荷８の放電時
間に比してきわめて小さくすることができる。
従ってスイッチ９の開放後、ツェナーダイオード７のカ
ソード電圧が該ツェナーダイオード７のラニー電圧以下
となる時とほぼ同時に、（ダイオード１２のアノード電
圧）〈（抵抗２と抵抗３との分圧電圧）となり、比較器
１によりリセット信号を発生させることができる。
ソード電圧が該ツェナーダイオード７のラニー電圧以下
となる時とほぼ同時に、（ダイオード１２のアノード電
圧）〈（抵抗２と抵抗３との分圧電圧）となり、比較器
１によりリセット信号を発生させることができる。
本考案によれば、リセット信号発生回路に必要とされる
遅延回路の時定数を電源投入時は大きく、電源遮断時は
小さくなるよう工夫することによって電源遮断時におい
てもすぐリセット信号を発生させることができるので、
この電源がわずかながら残っている場合においても素子
の破壊を防止することができる。
遅延回路の時定数を電源投入時は大きく、電源遮断時は
小さくなるよう工夫することによって電源遮断時におい
てもすぐリセット信号を発生させることができるので、
この電源がわずかながら残っている場合においても素子
の破壊を防止することができる。
第１図は従来のリセット信号発生回路を示す回路図、第
２図は本考案リセット信号発生回路の一実施例を示す回
路図である。 図において、１は比較器、２及び３は電源電圧分圧用抵
抗、４は遅延時間設定用コンデンサ、５は遅延時間設定
用抵抗（第２抵抗）、６は電圧検出用抵抗（第１抵抗）
、γはツェナーダイオード、８は容量性負荷、９はスイ
ッチ、１ａは電源電圧、１１は比較器１の負荷、１２は
ダイオードである。
２図は本考案リセット信号発生回路の一実施例を示す回
路図である。 図において、１は比較器、２及び３は電源電圧分圧用抵
抗、４は遅延時間設定用コンデンサ、５は遅延時間設定
用抵抗（第２抵抗）、６は電圧検出用抵抗（第１抵抗）
、γはツェナーダイオード、８は容量性負荷、９はスイ
ッチ、１ａは電源電圧、１１は比較器１の負荷、１２は
ダイオードである。
Claims (1)
- 【実用新案登録請求の範囲】 カソードが電源正極側、アノードが第１抵抗を介して電
源負極側に接続されたツェナーダイオードと、第２抵抗
を介して前記第１抵抗の両端に接続されたコンデンサと
、電源両端に接続された分圧抵抗と、該分圧抵抗による
基準電圧と前記コンデンサ上の比較電圧とを比較し、基
準電圧が比較電圧より大きい間リセット信号を発生する
比較器とを備えたものに卦いて、 カソードが前記ツェナーダイオードのアノードと第１抵
抗との接続中点に接続されたダイオードのアノードを前
記第２抵抗とコンデンサとの接続中点に接続してなるリ
セット信号発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8154479U JPS5838435Y2 (ja) | 1979-06-13 | 1979-06-13 | リセット信号発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8154479U JPS5838435Y2 (ja) | 1979-06-13 | 1979-06-13 | リセット信号発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS561231U JPS561231U (ja) | 1981-01-08 |
| JPS5838435Y2 true JPS5838435Y2 (ja) | 1983-08-31 |
Family
ID=29314817
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8154479U Expired JPS5838435Y2 (ja) | 1979-06-13 | 1979-06-13 | リセット信号発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5838435Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019129152A (ja) * | 2018-01-25 | 2019-08-01 | シチズン時計株式会社 | Ｌｅｄ照明装置 |
-
1979
- 1979-06-13 JP JP8154479U patent/JPS5838435Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS561231U (ja) | 1981-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2731528B2 (ja) | 直流電源瞬断検出装置 | |
| JP2004282964A (ja) | 電源回路 | |
| JPH07105703B2 (ja) | リセツト信号発生回路 | |
| JP2952315B2 (ja) | 蓄電池装置 | |
| JPS6016983Y2 (ja) | リセツト回路 | |
| JPS5826850B2 (ja) | アステ−ブルマルチバイブレ−タ | |
| JPH0642767B2 (ja) | システムリセット回路 | |
| JPH063454Y2 (ja) | メモリ用バックアップ回路 | |
| JP2696847B2 (ja) | 車両の充電制御装置 | |
| JPS62234417A (ja) | パワ−オン・リセツト回路 | |
| JPH0528823Y2 (ja) | ||
| JP2596134Y2 (ja) | スイッチング電源装置 | |
| JPH07105702B2 (ja) | リセツト信号発生回路 | |
| JPS5846584Y2 (ja) | 時限回路 | |
| KR930003911Y1 (ko) | 시간차를 가지는 리세트회로 | |
| JP3036280B2 (ja) | タイマー回路 | |
| JPH0241954Y2 (ja) | ||
| JPH07234799A (ja) | ラッチアップ保護回路 | |
| JPS6080314A (ja) | ワンシヨツト回路 | |
| JPS5838434Y2 (ja) | ディジタル装置の初期状態設定回路 | |
| JPH04417Y2 (ja) | ||
| KR860002473Y1 (ko) | 초기설정용 리세트 신호발생회로 | |
| JPS5840637A (ja) | リセット回路 | |
| JPH0555737U (ja) | 瞬時停電保護回路 | |
| JPH07118640B2 (ja) | パワ−オン・リセツト回路 |