JPH09270342A - 電子部品及びその製造方法 - Google Patents
電子部品及びその製造方法Info
- Publication number
- JPH09270342A JPH09270342A JP7672896A JP7672896A JPH09270342A JP H09270342 A JPH09270342 A JP H09270342A JP 7672896 A JP7672896 A JP 7672896A JP 7672896 A JP7672896 A JP 7672896A JP H09270342 A JPH09270342 A JP H09270342A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- electrode
- electroless
- manufacturing
- base electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Chemically Coating (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
(57)【要約】
【課題】 製造工程が簡略化できるとともに，製造に際
して環境汚染の問題のない電子部品とその製造方法とを
提供する。 【解決手段】 電子部品は，基板上１に，絶縁層２と導
体パターン３とを積層して電子部品本体１０を形成し，
電子部品本体１０の少なくとも側面の一部を覆うように
外部電極を形成する。この外部電極は，導体層２に電気
接続された下地電極５と，この下地電極を覆う表面電極
とを備えている。この表面電極を，導電性樹脂を塗布形
成した下地電極５上に無電解Ｎｉめっき膜６を形成し，
さらに，無電解Ｎｉめっき膜６上に無電解Ｐｄめっき膜
７を形成することによって形成される。
して環境汚染の問題のない電子部品とその製造方法とを
提供する。 【解決手段】 電子部品は，基板上１に，絶縁層２と導
体パターン３とを積層して電子部品本体１０を形成し，
電子部品本体１０の少なくとも側面の一部を覆うように
外部電極を形成する。この外部電極は，導体層２に電気
接続された下地電極５と，この下地電極を覆う表面電極
とを備えている。この表面電極を，導電性樹脂を塗布形
成した下地電極５上に無電解Ｎｉめっき膜６を形成し，
さらに，無電解Ｎｉめっき膜６上に無電解Ｐｄめっき膜
７を形成することによって形成される。
Description
【０００１】
【発明の属する技術分野】本発明は，電子部品及びその
製造方法に関し，詳しくは，インダクタンス（Ｌ），キ
ャパシタンス（Ｃ），電気抵抗（Ｒ）素子，薄膜ＥＭＩ
フィルタ，コモンモードチョークコイル，信号用トラン
ス，カレントセンサ，複合部品等の表面実装部品やリー
ド部品として用いられる電子部品とその製造方法に関す
る。
製造方法に関し，詳しくは，インダクタンス（Ｌ），キ
ャパシタンス（Ｃ），電気抵抗（Ｒ）素子，薄膜ＥＭＩ
フィルタ，コモンモードチョークコイル，信号用トラン
ス，カレントセンサ，複合部品等の表面実装部品やリー
ド部品として用いられる電子部品とその製造方法に関す
る。
【０００２】
【従来の技術】従来のチップ型電子部品は，絶縁性を備
えた基板上に，導体パターン，絶縁層，電極部を互いに
重畳し，焼付銀あるいは，スパッタリングによって端子
用の下地電極とし，これに半田めっきして外部電極とす
ることによって形成されている。
えた基板上に，導体パターン，絶縁層，電極部を互いに
重畳し，焼付銀あるいは，スパッタリングによって端子
用の下地電極とし，これに半田めっきして外部電極とす
ることによって形成されている。
【０００３】一方，図９に示すように，絶縁性を備えた
基板１上に，導体層２及びポリイミドからなる絶縁層３
を交互に重畳し，上面一端部に電極部４を設け，この電
極部４に接続されるように，端面部に導電性樹脂をディ
ップ塗布し，乾燥して下地電極５を形成し，この下地電
極５に，電気めっき法によってＮｉ膜，半田膜を形成
し，外部電極６を形成したものである（特願平７−１６
６９２９号公報，参照）。
基板１上に，導体層２及びポリイミドからなる絶縁層３
を交互に重畳し，上面一端部に電極部４を設け，この電
極部４に接続されるように，端面部に導電性樹脂をディ
ップ塗布し，乾燥して下地電極５を形成し，この下地電
極５に，電気めっき法によってＮｉ膜，半田膜を形成
し，外部電極６を形成したものである（特願平７−１６
６９２９号公報，参照）。
【０００４】
【発明が解決しようとする課題】しかしながら，従来技
術の外部電極を形成する方法では，電子部品の下地電極
上に金属めっき膜を施す際，メディアを混合して行うバ
レル電気めっき法を採用しているために，装置の大型化
やメディアの分離工程を有するために，製造コスト上問
題があった。
術の外部電極を形成する方法では，電子部品の下地電極
上に金属めっき膜を施す際，メディアを混合して行うバ
レル電気めっき法を採用しているために，装置の大型化
やメディアの分離工程を有するために，製造コスト上問
題があった。
【０００５】さらに，外部電極を形成するために半田め
っき浴に使用される鉛成分が，めっき廃液に含まれた
り，廃棄物として出されるために，環境汚染の問題を生
じる。
っき浴に使用される鉛成分が，めっき廃液に含まれた
り，廃棄物として出されるために，環境汚染の問題を生
じる。
【０００６】そこで，本発明の技術的課題は，製造工程
が簡略化できるとともに，製造に際して環境汚染の問題
のない電子部品及びその製造方法とを提供することにあ
る。
が簡略化できるとともに，製造に際して環境汚染の問題
のない電子部品及びその製造方法とを提供することにあ
る。
【０００７】
【課題を解決するための手段】本発明によれば，基板上
に，絶縁層と導体パターンとを積層して電子部品本体を
形成し，前記電子部品本体の少なくとも側面の一部を覆
うように外部電極を形成した電子部品において，前記外
部電極は，前記導体パターンに電気接続された下地電極
と，前記下地電極を覆う表面電極とを備え，前記表面電
極は，無電解Ｎｉめっき膜と，前記無電解Ｎｉめっき膜
上に形成された貴金属膜とを備えていることを特徴とす
る電子部品が得られる。
に，絶縁層と導体パターンとを積層して電子部品本体を
形成し，前記電子部品本体の少なくとも側面の一部を覆
うように外部電極を形成した電子部品において，前記外
部電極は，前記導体パターンに電気接続された下地電極
と，前記下地電極を覆う表面電極とを備え，前記表面電
極は，無電解Ｎｉめっき膜と，前記無電解Ｎｉめっき膜
上に形成された貴金属膜とを備えていることを特徴とす
る電子部品が得られる。
【０００８】また，本発明によれば，前記電子部品にお
いて，前記下地電極は，導電性の金属粉を樹脂に混入さ
せて，塗布し，硬化させたものからなることを特徴とす
る電子部品が得られる。
いて，前記下地電極は，導電性の金属粉を樹脂に混入さ
せて，塗布し，硬化させたものからなることを特徴とす
る電子部品が得られる。
【０００９】ここで，本発明の電子部品において，前記
貴金属膜は，金，銀，及び白金族（Ｒｕ，Ｒｈ，Ｐｄ，
Ｏｓ，Ｉｒ，Ｐｔ）の内の単体又は合金からなる金属膜
の単層又は複層の内のいずれも選択できるが，無電解め
っき法によって形成された無電解Ｐｄめっき膜からなる
ことが好ましい。
貴金属膜は，金，銀，及び白金族（Ｒｕ，Ｒｈ，Ｐｄ，
Ｏｓ，Ｉｒ，Ｐｔ）の内の単体又は合金からなる金属膜
の単層又は複層の内のいずれも選択できるが，無電解め
っき法によって形成された無電解Ｐｄめっき膜からなる
ことが好ましい。
【００１０】また，本発明によれば，基板上に，絶縁層
と導体層とを積層して電子部品本体を形成し，前記電子
部品本体の少なくとも側面の一部を覆うように外部電極
を形成する電子部品の製造方法において，前記導体層に
電気接続するように下地電極を形成し，前記下地電極上
に無電解Ｎｉめっき膜を形成し，さらに，前記無電解Ｎ
ｉめっき膜上に貴金属膜を形成することによって前記外
部電極を形成することを特徴とする電子部品の製造方法
が得られる。
と導体層とを積層して電子部品本体を形成し，前記電子
部品本体の少なくとも側面の一部を覆うように外部電極
を形成する電子部品の製造方法において，前記導体層に
電気接続するように下地電極を形成し，前記下地電極上
に無電解Ｎｉめっき膜を形成し，さらに，前記無電解Ｎ
ｉめっき膜上に貴金属膜を形成することによって前記外
部電極を形成することを特徴とする電子部品の製造方法
が得られる。
【００１１】また，本発明によれば，前記電子部品の製
造方法において，前記下地電極は，導電性の金属粉を樹
脂に混入させて塗布することによって形成されているこ
とを特徴とする電子部品の製造方法が得られる。
造方法において，前記下地電極は，導電性の金属粉を樹
脂に混入させて塗布することによって形成されているこ
とを特徴とする電子部品の製造方法が得られる。
【００１２】ここで，本発明の電子部品の製造方法にお
いて，前記貴金属膜は，金，銀，及び白金族（Ｒｕ，Ｒ
ｈ，Ｐｄ，Ｏｓ，Ｉｒ，Ｐｔ）の内の単体もしくは合金
からなる金属膜の単層又は複層の内のいずれも選択でき
るが，無電解めっき法によって形成された無電解Ｐｄめ
っき膜からなることが好ましい。
いて，前記貴金属膜は，金，銀，及び白金族（Ｒｕ，Ｒ
ｈ，Ｐｄ，Ｏｓ，Ｉｒ，Ｐｔ）の内の単体もしくは合金
からなる金属膜の単層又は複層の内のいずれも選択でき
るが，無電解めっき法によって形成された無電解Ｐｄめ
っき膜からなることが好ましい。
【００１３】
【発明の実施の形態】以下，本発明の実施の形態につい
て，図面を参照して説明する。
て，図面を参照して説明する。
【００１４】図１は本発明の実施の形態による電子部品
を示す部分概略断面図である。図１を参照すると，電子
部品１０は，基板１上に形成された絶縁樹脂からなる絶
縁層２と導体からなる導体パターン３とを交互に積層し
て，積層体を形成し，積層体の上側端部に電極部４とそ
れの一部を含めて下面端部を覆うように，下地電極５と
を形成し，さらに，電極部４と下地電極５とを覆うよう
に，無電解Ｎｉめっき膜６を形成し，さらにそれを覆う
ように無電解パラジウムめっき膜を形成してなる。
を示す部分概略断面図である。図１を参照すると，電子
部品１０は，基板１上に形成された絶縁樹脂からなる絶
縁層２と導体からなる導体パターン３とを交互に積層し
て，積層体を形成し，積層体の上側端部に電極部４とそ
れの一部を含めて下面端部を覆うように，下地電極５と
を形成し，さらに，電極部４と下地電極５とを覆うよう
に，無電解Ｎｉめっき膜６を形成し，さらにそれを覆う
ように無電解パラジウムめっき膜を形成してなる。
【００１５】図１においては，導体パターンが２層，絶
縁層が３層しか示されてはいないが，実際には，導体パ
ターン，絶縁層合わせて８層程度で構成されている。
縁層が３層しか示されてはいないが，実際には，導体パ
ターン，絶縁層合わせて８層程度で構成されている。
【００１６】図２は本発明の実施の形態による電子部品
本体の構成を示す分解組立斜視図である。図２を参照す
ると，快削性を有する絶縁性のセラミックス材料からな
る基板１上をアセトンメタノール混合液で洗浄後，ベン
ゾシクロブテン（ＢＣＢ）からなる絶縁樹脂を塗布し，
完全に硬化させて，絶縁層２ａを形成する。尚，本発明
の実施の形態において，絶縁樹脂としては，上記ＢＣＢ
の他に，ポリイミド樹脂等も使用することができる。
本体の構成を示す分解組立斜視図である。図２を参照す
ると，快削性を有する絶縁性のセラミックス材料からな
る基板１上をアセトンメタノール混合液で洗浄後，ベン
ゾシクロブテン（ＢＣＢ）からなる絶縁樹脂を塗布し，
完全に硬化させて，絶縁層２ａを形成する。尚，本発明
の実施の形態において，絶縁樹脂としては，上記ＢＣＢ
の他に，ポリイミド樹脂等も使用することができる。
【００１７】次に，この絶縁層２ａの表面を逆スパッタ
法によって洗浄し，続いてスパッタ法によって，チタン
０．０５〜０．１５μｍ程度，Ｃｕ０．２５〜０．３μ
ｍ程度の薄膜を形成し，スパイラル状のパターンを形成
するように，レジストを塗布し，フォトリソグラフィ法
によって凹部パターンを形成する。次に，この凹部パタ
ーンを埋めるように，電解Ｃｕめっきを施し，レジスト
を剥離する。次に，ウエットエッチング（ドライエッチ
ングでも可）によって，孤立パターンからなる導体パタ
ーン３ａとする。導体パターン３ａの端部において，電
極部が形成されている。次に，導体パターン３ａ上にＢ
ＣＢを塗布し，フォトリソグラフィー法によって，所望
する切り欠き１３又は貫通孔部１４を形成し，適切な条
件にて硬化を行い，導体パターン３ａと同様に，導体パ
ターン３ｂ，絶縁層２ｂと同様に，絶縁層２ｃ，導体パ
ターン３ｃ，絶縁層２ｄ，導体パターン３ｄを夫々形成
して積層し，図３に示す電子部品本体１１となる。
法によって洗浄し，続いてスパッタ法によって，チタン
０．０５〜０．１５μｍ程度，Ｃｕ０．２５〜０．３μ
ｍ程度の薄膜を形成し，スパイラル状のパターンを形成
するように，レジストを塗布し，フォトリソグラフィ法
によって凹部パターンを形成する。次に，この凹部パタ
ーンを埋めるように，電解Ｃｕめっきを施し，レジスト
を剥離する。次に，ウエットエッチング（ドライエッチ
ングでも可）によって，孤立パターンからなる導体パタ
ーン３ａとする。導体パターン３ａの端部において，電
極部が形成されている。次に，導体パターン３ａ上にＢ
ＣＢを塗布し，フォトリソグラフィー法によって，所望
する切り欠き１３又は貫通孔部１４を形成し，適切な条
件にて硬化を行い，導体パターン３ａと同様に，導体パ
ターン３ｂ，絶縁層２ｂと同様に，絶縁層２ｃ，導体パ
ターン３ｃ，絶縁層２ｄ，導体パターン３ｄを夫々形成
して積層し，図３に示す電子部品本体１１となる。
【００１８】次に，図３〜図８を参照して，電子部品本
体１１に，外部電極８，８を形成する方法について説明
する。上記説明したように，形成された図３に示す電子
部品本体１１を，図４に示すように，キャリア１８の挿
入孔１２に長手方向に挿入する。電子部品本体１１は，
図５（ａ）に示すように，キャリア１８の挿入孔１２に
挿入される。また，図５（ｂ）に示すように，電子部品
本体１１は面出しピン２１によって，下方に押し出さ
れ，下端部がキャリアから突出した状態となる。次に，
この状態で，図６に示すように，キャリア１８が下降し
て，電子部品本体１１の端面部が，定盤２２上で定厚に
のばした導電性樹脂２０に，押圧され，その端面部に導
電性樹脂をディップ塗布した後，キャリア１８が上昇す
る。このように，端面部に導電性樹脂２０をディップ塗
布した電子部品本体を１２０〜２００℃の雰囲気中で１
０〜３０分間仮乾燥を行うことで，一方の端子用の下地
電極５を形成する。
体１１に，外部電極８，８を形成する方法について説明
する。上記説明したように，形成された図３に示す電子
部品本体１１を，図４に示すように，キャリア１８の挿
入孔１２に長手方向に挿入する。電子部品本体１１は，
図５（ａ）に示すように，キャリア１８の挿入孔１２に
挿入される。また，図５（ｂ）に示すように，電子部品
本体１１は面出しピン２１によって，下方に押し出さ
れ，下端部がキャリアから突出した状態となる。次に，
この状態で，図６に示すように，キャリア１８が下降し
て，電子部品本体１１の端面部が，定盤２２上で定厚に
のばした導電性樹脂２０に，押圧され，その端面部に導
電性樹脂をディップ塗布した後，キャリア１８が上昇す
る。このように，端面部に導電性樹脂２０をディップ塗
布した電子部品本体を１２０〜２００℃の雰囲気中で１
０〜３０分間仮乾燥を行うことで，一方の端子用の下地
電極５を形成する。
【００１９】また，他方の端面も同様に面出しピン２１
によって，電子部品の他方の端面部を面出しを行い，定
盤２２上で定厚にのばした導電性樹脂２０を端面部にデ
ィップ塗布し，雰囲気中で仮乾燥して他方の端子下地電
極も形成する。
によって，電子部品の他方の端面部を面出しを行い，定
盤２２上で定厚にのばした導電性樹脂２０を端面部にデ
ィップ塗布し，雰囲気中で仮乾燥して他方の端子下地電
極も形成する。
【００２０】また，側面部の外部電極については，図７
（ａ）に示すように，マイラーテープ２４を張り付けた
治具２３上のこのマイラーテープ２４に，スクリーン版
２５を介して導電ペースト２６を，配置する電極の間隔
に応じた間隔にて，印刷した後，この上に取り付け治具
２７に固定された電子部品本体１１を取り付け治具２７
とともに，矢印２９に示すように下降させて，電子部品
本体１１の側面を印刷された導電ペースト２８を押圧し
て，電子部品本体１１の側面に導電ペーストを転写し
て，下地電極を形成する。尚，電子部品本体１１の側面
に，導電ペーストを印刷又は塗布する方法は，その他
に，取り付け治具２７に側面が上向きとなるように固定
された電子部品本体１１に直接スクリーン印刷しても良
く，又，タンポ印刷のような転写法を用いても良い。
（ａ）に示すように，マイラーテープ２４を張り付けた
治具２３上のこのマイラーテープ２４に，スクリーン版
２５を介して導電ペースト２６を，配置する電極の間隔
に応じた間隔にて，印刷した後，この上に取り付け治具
２７に固定された電子部品本体１１を取り付け治具２７
とともに，矢印２９に示すように下降させて，電子部品
本体１１の側面を印刷された導電ペースト２８を押圧し
て，電子部品本体１１の側面に導電ペーストを転写し
て，下地電極を形成する。尚，電子部品本体１１の側面
に，導電ペーストを印刷又は塗布する方法は，その他
に，取り付け治具２７に側面が上向きとなるように固定
された電子部品本体１１に直接スクリーン印刷しても良
く，又，タンポ印刷のような転写法を用いても良い。
【００２１】次に，２００〜２５０℃の雰囲気中にて，
２０〜３０分間硬化するための熱処理を行うことで，電
子部品の両端及び一側に端子用の下地電極５を形成す
る。
２０〜３０分間硬化するための熱処理を行うことで，電
子部品の両端及び一側に端子用の下地電極５を形成す
る。
【００２２】次に，端子用の下地電極５を覆うように，
無電解Ｎｉめっき膜，無電解Ｐｄめっき膜を次の工程に
て形成する。まず，脱脂し，純水で洗浄し，活性化処理
を行う。触媒付与を行い，純粋洗浄の後，無電解Ｎｉ−
Ｂめっきを厚さ０．２μｍ程度行う。続いて，純粋洗浄
の後，無電解Ｎｉ−Ｐめっきを厚さ２．０〜５．０μｍ
程度行う。無電解Ｎｉ−Ｐめっき後，純水で洗浄の後，
無電解Ｐｄめっきを厚さ２．０〜５．０μｍ程度形成し
た。Ｐｄめっきの後，純水洗浄し，乾燥して，図８に示
す電子部品を形成した。得られた電子部品の外部電極の
はがれはなく，従来技術と同等の信頼性を備えていた。
無電解Ｎｉめっき膜，無電解Ｐｄめっき膜を次の工程に
て形成する。まず，脱脂し，純水で洗浄し，活性化処理
を行う。触媒付与を行い，純粋洗浄の後，無電解Ｎｉ−
Ｂめっきを厚さ０．２μｍ程度行う。続いて，純粋洗浄
の後，無電解Ｎｉ−Ｐめっきを厚さ２．０〜５．０μｍ
程度行う。無電解Ｎｉ−Ｐめっき後，純水で洗浄の後，
無電解Ｐｄめっきを厚さ２．０〜５．０μｍ程度形成し
た。Ｐｄめっきの後，純水洗浄し，乾燥して，図８に示
す電子部品を形成した。得られた電子部品の外部電極の
はがれはなく，従来技術と同等の信頼性を備えていた。
【００２３】尚，本発明の実施に形態において，電子部
品側面に外部電極端子部を形成したチップ型の電子部品
を示したが，この外部電極端子部にリード線を半田付等
によりもうければ，リード部品が得られることはいうま
でもない。
品側面に外部電極端子部を形成したチップ型の電子部品
を示したが，この外部電極端子部にリード線を半田付等
によりもうければ，リード部品が得られることはいうま
でもない。
【００２４】
【発明の効果】以上，説明したように，本発明によれ
ば，外部電極部分に半田を使用しないので，Ｐｂ等の廃
液処理の必要がなく，環境汚染を生じないとともに，バ
レルめっき工程中におけるメディアとの分離工程がない
ので，低コスト化が図れる電子部品とその製造方法とを
提供することができる。
ば，外部電極部分に半田を使用しないので，Ｐｂ等の廃
液処理の必要がなく，環境汚染を生じないとともに，バ
レルめっき工程中におけるメディアとの分離工程がない
ので，低コスト化が図れる電子部品とその製造方法とを
提供することができる。
【図１】本発明の実施の形態による電子部品を示す部分
概略断面図である。
概略断面図である。
【図２】本発明の実施の形態による電子部品本体の構成
を示す分解組立斜視図である。
を示す分解組立斜視図である。
【図３】本発明の実施の形態による電子部品本体を示す
斜視図である。
斜視図である。
【図４】図３の電子部品本体への外部電極形成方法の説
明に供せられる図である。
明に供せられる図である。
【図５】図３の電子部品本体への外部電極形成方法の説
明に供せられる図である。
明に供せられる図である。
【図６】図３の電子部品本体への外部電極形成方法の説
明に供せられる図である。
明に供せられる図である。
【図７】図３の電子部品本体への外部電極形成方法の説
明に供せられる図である。
明に供せられる図である。
【図８】図３の電子部品の説明に供せられる斜視図であ
る。
る。
【図９】従来の電子部品本体の一例を示す部分断面図で
ある。
ある。
１ 基板 ２，２ａ，２ｂ，２ｃ，２ｄ 絶縁層 ３，３ａ，３ｂ，３ｃ，３ｄ 導体パターン ４ 電極部 ５ 下地電極 ６ 無電解Ｎｉめっき膜 ７ 無電解Ｐｄめっき膜 ８ 外部電極 １０ 電子部品 １１ 電子部品本体 １２ 挿入孔 １８ キャリア ２０ 導電性樹脂 ２１ 面出しピン ２２ 定盤
Claims (6)
- 【請求項１】 基板上に，絶縁層と導体パターンとを積
層して電子部品本体を形成し，前記電子部品本体の少な
くとも側面の一部を覆うように外部電極を形成した電子
部品において，前記外部電極は，前記導体パターンに電
気接続された下地電極と，前記下地電極を覆う表面電極
とを備え，前記表面電極は，無電解Ｎｉめっき膜と，前
記無電解Ｎｉめっき膜上に形成された貴金属膜とを備え
ていることを特徴とする電子部品。 - 【請求項２】 請求項１記載の電子部品において，前記
下地電極は，導電性の金属粉を樹脂に混入させて，塗布
したものからなることを特徴とする電子部品。 - 【請求項３】 請求項１又は２記載の電子部品におい
て，前記貴金属膜は，無電解Ｐｄめっき膜からなること
を特徴とする電子部品。 - 【請求項４】 基板上に，絶縁層と導体パターンとを積
層して電子部品本体を形成し，前記電子部品本体の少な
くとも側面の一部を覆うように外部電極を形成する電子
部品の製造方法において，前記導体層に電気接続するよ
うに下地電極を形成し，前記下地電極上に無電解Ｎｉめ
っき膜を形成し，さらに，前記無電解Ｎｉめっき膜上に
貴金属膜を形成することによって前記外部電極を形成す
ることを特徴とする電子部品の製造方法。 - 【請求項５】 請求項４記載の電子部品の製造方法にお
いて，前記下地電極は，導電性の金属粉を樹脂に混入さ
せて塗布することによって形成されていることを特徴と
する電子部品の製造方法。 - 【請求項６】 請求項４記載の電子部品の製造方法にお
いて，前記貴金属膜を無電解Ｐｄめっき膜で形成するこ
とを特徴とする電子部品の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7672896A JPH09270342A (ja) | 1996-03-29 | 1996-03-29 | 電子部品及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7672896A JPH09270342A (ja) | 1996-03-29 | 1996-03-29 | 電子部品及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09270342A true JPH09270342A (ja) | 1997-10-14 |
Family
ID=13613643
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7672896A Pending JPH09270342A (ja) | 1996-03-29 | 1996-03-29 | 電子部品及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09270342A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001155950A (ja) * | 1999-09-16 | 2001-06-08 | Murata Mfg Co Ltd | インダクタ及びその製造方法 |
| KR20040037276A (ko) * | 2002-10-23 | 2004-05-06 | 가부시키가이샤 무라타 세이사쿠쇼 | 도금막의 형성방법 및 칩형 전자부품의 제조방법 |
| JP2004300570A (ja) * | 2003-03-18 | 2004-10-28 | Ngk Spark Plug Co Ltd | 配線基板 |
| US7855460B2 (en) | 2007-04-25 | 2010-12-21 | Tdk Corporation | Electronic component to protect an interface between a conductor and an insulator and method for manufacturing the same |
| JP2015029050A (ja) * | 2013-06-27 | 2015-02-12 | 株式会社村田製作所 | 積層セラミック電子部品 |
-
1996
- 1996-03-29 JP JP7672896A patent/JPH09270342A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001155950A (ja) * | 1999-09-16 | 2001-06-08 | Murata Mfg Co Ltd | インダクタ及びその製造方法 |
| KR20040037276A (ko) * | 2002-10-23 | 2004-05-06 | 가부시키가이샤 무라타 세이사쿠쇼 | 도금막의 형성방법 및 칩형 전자부품의 제조방법 |
| JP2004300570A (ja) * | 2003-03-18 | 2004-10-28 | Ngk Spark Plug Co Ltd | 配線基板 |
| US7855460B2 (en) | 2007-04-25 | 2010-12-21 | Tdk Corporation | Electronic component to protect an interface between a conductor and an insulator and method for manufacturing the same |
| JP2015029050A (ja) * | 2013-06-27 | 2015-02-12 | 株式会社村田製作所 | 積層セラミック電子部品 |
| US9659689B2 (en) | 2013-06-27 | 2017-05-23 | Murata Manufacturing Co., Ltd. | Monolithic ceramic electronic component |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3368350B2 (ja) | 薄膜コンデンサおよびその製造方法並びに混成回路基板およびその実装方法 | |
| JP3655336B2 (ja) | 印刷配線板の製造方法および印刷配線板 | |
| JPH08107038A (ja) | セラミック電子部品 | |
| JPH09270342A (ja) | 電子部品及びその製造方法 | |
| JP3467615B2 (ja) | 電子部品及びその製造方法 | |
| JPH04144190A (ja) | 配線基板およびその製造方法 | |
| JPH1079568A (ja) | プリント配線板の製造方法 | |
| JPH09270330A (ja) | 電子部品 | |
| US20070126108A1 (en) | External connection structure for semiconductor package, and method for manufacturing the same | |
| JP2000299243A (ja) | 積層チップ型電子部品 | |
| JPH09270355A (ja) | 電子部品及びその製造方法 | |
| JP2002008944A (ja) | チップ状コンデンサ | |
| JPH09270338A (ja) | 電子部品 | |
| JPH0312446B2 (ja) | ||
| JPH09270367A (ja) | 電子部品 | |
| US4898805A (en) | Method for fabricating hybrid integrated circuit | |
| JPH0739258Y2 (ja) | 基板のエッジにおける端子構造 | |
| JPH02260592A (ja) | 回路基板 | |
| JP2537893B2 (ja) | 電子回路基板の製造方法 | |
| JP2866512B2 (ja) | 配線基板 | |
| JPH09270329A (ja) | 電子部品及びその製造方法 | |
| JP2002329950A (ja) | プリント回路基板に電解メッキを施す方法 | |
| JPH0823158A (ja) | 電子回路基板及びその製造方法 | |
| JP2002299160A (ja) | 複合電子部品 | |
| JP4557461B2 (ja) | 配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050113 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20050119 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050322 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050518 |