JPH09282897A - Ｒｏｍライター装置 - Google Patents

Abstract

(57)【要約】 【課題】 操作が簡単で、且つ短時間でプログラムをＲ
ＯＭ化することができるＲＯＭライター装置を提供す
る。 【解決手段】 この発明のＲＯＭライター装置は、第１
のＣＰＵ２と、ＲＯＭ切り実行モードの基本ソフトウェ
アとカセットＲＯＭに対応したＲＯＭ切りソフトウェア
とを記憶する記憶手段７と、入力手段４、５と、ＣＲＴ
３と、拡張スロット８と、を有する制御装置と、第２の
ＣＰＵ１１と、制御装置の拡張スロットに接続できるバ
スインターフェース１３と、カセットＲＯＭを接続する
カセットＲＯＭ用ソケット１５と、このソケットに対す
るカセットＲＯＭの実装の有無の確認、実装されたカセ
ットＲＯＭの種類の識別および実装されたカセットＲＯ
Ｍに書き込みをするＲＯＭインターフェース１６と、を
有するＲＯＭライターボード９と、を備えた。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明はユーザが開発・作
成したユーザ・プログラムをＲＯＭ化する機能を備えた
ＲＯＭライター装置に関する。

【０００２】

【従来の技術】図７は従来のＲＯＭライター装置を使用
したユーザ・プログラム開発環境の一例を示す図であ
る。図において、５０は制御装置としてのパソコン、５
１はフロッピーディスクドライブ（以下、ＦＤＤと記
す）、５２はフロッピーディスク、５３ａは例えば数値
制御装置などの、開発対象となる制御装置、５３ｂは開
発対象となる制御装置５３ａを操作する操作盤（以下、
開発対象となる制御装置５３ａとその操作盤５３ｂとを
合せてターゲットシステム５３と記す）、５４はターゲ
ットシステム５３に接続されるＦＤＤ、５５はユーザプ
ログラムを一時記憶するカセットＲＡＭ、５６はカセッ
トＲＯＭ、５７はＲＯＭライター装置本体、５８はＦＤ
Ｄ、５９ａ，５９ｂはカセットＲＯＭまたはカセットＲ
ＡＭを差し込むソケットである。なお、上述のカセット
ＲＡＭ、カセットＲＯＭはユーザプログラムを記憶でき
るように複数のＲＡＭまたはＲＯＭを適当な大きさのプ
リント基板に実装し、素手で扱えるようにケースでカバ
ーしてユニット化したものである。（一般に、ＭＯＳ−
ＩＣは静電気で破壊されるので素手で扱うことはできな
い。）

【０００３】なお、ユーザプログラムにはシーケンスプ
ログラム、モーションプログラム、ＮＣプログラム等が
あるが、以下シーケンスプログラムを例に説明する。

【０００４】次に開発手順について説明する。ユーザ
は、ターゲットシステム５３に組み込むシーケンスプロ
グラムを、パソコン５０にインストールしたシーケンス
プログラム作成ソフトウェアを用いて作成する。作成し
たシーケンスプログラムをターゲットシステム５３に組
み込んでデバッグを行う場合には、ＦＤＤ５１でパソコ
ン５０に記憶しているシーケンスプログラムをフロッピ
ーディスク５２に書き込む。次に、このフロッピーディ
スク５２をＦＤＤ５４によりターゲットシステム５３に
読み込ませて、カセットＲＡＭ５５にローディングす
る。次に、ターゲットシステム５３で、カセットＲＡＭ
５５に記憶されたシーケンスプログラムを実行すること
により、デバッグを行う。

【０００５】また、ＲＯＭライター装置５７を利用し
て、シーケンスプログラムを書き込んだフロッピーディ
スク５２を、ＦＤＤ５８からソケット１５ａに接続した
カセットＲＡＭ５５にローディングし、そのカセットＲ
ＡＭ５５をターゲットシステム５７に接続してデバッグ
を行うこともできる。

【０００６】次に、作成したシーケンスプログラムをＲ
ＯＭ化する場合は以下の手順により行う。パソコン５０
上で開発したプログラムを、一旦パソコン５０のＦＤＤ
５１でフロッピーディスク５２に保存し、それをＲＯＭ
ライター装置５７のＦＤＤ５８からローディングしてカ
セットＲＯＭ５６に書き込む。

【０００７】また、ターゲットシステム５３でデバッグ
を行ったシーケンスプログラムをＲＯＭ化する場合に
は、カセットＲＡＭ５５をＲＯＭライター装置５７のソ
ケット５９ａに接続し、カセットＲＯＭ５６をソケット
５９ｂに接続して，カセットＲＡＭ５５の内容をカセッ
トＲＯＭ５６に書き込む。

【０００８】カセットＲＡＭ５５の代わりにフロッピー
ディスク５２を使用し、ターゲットシステム５３でシー
ケンスプログラムをフロッピーディスク５２に保存し、
ＲＯＭライター装置５７のＦＤＤ５８からローディング
してソケット５９ｂに接続したカセットＲＯＭ５６に書
き込んでもよい。

【０００９】また、ターゲットシステム５３でデバッグ
を行って修正したシーケンスプログラムを、パソコン５
０のハードディスクに保存して一元管理する場合は、デ
バッグを行って修正したシーケンスプログラムを一旦フ
ロッピーディスク５２に書き込み、ＦＤＤ５１を使用し
てこのフロッピーディスク５２をパソコン５０のハード
ディスクに読み込み、保存する。

【００１０】図８は、特開平４−１７１８６に示された
プログラム書き込み用インターフェースとパラレルイン
ターフェースを具備したワークステーションのブロック
構成を示す図である。図において、６０はワークステー
ション本体、６１はパラレルインターフェース（図で
は、ＰＩＯと記す）、６２はＲＯＭインターフェース
（図では、ＲＯＭＩ／Ｆと記す）、６３はカセットＲＯ
Ｍ用ソケット、６４はカセットＲＯＭ、６５はＰＲＯＭ
用ソケット、６６はＰＲＯＭ、６７はシリアルインター
フェース（図では、ＳＩＯと記す）である。

【００１１】

【発明が解決しようとする課題】上記のような従来のＲ
ＯＭライター装置を使用したユーザ・プログラム開発環
境では、作成したユーザプログラムをカセットＲＯＭや
カセットＲＡＭに書き込む場合、また、ターゲットシス
テムで修正したユーザプログラムをパソコンのハードデ
ィスクに一元管理しておく場合、フロッピーディスクを
差し替えなければならず、操作が面倒であるとともに処
理時間がかかるという問題点があった。また、図８のよ
うな専用のワークステーションを使用すれば、上述のよ
うな問題点はないが、性能的にも価格的にも飛躍的に向
上している通常のパソコンやワークステーションに対応
できず、すぐに陳腐化してしまうという問題点があった
た。

【００１２】さらに、一つのユーザプログラムを複数の
カセットＲＯＭに書き込む場合、ＲＯＭライター装置の
カセットＲＯＭ用ソケットの数は、一般に１個ないし２
個に固定されているので、例えばカセットＲＯＭ用ソケ
ットが１個で書き込むカセットＲＯＭが４枚の場合、４
回に分けて書き込まなければならず、時間がかかるとい
う問題点があった。さらにまた、ＲＯＭライター装置に
複数のカセットＲＯＭ用ソケットが備わっていたとして
も、シーケンスプログラムにはＮＣ旋盤やマシニングセ
ンター等、機種毎に複数種類のプログラムがあるので、
例えば４種類のシーケンスプログラムをＲＯＭ化する時
は、ＲＯＭライター装置のＦＤＤから、４回各プログラ
ムが保存されたフロッピーディスクを読み込んでカセッ
トＲＯＭに書き込むという作業を繰り返さなければなら
ず時間がかかるという問題点があった。

【００１３】この発明は、上述のような課題を解決する
ためになされたもので、第１の目的は、容易に且つ短時
間でプログラムをＲＯＭ化することができるようにした
ＲＯＭライター装置を得るものである。

【００１４】また、第２の目的は、複数種類のプログラ
ムを複数種類のカセットＲＯＭにＲＯＭ化することがで
きるようにしたＲＯＭライター装置を得るものである。

【００１５】

【課題を解決するための手段】この発明に係るＲＯＭラ
イター装置は、第１のＣＰＵと、ＲＯＭ切り実行モード
の基本ソフトウェアとカセットＲＯＭに対応したＲＯＭ
切りソフトウェアとを記憶する記憶手段と、入力手段
と、ＣＲＴと、拡張スロットと、を有する制御装置と、
第２のＣＰＵと、前記制御装置の拡張スロットに接続で
きるバスインターフェースと、カセットＲＯＭを接続す
るカセットＲＯＭ用ソケットと、このソケットに対する
カセットＲＯＭの実装の有無の確認、実装されたカセッ
トＲＯＭの種類の識別および実装されたカセットＲＯＭ
に書き込みをするＲＯＭインターフェースと、を有する
ＲＯＭライターボードと、を備えたものである。

【００１６】また、ＲＯＭライターボードのバスインタ
ーフェースにアドレスデコード条件を調整するディップ
スイッチを備え、このＲＯＭライターボードを複数個、
前記制御装置の拡張スロットに接続するようにしたもの
である。

【００１７】

【発明の実施の形態】

発明の実施の形態１．図１は、この発明の一実施の形態
であるＲＯＭライター装置のブロック構成を示す図であ
る。図において、１は制御装置としてのパソコン本体、
２は第１のＣＰＵとしてのパソコン本体１のＣＰＵ、３
はＣＲＴ、４はキーボード、５はマウス、６はＦＤＤ、
７はハードディスクドライブ（以下、ＨＤＤと略す）、
８は拡張スロット、９はＲＯＭライターボード、１０は
カセットＲＯＭ、１３は拡張スロット８に接続できるバ
スインターフェース、１５はカセットＲＯＭ用ソケット
である。ここで、記憶手段はＲＡＭ、ＲＯＭ、ＦＤＤ
６、ＨＤＤ７などで構成される。

【００１８】図２は、この発明の一実施の形態であるＲ
ＯＭライターボード９のブロック構成を示す図である。
図において、１１は第２のＣＰＵとしてのＲＯＭライタ
ーボード９のＣＰＵ、１２はＲＡＭ、１４はバスインタ
ーフェース１３を経由してパソコン本体１と通信を行う
ための２ポートＲＡＭ、１６はカセットＲＯＭ用ソケッ
ト１５に挿入したカセットＲＯＭ１０に書き込むための
ＲＯＭインターフェース、１７はＲＯＭライターボード
９のＣＰＵ１１を起動するためのＣＰＵ起動Ｉ／Ｏポー
ト、２７はＣＰＵ１１から、２ポートＲＡＭ１４へのリ
ード／ライトのコントロールをするアクセスコントロー
ラｂである。

【００１９】図３は、この発明の一実施の形態であるＲ
ＯＭインターフェース１６のブロック構成を示す図であ
る。図において、１８はアドレス／データコントロー
ラ、１９はカセットＲＯＭ１０に対するリード／ライト
をコントロールするカセットアクセスコントローラ、２
０はアドレスデータをラッチするアドレスラッチ回路、
２１はカセットＲＯＭに書き込むデータをラッチするデ
ータラッチ回路、２２はカセットＲＯＭ１０のデータを
読み取るゲートバッファである。

【００２０】図４は、この発明の一実施の形態である、
図２に示すＲＯＭライターボード９のバスインターフェ
ース１３とＣＰＵ起動Ｉ／Ｏポート１７のブロック構成
を示す図である。図において、２３はパソコン本体１側
から２ポートＲＡＭ１４へリード／ライトする時のアド
レスを伝えるアドレスバッファ、２４はパソコン本体１
側から２ポートＲＡＭ１４へのリード／ライトデータを
読み取るデータバッファである。２５はパソコン本体１
側から２ポートＲＡＭ１４へのリード／ライトのコント
ロール、及びＣＰＵ起動Ｉ／Ｏポート１７のコントロー
ルをするアクセスコントローラａ、２６はパソコンの拡
張スロット８に割り当てられたアドレスマップの中で、
空きスロットのアドレスへデコード条件を変更するため
のディップスイッチである。

【００２１】２７はＲＯＭライターボード９のＣＰＵ１
１から、２ポートＲＡＭ１４へのリード／ライトのコン
トロールをするアクセスコントローラｂである。ここ
で、２ポートＲＡＭ１４は割り込み出力用アドレスにラ
イトすると割り込み信号を出力するインターラプト機能
を持ったものである。

【００２２】図５は、この発明の一実施の形態であるＲ
ＯＭライター装置の動作手順を示す概略フローチャート
の図である。次に、この発明によるＲＯＭライター装置
の動作を図１〜図５により説明する。

【００２３】まず、ユーザは、パソコン本体１にインス
トールしたシーケンスプログラム作成ソフトウェアを用
いて、ＣＲＴ３を見ながら、キーボード４あるいはマウ
ス５によりラダー回路を入力し、ターゲットシステム５
３に組み込むシーケンスプログラムを作成する。この作
成したシーケンスプログラムをＨＤＤ７に保存する。

【００２４】次に、ユーザはＲＯＭライターソフトウェ
アを起動する。ステップＳ１で、画面に表示される「ブ
ランクチェック」、「ＲＯＭ切り実行」、「ベリファイ
チェック」等の処理メニューの中から、「ＲＯＭ切り実
行」をキーボード４あるいはマウス５により選択する。
ステップＳ２で、パソコン本体１のＣＰＵ２は「ＲＯＭ
切り実行」モードの基本ソフトウェアを、ＨＤＤ７から
ＲＯＭライターボード９の２ポートＲＡＭ１４の先頭番
地へ転送する。

【００２５】バスインターフェース１３において、カセ
ットＲＯＭ１０やシーケンスプログラムに依存しないア
クセスコントローラａ２５によって、アドレスをデコー
ドし、本ＲＯＭライターボードが選択されたことを認識
すると、まずデータイネーブル信号を出し、データバッ
ファ２４を有効にし、次に、２ポートＲＡＭ１４に対し
チップセレクトａと２ポートＲＡＭライトａを出し、前
述の「ＲＯＭ切り実行」モードの基本ソフトウェアを書
き込む。

【００２６】そして、パソコン本体１のＣＰＵ２が、図
４に示すように、バスインターフェース１３を経由して
ＣＰＵ起動Ｉ／Ｏポート１７に割り付けられたアドレス
に、特定の１ビットのデータを“１”または“０”にし
てライトすると、ＲＯＭライターボード９のＣＰＵ１１
が起動する。また、ＲＯＭライターボード９のＣＰＵ１
１をリセットする場合は、起動させたときのデータとは
逆のデータをＣＰＵ起動Ｉ／Ｏポート１７に割り付けら
れたアドレスにライトする。

【００２７】ステップＳ３で、ＲＯＭライターボード９
のＣＰＵ１１が起動すると、ＣＰＵ１１は２ポートＲＡ
Ｍ１４の先頭番地に転送された「ＲＯＭ切り実行」モー
ドの基本ソフトウェアを実行するために、アドレスとリ
ード信号を出す。アクセスコントローラｂ２７は２ポー
トＲＡＭ１４にチップセレクトｂと２ポートＲＡＭリー
ドｂを出し、２ポートＲＡＭ１４に書き込まれている
「ＲＯＭ切り実行」モードの基本ソフトウェアをフェッ
チし、実行する。

【００２８】ステップＳ４で、ＣＰＵ１１は、図３に示
すＲＯＭインターフェース１６のカセットアクセスコン
トローラ１９をリードすることによって、カセットＲＯ
Ｍ用ソケット１５からのカセットＯＮ／ＯＦＦ信号（カ
セットＲＯＭが挿入されているとＯＮ信号が、カセット
ＲＯＭが無いとＯＦＦ信号が出力される）により、カセ
ットＲＯＭ１０が実装されているかどうか、チェックす
る。

【００２９】もし、カセットＲＯＭ１０が実装されてい
なければ、カセットアクセスコントローラ１９からＣＰ
Ｕ１１にカード未実装信号が返ってくるので、ステップ
Ｓ５で、ＣＰＵ１１は２ポートＲＡＭ１４にカード未実
装フラグをたてる。次に、ＣＰＵ１１が２ポートＲＡＭ
１４の割り込み出力用のアドレスにライトすることによ
ってパソコン本体１側にＩＲＱｂを出力する。パソコン
本体１は、２ポートＲＡＭ１４のカード未実装フラグを
リードすることによってカードが未実装であることを知
ることができる。

【００３０】また、カセットＲＯＭ１０が実装されてい
れば、ステップＳ６でカセットＲＯＭ用ソケット１５を
介してカセットＲＯＭ１０にカセット電圧を供給する。

【００３１】次に、ステップＳ７で、カセットＲＯＭ１
０の種類を識別するために、ＣＰＵ１１がカセットアク
セスコントローラ１９を介して、カセットＲＯＭ１０の
カセット識別コードエリアをリードする。

【００３２】カセットＲＯＭ１０に実装されているＲＯ
Ｍ ＩＣにはＰＲＯＭや、電気的に書き込み、消去可能
なフラッシュＲＯＭ等があり、それぞれに対応したＲＯ
Ｍ切りソフトウェアにより、ＲＯＭ切りしなければなら
ない。このため、ステップＳ８（８ａ、８ｂ、・・・
・、８ｚ）で、リードしたカセット識別コードを前記カ
ード未実装信号の時と同様にパソコン本体１側に知ら
せ、パソコン本体１のＣＰＵ２でこのカセット識別コー
ドから、カセットＲＯＭ１０に実装されているＲＯＭ
ＩＣの種類やメモリサイズを判別し、カセットＲＯＭ１
０のタイプを限定する。

【００３３】ステップＳ９（９ａ、９ｂ、・・・・、９
ｚ）で、このカセットＲＯＭ１０のタイプに対応したＲ
ＯＭ切りソフトウェアを、パソコン本体１のＣＰＵ２が
ＨＤＤ７からＲＯＭライターボード９の２ポートＲＡＭ
１４に前記基本ソフトウェアの転送と同様な方法で転送
する。ＲＯＭライターボード９のＣＰＵ１１は２ポート
ＲＡＭ１４からＲＡＭ１２にＲＯＭ切りソフトウェアを
転送する。

【００３４】次に、ステップＳ１０（１０ａ、１０ｂ、
・・・・、１０ｚ）で、パソコン本体１のＣＰＵ２がシ
ーケンスプログラムをＨＤＤ７からＲＯＭライターボー
ド９の２ポートＲＡＭ１４に前記基本ソフトウェアの転
送と同様な方法で転送する。

【００３５】そして、ステップＳ１１（１１ａ、１１
ｂ、・・・・、１１ｚ）で、割り込みを受けたＲＯＭラ
イターボード９のＣＰＵ１１がＲＯＭ切りソフトウェア
を実行することによってＲＯＭ切りを開始する。

【００３６】上述の２ポートＲＡＭ１４のアクセスで、
ＣＰＵ２とＣＰＵ１と１が同時に同一アドレスをアクセ
スした場合には、図４に示すように２ポートＲＡＭ１４
は後着でアクセスした側のアクセスコントローラにビジ
ーを出力し、このビジー出力を受けたアクセスコントロ
ーラが後着側のＣＰＵにコントロール信号を出力するこ
とによって、ビジー出力期間は２ポートＲＡＭ１４への
アクセスを待つようにコントロールする。

【００３７】次に、ＲＯＭ切りを開始すると、ＲＯＭラ
イターボード９のＣＰＵ１１は、カセットＲＯＭ１０へ
の書き込みアドレスを、図３に示すアドレスラッチ回路
２０にラッチし、また、カセットＲＯＭ１０への書き込
みデータを、２ポートＲＡＭ１４からリードし、データ
ラッチ回路２１にラッチする。そして、カセットアクセ
スコントローラ１９よりカセットＲＯＭ１０にカセット
ライトパルスを与えると、１アドレス分だけカセットＲ
ＯＭ１０に書き込みができる。

【００３８】同様にアドレスをインクリメントしなが
ら、最終アドレスまで書き込みを繰り返すことにより、
カセットＲＯＭ１０一式を加工することができる。

【００３９】また、カセットＲＯＭ１０からデータを読
み取るときは、上述のデータ書き込みの場合と同様にし
て、カセットＲＯＭ１０が実装されていることを確認す
ると、カセットアクセスコントローラ１９から、カセッ
トリード信号をカセットＲＯＭ１０に与えることによっ
て、出てきたデータをゲートバッファ２２を通して、Ｒ
ＯＭライターボード９のＣＰＵ１１が読み取る。ＣＰＵ
１１が読み取ったデータを２ポートＲＡＭ１４に書き込
み、ＣＰＵ１１が２ポートＲＡＭ１４の割り込み出力用
のアドレスにライトすることによって、ＩＲＱｂをパソ
コン側に出力し、パソコン側にデータ引き取りを要求す
る。

【００４０】パソコン本体１のＣＰＵ２が、アクセスコ
ントローラａ２５を介して２ポートＲＡＭ１４のデータ
をリードする。ＣＰＵ２は２ポートＲＡＭ１４の割り込
み出力用のアドレスにライトすることによってＩＲＱａ
をＲＯＭライターボード９側に出力し、データ読み取り
完了をＲＯＭライターボード９側に知らせる。

【００４１】この場合も上述のデータ書き込みの場合と
同様に、アドレスを最終アドレスまでインクリメントす
ることによって、カセットＲＯＭ１０一式を読み取るこ
とができる。

【００４２】上述のＲＯＭライターボードとパソコン間
の通信の説明では、２ポートＲＡＭ１４のインタラプト
機能を使った例を示したが、ポーリングによる通信も可
能である。

【００４３】上述の発明の実施の形態では、図５におい
て「ＲＯＭ切り実行」を選択された後、ステップＳ２
で、「ＲＯＭ切り実行」モードの基本ソフトウェアを転
送し、ステップＳ９（９ａ、９ｂ、・・・・、９ｚ）
で、カセットＲＯＭ１０のタイプに対応したＲＯＭ切り
ソフトウェアを転送する例を示したが、予めカセットＲ
ＯＭ１０のタイプを判別し、「ＲＯＭ切り実行」モード
の基本ソフトウェアとＲＯＭ切りソフトウェアとを同時
に転送するようにしても、同等の効果が得られる。

【００４４】上述の発明の実施の形態では、「ＲＯＭ切
り実行」モードの基本ソフトウェア、ＲＯＭ切りソフト
ウェアおよびシーケンスプログラムをＨＤＤ７から転送
する例を示したが、ＲＡＭ、ＲＯＭ、ＦＤＤ６などの記
憶手段から転送するようにしても、同等の効果が得られ
る。

【００４５】発明の実施の形態２．図６は、この発明の
一実施の形態に係るＲＯＭライター装置のブロック構成
を示す図である。図において、１〜１０、１３、１５
は、上述の発明の実施の形態１で示したＲＯＭライター
ボードが１枚の場合で構成される図１と同様であり、そ
の説明を省略する。

【００４６】パソコン本体１の拡張スロット８に、複数
枚のＲＯＭライターボード９を接続して、図４に示すデ
ィップスイッチ２６によって、拡張バスの中で各ＲＯＭ
ライターボードのアドレスが重ならないようにアドレス
デコード条件を調整することによって、各ＲＯＭライタ
ーボード９のカセットＲＯＭ用ソケット１５に同一種類
または複数種類のカセットＲＯＭ１０を挿入した場合
も、上述の発明の実施の形態１（ＲＯＭライターボード
が１枚の場合）と同様に加工できる。

【００４７】なお、図６ではパソコンに複数の拡張スロ
ットが備えてある例を示したが、拡張スロットは１枚分
のみの場合は、これに拡張ユニットを接続して、図６と
同等の効果を実現することも可能である。

【００４８】また、上述の発明の実施の形態では、シー
ケンスプログラムをＨＤＤ７から転送する例を示した
が、ＲＯＭライターボードを複数枚接続することによっ
て、マスタープログラムが保存されているカセットＲＯ
Ｍを任意のＲＯＭライターボードに接続し、また別の複
数のＲＯＭライターボードにコピー先であるカセットＲ
ＯＭを複数枚接続することによって、マスターカセット
ＲＯＭから、コピー先のカセットＲＯＭへ複数枚コピー
するようにしても、同等の効果が得られる。

【００４９】

【発明の効果】この発明は、以上説明したように構成さ
れているので、以下に示すような効果を奏する。

【００５０】この発明に係るＲＯＭライター装置は、第
１のＣＰＵと、ＲＯＭ切り実行モードの基本ソフトウェ
アとカセットＲＯＭに対応したＲＯＭ切りソフトウェア
とを記憶する記憶手段と、入力手段と、ＣＲＴと、拡張
スロットと、を有する制御装置と、第２のＣＰＵと、前
記制御装置の拡張スロットに接続できるバスインターフ
ェースと、カセットＲＯＭを接続するカセットＲＯＭ用
ソケットと、このソケットに対するカセットＲＯＭの実
装の有無の確認、実装されたカセットＲＯＭの種類の識
別および実装されたカセットＲＯＭに書き込みをするＲ
ＯＭインターフェースと、を有するＲＯＭライターボー
ドと、を備えたので、ＲＯＭライターボードを制御装置
の拡張スロットに接続することにより、フロッピーディ
スクを介することなく直接プログラムを読み書きできる
ので、操作を簡単にし、処理時間を短縮できる効果があ
る。

【００５１】また、ＲＯＭライターボードのバスインタ
ーフェースにアドレスデコード条件を調整するディップ
スイッチを備え、このＲＯＭライターボードを複数個、
前記制御装置の拡張スロットに接続するようにしたの
で、カセットＲＯＭの種類を判別することができ、一度
に複数種類で多数のカセットＲＯＭを加工でき、生産性
が向上するという効果がある。

【図面の簡単な説明】

【図１】 この発明の一実施の形態であるＲＯＭライタ
ー装置のブロック構成を示す図である。

【図２】 この発明の一実施の形態であるＲＯＭライタ
ーボード９のブロック構成を示す図である。

【図３】 この発明の一実施の形態であるＲＯＭインタ
ーフェース１６のブロック構成を示す図である。

【図４】 この発明の一実施の形態である、ＲＯＭライ
ターボード９のバスインターフェース１３とＣＰＵ起動
Ｉ／Ｏポート１７のブロック構成を示す図である。

【図５】 この発明の一実施の形態であるＲＯＭライタ
ー装置の動作手順を示す概略フローチャートの図であ
る。

【図６】 この発明の一実施の形態に係るＲＯＭライタ
ー装置のブロック構成を示す図である。

【図７】 従来のＲＯＭライター装置を使用したユーザ
・プログラム開発環境の一例を示す図である。

【図８】 特開平４−１７１８６に示されたプログラム
書き込み用インターフェースとパラレルインターフェー
スを具備したワークステーションのブロック構成を示す
図である。

【符号の説明】

１ パソコン本体、 ２ ＣＰＵ、 ３ ＣＲＴ、 ４
キーボード、 ５マウス、 ６ ＦＤＤ、 ７ ＨＤ
Ｄ、 ８ パソコン本体１の拡張スロット、９ ＲＯＭ
ライターボード、 １０ カセットＲＯＭ、 １１ Ｃ
ＰＵ、 １２ ＲＡＭ、 １３ バスインターフェー
ス、 １４ ２ポートＲＡＭ、 １５カセットＲＯＭ用
ソケット、 １６ ＲＯＭインターフェース、 １７
ＣＰＵ起動Ｉ／Ｏポート、 １８ アドレス／データコ
ントローラ、 １９ カセットアクセスコントローラ、
２０ アドレスラッチ回路、 ２１ データラッチ回
路、 ２２ ゲートバッファ、 ２３ アドレスバッフ
ァ、 ２４ データバッファ 、 ２５ アクセスコント
ローラａ、 ２６ ディップスイッチ、 ２７アクセス
コントローラｂ。

Claims (2)

【特許請求の範囲】
1. 【請求項１】 第１のＣＰＵと、ＲＯＭ切り実行モード
   の基本ソフトウェアとカセットＲＯＭに対応したＲＯＭ
   切りソフトウェアとを記憶する記憶手段と、入力手段
   と、ＣＲＴと、拡張スロットと、を有する制御装置と、
   第２のＣＰＵと、前記制御装置の拡張スロットに接続で
   きるバスインターフェースと、カセットＲＯＭを接続す
   るカセットＲＯＭ用ソケットと、このソケットに対する
   カセットＲＯＭの実装の有無の確認、実装されたカセッ
   トＲＯＭの種類の識別および実装されたカセットＲＯＭ
   に書き込みをするＲＯＭインターフェースと、を有する
   ＲＯＭライターボードと、を備えたＲＯＭライター装
   置。
2. 【請求項２】 前記ＲＯＭライターボードのバスインタ
   ーフェースにアドレスデコード条件を調整するディップ
   スイッチを備え、このＲＯＭライターボードを複数個、
   前記制御装置の拡張スロットに接続したことを特徴とす
   る請求項１記載のＲＯＭライター装置。