JPH10312307A - コンピュータシステムに適用するエミュレータ - Google Patents
コンピュータシステムに適用するエミュレータInfo
- Publication number
- JPH10312307A JPH10312307A JP9122309A JP12230997A JPH10312307A JP H10312307 A JPH10312307 A JP H10312307A JP 9122309 A JP9122309 A JP 9122309A JP 12230997 A JP12230997 A JP 12230997A JP H10312307 A JPH10312307 A JP H10312307A
- Authority
- JP
- Japan
- Prior art keywords
- firmware
- data
- memory
- another computer
- emulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【課題】ファームウェアのエミュレーションを可能とす
るエミュレータを提供することにより、特にファームウ
ェアの開発やテスト処理に要する処理時間の短縮化を図
り、結果的にファームウェアの開発やテスト処理の効率
の向上を実現することにある。 【解決手段】ホストコンピュータ６から転送されたファ
ームウェアを格納するＳＲＡＭ２を有し、別のコンピュ
ータ７がＳＲＡＭ２をアクセスしてファームウェアを実
行できるような機能を有するエミュレータである。シス
テムコントローラ１はＳＲＡＭ２のリード／ライトを制
御し、別のコンピュータ７からアクセスが発生すると、
そのアクセスを優先してＳＲＡＭ２から読出したファー
ムウェアを別のコンピュータ７に転送するように制御す
る。
るエミュレータを提供することにより、特にファームウ
ェアの開発やテスト処理に要する処理時間の短縮化を図
り、結果的にファームウェアの開発やテスト処理の効率
の向上を実現することにある。 【解決手段】ホストコンピュータ６から転送されたファ
ームウェアを格納するＳＲＡＭ２を有し、別のコンピュ
ータ７がＳＲＡＭ２をアクセスしてファームウェアを実
行できるような機能を有するエミュレータである。シス
テムコントローラ１はＳＲＡＭ２のリード／ライトを制
御し、別のコンピュータ７からアクセスが発生すると、
そのアクセスを優先してＳＲＡＭ２から読出したファー
ムウェアを別のコンピュータ７に転送するように制御す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、コンピュータシス
テムにおいて、特にファームウェアのエミュレーション
機能を実現するためのエミュレータに関する。
テムにおいて、特にファームウェアのエミュレーション
機能を実現するためのエミュレータに関する。
【０００２】
【従来の技術】従来、パーソナルコンピュータなどのコ
ンピュータシステムでは、一般的にＲＯＭ（リードオン
リメモリ）に格納されたプログラムからなるファームウ
ェアが設けられている。ファームウェアは、具体的には
コンピュータを起動させるためのブートプログラムやＢ
ＩＯＳ（基本入出力システム）などを示す。
ンピュータシステムでは、一般的にＲＯＭ（リードオン
リメモリ）に格納されたプログラムからなるファームウ
ェアが設けられている。ファームウェアは、具体的には
コンピュータを起動させるためのブートプログラムやＢ
ＩＯＳ（基本入出力システム）などを示す。
【０００３】ところで、コンピュータにおいて、ファー
ムウェアの開発（既存のプログラムの修正を含む）やテ
スト（デバッグ処理を含む）を行なう場合に、ファーム
ウェアのプログラムを確認するためには、コンピュータ
によりアクセス可能なＲＯＭ上にそのファームウェアが
実際に存在していることが必要である。ここで、ＲＯＭ
には、フラッシュＥＥＰＲＯＭなどの書換え可能なＲＯ
Ｍも含む。
ムウェアの開発（既存のプログラムの修正を含む）やテ
スト（デバッグ処理を含む）を行なう場合に、ファーム
ウェアのプログラムを確認するためには、コンピュータ
によりアクセス可能なＲＯＭ上にそのファームウェアが
実際に存在していることが必要である。ここで、ＲＯＭ
には、フラッシュＥＥＰＲＯＭなどの書換え可能なＲＯ
Ｍも含む。
【０００４】コンピュータシステムでは、システムを構
成している回路基板上にＲＯＭ用のソケットが実装され
ており、開発中またはテスト対象のファームウェアが格
納されたＲＯＭをソケットにセットすることにより、フ
ァームウェアをアクセスして実行することになる。従っ
て、開発中またはテスト対象のファームウェアのプログ
ラムを変更する処理が多くなると、ＲＯＭに書込み、ソ
ケットにセットするまでの処理時間を含めて、非常に長
時間の処理を要する。
成している回路基板上にＲＯＭ用のソケットが実装され
ており、開発中またはテスト対象のファームウェアが格
納されたＲＯＭをソケットにセットすることにより、フ
ァームウェアをアクセスして実行することになる。従っ
て、開発中またはテスト対象のファームウェアのプログ
ラムを変更する処理が多くなると、ＲＯＭに書込み、ソ
ケットにセットするまでの処理時間を含めて、非常に長
時間の処理を要する。
【０００５】
【発明が解決しようとする課題】前述したように、コン
ピュータ上において、開発中またはテスト対象のファー
ムウェアを実行する場合に、ファームウェアのプログラ
ムを変更する処理が多くなると、ＲＯＭ（フラッシュＥ
ＥＰＲＯＭなども含む）に書込む時間や、そのＲＯＭを
ソケットにセットする時間も含めて、長時間の処理が要
求される。このため、結果的に、ファームウェアの開発
やテスト処理の効率が低下する要因となり、処理時間の
短縮化による効率の向上を図ることが要求されている。
ピュータ上において、開発中またはテスト対象のファー
ムウェアを実行する場合に、ファームウェアのプログラ
ムを変更する処理が多くなると、ＲＯＭ（フラッシュＥ
ＥＰＲＯＭなども含む）に書込む時間や、そのＲＯＭを
ソケットにセットする時間も含めて、長時間の処理が要
求される。このため、結果的に、ファームウェアの開発
やテスト処理の効率が低下する要因となり、処理時間の
短縮化による効率の向上を図ることが要求されている。
【０００６】そこで、本発明の目的は、ファームウェア
のエミュレーションを可能とするエミュレータを提供す
ることにより、特にファームウェアの開発やテスト処理
に要する処理時間の短縮化を図り、結果的にファームウ
ェアの開発やテスト処理の効率の向上を実現することに
ある。
のエミュレーションを可能とするエミュレータを提供す
ることにより、特にファームウェアの開発やテスト処理
に要する処理時間の短縮化を図り、結果的にファームウ
ェアの開発やテスト処理の効率の向上を実現することに
ある。
【０００７】
【課題を解決するための手段】本発明は、ホストコンピ
ュータから転送されたファームウェアを格納するメモリ
手段を有し、別のコンピュータがそのメモリ手段をアク
セスしてファームウェアを実行できるような機能を有す
るエミュレータである。メモリ手段は、高速のリード／
ライトアクセスが可能な例えばスタティックＲＡＭ（Ｓ
ＲＡＭ）である。
ュータから転送されたファームウェアを格納するメモリ
手段を有し、別のコンピュータがそのメモリ手段をアク
セスしてファームウェアを実行できるような機能を有す
るエミュレータである。メモリ手段は、高速のリード／
ライトアクセスが可能な例えばスタティックＲＡＭ（Ｓ
ＲＡＭ）である。
【０００８】さらに、本エミュレータは、ホストコンピ
ュータから転送されるファームウェアに関係するデータ
を入力するための第１のインターフェース手段と、別の
コンピュータに接続する第２のインターフェース手段
と、メモリ手段を制御してファームウェアに関係するデ
ータの入出力を制御するための制御手段とを有する。制
御手段は、第１のインターフェース手段を介して入力さ
れたファームウェアに関係するデータの中で、データ本
体であるコードデータ（プログラム）をメモリ手段に書
込む制御を実行する。また、第２のインターフェース手
段を介して別のコンピュータからアクセスがあると、制
御手段は優先的にメモリ手段から指定されたコードデー
タを読出して別のコンピュータに出力する制御を実行す
る。
ュータから転送されるファームウェアに関係するデータ
を入力するための第１のインターフェース手段と、別の
コンピュータに接続する第２のインターフェース手段
と、メモリ手段を制御してファームウェアに関係するデ
ータの入出力を制御するための制御手段とを有する。制
御手段は、第１のインターフェース手段を介して入力さ
れたファームウェアに関係するデータの中で、データ本
体であるコードデータ（プログラム）をメモリ手段に書
込む制御を実行する。また、第２のインターフェース手
段を介して別のコンピュータからアクセスがあると、制
御手段は優先的にメモリ手段から指定されたコードデー
タを読出して別のコンピュータに出力する制御を実行す
る。
【０００９】このような構成のエミュレータであれば、
例えばホストコンピュータが実行または開発中のファー
ムウェアを一時的に格納し、別のコンピュータが必要に
応じてそのファームウェアをインストールして、例えば
テスト処理を実行することができる。ファームウェアを
格納するためのメモリ手段として、例えばＳＲＡＭを使
用すれば、高速にファームウェアを書込み、また読出す
ことができる。別のコンピュータは、例えばホストコン
ピュータが新たなファームウェアのプログラムを生成す
ると、メモリ手段をアクセスすることにより、直ちにテ
スト処理を実行することが可能となる。従って、従来の
ように開発中またはテスト対象のファームウェアをＲＯ
Ｍに書込み、このＲＯＭをソケットにセットする処理工
程を省略できるため、結果的にファームウェアの開発ま
たはテスト処理の効率を向上させることができる。
例えばホストコンピュータが実行または開発中のファー
ムウェアを一時的に格納し、別のコンピュータが必要に
応じてそのファームウェアをインストールして、例えば
テスト処理を実行することができる。ファームウェアを
格納するためのメモリ手段として、例えばＳＲＡＭを使
用すれば、高速にファームウェアを書込み、また読出す
ことができる。別のコンピュータは、例えばホストコン
ピュータが新たなファームウェアのプログラムを生成す
ると、メモリ手段をアクセスすることにより、直ちにテ
スト処理を実行することが可能となる。従って、従来の
ように開発中またはテスト対象のファームウェアをＲＯ
Ｍに書込み、このＲＯＭをソケットにセットする処理工
程を省略できるため、結果的にファームウェアの開発ま
たはテスト処理の効率を向上させることができる。
【００１０】本発明の別の側面として、第２のインター
フェース手段は、別のコンピュータのシステムに含まれ
るＲＯＭのソケットに接続するコネクタ手段を有する。
このような構成により、エミュレータは別のコンピュー
タがＲＯＭをアクセスしたときに、第２のインターフェ
ース手段を介してそのアクセスに伴うアドレスを入力し
て、メモリ手段をアクセスする。従って、別のコンピュ
ータは、あたかも自身のＲＯＭ（ファームウェアを格納
するためのメモリ）からファームウェアをアクセスし
て、開発中またはテスト対象のファームウェアを実行す
ることができる。
フェース手段は、別のコンピュータのシステムに含まれ
るＲＯＭのソケットに接続するコネクタ手段を有する。
このような構成により、エミュレータは別のコンピュー
タがＲＯＭをアクセスしたときに、第２のインターフェ
ース手段を介してそのアクセスに伴うアドレスを入力し
て、メモリ手段をアクセスする。従って、別のコンピュ
ータは、あたかも自身のＲＯＭ（ファームウェアを格納
するためのメモリ）からファームウェアをアクセスし
て、開発中またはテスト対象のファームウェアを実行す
ることができる。
【００１１】
【発明の実施の形態】以下図面を参照して本発明の実施
の形態を説明する。図１は実施形態に関係するエミュレ
ータの要部を示すブロック図であり、図２と図３は同実
施形態の動作を説明するためのフローチャートである。 （システム構成）本エミュレータは、図１に示すよう
に、システムコントローラ１と、ＳＲＡＭ２と、Ｉ／Ｏ
インターフェース・コネクタ３と、Ｉ／Ｏインターフェ
ース・コントローラ４と、ＲＯＭソケットコネクタ５と
を有する。
の形態を説明する。図１は実施形態に関係するエミュレ
ータの要部を示すブロック図であり、図２と図３は同実
施形態の動作を説明するためのフローチャートである。 （システム構成）本エミュレータは、図１に示すよう
に、システムコントローラ１と、ＳＲＡＭ２と、Ｉ／Ｏ
インターフェース・コネクタ３と、Ｉ／Ｏインターフェ
ース・コントローラ４と、ＲＯＭソケットコネクタ５と
を有する。
【００１２】システムコントローラ１は、エミュレータ
のメイン制御部であり、ＳＲＡＭ２に対するリード／ラ
イト制御信号Ｃｂを出力し、Ｉ／Ｏインターフェース・
コントローラ４に対する制御信号Ｃａを出力し、かつＳ
ＲＡＭ２をアクセス（リード／ライトアクセス）するた
めのアドレス情報を出力するための制御を実行する。Ｓ
ＲＡＭ２は、ファームウェアであるプログラム（以下コ
ードデータと称する）を保持するためのスタティックＲ
ＡＭ（ランダムアクセスメモリ）である。
のメイン制御部であり、ＳＲＡＭ２に対するリード／ラ
イト制御信号Ｃｂを出力し、Ｉ／Ｏインターフェース・
コントローラ４に対する制御信号Ｃａを出力し、かつＳ
ＲＡＭ２をアクセス（リード／ライトアクセス）するた
めのアドレス情報を出力するための制御を実行する。Ｓ
ＲＡＭ２は、ファームウェアであるプログラム（以下コ
ードデータと称する）を保持するためのスタティックＲ
ＡＭ（ランダムアクセスメモリ）である。
【００１３】Ｉ／Ｏインターフェース・コネクタ３は、
例えばセントロニクス仕様の並列ポートまたはＲＳ−２
３２Ｃ仕様の直列ポートに対応する標準的インターフェ
ース仕様のコネクタであり、本実施形態ではホストコン
ピュータ６側の入出力インターフェースに接続される。
Ｉ／Ｏインターフェース・コントローラ４は、システム
コントローラ１からの制御信号Ｃａに応じて、Ｉ／Ｏイ
ンターフェース・コネクタ３を介してホストコンピュー
タ６から転送されるデータＤの入力を制御する。
例えばセントロニクス仕様の並列ポートまたはＲＳ−２
３２Ｃ仕様の直列ポートに対応する標準的インターフェ
ース仕様のコネクタであり、本実施形態ではホストコン
ピュータ６側の入出力インターフェースに接続される。
Ｉ／Ｏインターフェース・コントローラ４は、システム
コントローラ１からの制御信号Ｃａに応じて、Ｉ／Ｏイ
ンターフェース・コネクタ３を介してホストコンピュー
タ６から転送されるデータＤの入力を制御する。
【００１４】一方、ＲＯＭソケットコネクタ５は、本実
施形態では別のコンピュータ（以下ターゲットコンピュ
ータと称する）７のシステムに含まれるＲＯＭソケット
８に接続可能なインターフェース用コネクタである。Ｒ
ＯＭソケット８は、ターゲットコンピュータ７が実行す
るファームウェアを格納したＲＯＭ９をセットするため
の回路基板上に実装されたものである。
施形態では別のコンピュータ（以下ターゲットコンピュ
ータと称する）７のシステムに含まれるＲＯＭソケット
８に接続可能なインターフェース用コネクタである。Ｒ
ＯＭソケット８は、ターゲットコンピュータ７が実行す
るファームウェアを格納したＲＯＭ９をセットするため
の回路基板上に実装されたものである。
【００１５】さらに、前記のシステムコントローラ１
は、図１に示すように、転送カウンタ１０と、アドレス
カウンタ１１と、アドレス情報の出力制御のためのロジ
ックゲート１２とを有する。転送カウンタ１０は、ホス
トコンピュータ６から転送されるファームウェアに関す
るデータＤの中で、データ本体のバイト数（データ量）
を示す転送バイト数Ｎをセットし、各バイトが転送され
る度に減算するカウンタである。アドレスカウンタ１１
はそのデータＤの中で、ＳＲＡＭ２をライトアクセスす
るためのアドレス情報（先頭アドレス）をセットし、各
バイトが転送される度に加算するカウンタである。ロジ
ックゲート１２は例えばオアゲートであり、アドレスカ
ウンタ１１からのアドレス情報またはＲＯＭソケットコ
ネクタ５を介してターゲットコンピュータ７から発行さ
れたアドレス情報を、ＳＲＡＭ２のアドレスを指定する
ために出力するための論理回路である。 （本実施形態の作用効果）以下、図２と図３のフローチ
ャートを参照して、本実施形態のエミュレータの動作を
説明する。本実施形態は、ホストコンピュータ６がファ
ームウェアを生成してエミュレータに転送し、ターゲッ
トコンピュータ７が生成されたファームウェアをテスト
処理のために実行する場合を想定する。
は、図１に示すように、転送カウンタ１０と、アドレス
カウンタ１１と、アドレス情報の出力制御のためのロジ
ックゲート１２とを有する。転送カウンタ１０は、ホス
トコンピュータ６から転送されるファームウェアに関す
るデータＤの中で、データ本体のバイト数（データ量）
を示す転送バイト数Ｎをセットし、各バイトが転送され
る度に減算するカウンタである。アドレスカウンタ１１
はそのデータＤの中で、ＳＲＡＭ２をライトアクセスす
るためのアドレス情報（先頭アドレス）をセットし、各
バイトが転送される度に加算するカウンタである。ロジ
ックゲート１２は例えばオアゲートであり、アドレスカ
ウンタ１１からのアドレス情報またはＲＯＭソケットコ
ネクタ５を介してターゲットコンピュータ７から発行さ
れたアドレス情報を、ＳＲＡＭ２のアドレスを指定する
ために出力するための論理回路である。 （本実施形態の作用効果）以下、図２と図３のフローチ
ャートを参照して、本実施形態のエミュレータの動作を
説明する。本実施形態は、ホストコンピュータ６がファ
ームウェアを生成してエミュレータに転送し、ターゲッ
トコンピュータ７が生成されたファームウェアをテスト
処理のために実行する場合を想定する。
【００１６】ホストコンピュータ６はファームウェアを
生成（開発）すると、ファイル転送ソフトウェアによ
り、エミュレータのＩ／Ｏインターフェース・コネクタ
３に転送する。システムコントローラ１は、制御信号Ｃ
ａをＩ／Ｏインターフェース・コントローラ４に出力し
て、ホストコンピュータからの転送データＤを入力させ
る。
生成（開発）すると、ファイル転送ソフトウェアによ
り、エミュレータのＩ／Ｏインターフェース・コネクタ
３に転送する。システムコントローラ１は、制御信号Ｃ
ａをＩ／Ｏインターフェース・コントローラ４に出力し
て、ホストコンピュータからの転送データＤを入力させ
る。
【００１７】システムコントローラ１は、転送データＤ
に含まれるアドレス情報（アクセス対象の先頭アドレ
ス）をアドレスカウンタ１１にセットする（ステップＳ
１）。さらに、システムコントローラ１は、転送データ
Ｄに含まれる転送バイト数Ｎを転送カウンタ１０にセッ
トする（ステップＳ２）。
に含まれるアドレス情報（アクセス対象の先頭アドレ
ス）をアドレスカウンタ１１にセットする（ステップＳ
１）。さらに、システムコントローラ１は、転送データ
Ｄに含まれる転送バイト数Ｎを転送カウンタ１０にセッ
トする（ステップＳ２）。
【００１８】システムコントローラ１は、ＳＲＡＭ２に
対して制御信号Ｃｂに含まれるライトイネーブル信号を
アサートし（有効化し）、ＳＲＡＭ２に転送データＤに
含まれるデータ本体であるコードデータを書き込む（ス
テップＳ３，Ｓ４）。コードデータとは、前述したよう
に、ホストコンピュータ６から転送されたファームウェ
アのプログラムコードである。このとき、システムコン
トローラ１は、ＳＲＡＭ２のアドレスバスを制御して、
アドレスカウンタ１１からのアドレス情報をＳＲＡＭ２
に出力する。
対して制御信号Ｃｂに含まれるライトイネーブル信号を
アサートし（有効化し）、ＳＲＡＭ２に転送データＤに
含まれるデータ本体であるコードデータを書き込む（ス
テップＳ３，Ｓ４）。コードデータとは、前述したよう
に、ホストコンピュータ６から転送されたファームウェ
アのプログラムコードである。このとき、システムコン
トローラ１は、ＳＲＡＭ２のアドレスバスを制御して、
アドレスカウンタ１１からのアドレス情報をＳＲＡＭ２
に出力する。
【００１９】そして、ホストコンピュータ６からバイト
単位のコードデータが転送される度に、システムコント
ローラ１はアドレスカウンタ１１がインクリメントし、
また転送カウンタ１０がデクリメントするように制御す
る（ステップＳ５）。これにより、ＳＲＡＭ２には、バ
イト単位のコードデータが順次格納されることになる。
転送カウンタ１０のカウント値Ｎが減算により「０」に
なると、データ転送は終了となるため、システムコント
ローラ１はＳＲＡＭ２に対する書き込み動作を終了させ
る（ステップＳ６のＹＥＳ）。
単位のコードデータが転送される度に、システムコント
ローラ１はアドレスカウンタ１１がインクリメントし、
また転送カウンタ１０がデクリメントするように制御す
る（ステップＳ５）。これにより、ＳＲＡＭ２には、バ
イト単位のコードデータが順次格納されることになる。
転送カウンタ１０のカウント値Ｎが減算により「０」に
なると、データ転送は終了となるため、システムコント
ローラ１はＳＲＡＭ２に対する書き込み動作を終了させ
る（ステップＳ６のＹＥＳ）。
【００２０】ここで、図３のステップＳ１０に示すよう
に、ホストコンピュータ６から転送されたファームウェ
アが、エミュレータのＳＲＡＭ２に格納された状態で、
ターゲットコンピュータ７がＲＯＭ９をアクセスしたと
きに、ＳＲＡＭ２から読出されたファームウェアを実行
する場合を想定する。エミュレータのＲＯＭソケットコ
ネクタ５には、ターゲットコンピュータ７から発行され
たアドレス情報が入力される（ステップＳ１１のＹＥ
Ｓ）。
に、ホストコンピュータ６から転送されたファームウェ
アが、エミュレータのＳＲＡＭ２に格納された状態で、
ターゲットコンピュータ７がＲＯＭ９をアクセスしたと
きに、ＳＲＡＭ２から読出されたファームウェアを実行
する場合を想定する。エミュレータのＲＯＭソケットコ
ネクタ５には、ターゲットコンピュータ７から発行され
たアドレス情報が入力される（ステップＳ１１のＹＥ
Ｓ）。
【００２１】システムコントローラ１は、ＲＯＭソケッ
トコネクタ５を介して入力されるターゲットコンピュー
タ７からの制御信号Ｃｃに応じて、ＳＲＡＭ２のアドレ
スバスの制御をターゲットコンピュータ７側に移す（ス
テップＳ１２）。即ち、システムコントローラ１は、ホ
ストコンピュータ６側のライトアクセスを一時的に中断
して、ターゲットコンピュータ７側のリードアクセスを
優先させる。
トコネクタ５を介して入力されるターゲットコンピュー
タ７からの制御信号Ｃｃに応じて、ＳＲＡＭ２のアドレ
スバスの制御をターゲットコンピュータ７側に移す（ス
テップＳ１２）。即ち、システムコントローラ１は、ホ
ストコンピュータ６側のライトアクセスを一時的に中断
して、ターゲットコンピュータ７側のリードアクセスを
優先させる。
【００２２】具体的には、システムコントローラ１は、
ＳＲＡＭ２に対して制御信号Ｃｂに含まれるリードイネ
ーブル信号をアサートし、ターゲットコンピュータ７か
らのアドレス情報により指定されたコードデータをＳＲ
ＡＭ２から読出して、ＲＯＭソケットコネクタ５に出力
させる（ステップＳ１３）。これにより、ターゲットコ
ンピュータ７はＳＲＡＭ２からコードデータを入力し
て、ホストコンピュータ６により生成されたファームウ
ェアを実行する。即ち、エミュレーションを実行するこ
とになる（ステップＳ１４）。ここで、ＳＲＡＭ２はＲ
ＯＭ９の読出し動作に同期する読出し動作を行なうもの
と想定する。
ＳＲＡＭ２に対して制御信号Ｃｂに含まれるリードイネ
ーブル信号をアサートし、ターゲットコンピュータ７か
らのアドレス情報により指定されたコードデータをＳＲ
ＡＭ２から読出して、ＲＯＭソケットコネクタ５に出力
させる（ステップＳ１３）。これにより、ターゲットコ
ンピュータ７はＳＲＡＭ２からコードデータを入力し
て、ホストコンピュータ６により生成されたファームウ
ェアを実行する。即ち、エミュレーションを実行するこ
とになる（ステップＳ１４）。ここで、ＳＲＡＭ２はＲ
ＯＭ９の読出し動作に同期する読出し動作を行なうもの
と想定する。
【００２３】以上のように本実施形態によれば、ターゲ
ットコンピュータ７は、自身のＲＯＭ９をアクセスする
場合と同様に、ファームウェアをアクセスして実行する
ことができる。これにより、従来方式のように開発中ま
たはテスト対象のファームウェアをＲＯＭ９に格納し
て、ＲＯＭソケット８にセットする処理工程を経ること
なく、ターゲットコンピュータ７は、ホストコンピュー
タ６が生成したファームウェアを直ちに実行して、例え
ば所定のテスト処理を実行することができる。そして、
ターゲットコンピュータ７は、テスト終了後のファーム
ウェアを例えばＲＯＭソケット８にセットされたフラッ
シュＥＥＰＲＯＭなどに格納することができる。
ットコンピュータ７は、自身のＲＯＭ９をアクセスする
場合と同様に、ファームウェアをアクセスして実行する
ことができる。これにより、従来方式のように開発中ま
たはテスト対象のファームウェアをＲＯＭ９に格納し
て、ＲＯＭソケット８にセットする処理工程を経ること
なく、ターゲットコンピュータ７は、ホストコンピュー
タ６が生成したファームウェアを直ちに実行して、例え
ば所定のテスト処理を実行することができる。そして、
ターゲットコンピュータ７は、テスト終了後のファーム
ウェアを例えばＲＯＭソケット８にセットされたフラッ
シュＥＥＰＲＯＭなどに格納することができる。
【００２４】なお、本実施形態では、ホストコンピュー
タ６とターゲットコンピュータ７とは異なるコンピュー
タを想定したが、当然ながら同一のコンピュータの場合
にも適用できる。即ち、ホストコンピュータ６が開発し
たファームウェアをエミュレータに一時的に格納し、そ
の後に自身のＲＯＭをアクセスしたときに、エミュレー
タのＳＲＡＭ２からファームウェアをインストールして
実行する場合である。
タ６とターゲットコンピュータ７とは異なるコンピュー
タを想定したが、当然ながら同一のコンピュータの場合
にも適用できる。即ち、ホストコンピュータ６が開発し
たファームウェアをエミュレータに一時的に格納し、そ
の後に自身のＲＯＭをアクセスしたときに、エミュレー
タのＳＲＡＭ２からファームウェアをインストールして
実行する場合である。
【００２５】
【発明の効果】以上詳述したように本発明によれば、Ｒ
ＯＭに書込み、そのＲＯＭをソケットにセットするよう
な処理工程を必要とすることなく、開発中またはテスト
対象のファームウェアをコンピュータが実行することが
できる。換言すれば、ファームウェアのエミュレーショ
ンを実現することができる。従って、ファームウェアの
開発やテスト処理に要する処理時間の短縮化を図り、結
果的にファームウェアの開発やテスト処理の効率の向上
を実現することができる。
ＯＭに書込み、そのＲＯＭをソケットにセットするよう
な処理工程を必要とすることなく、開発中またはテスト
対象のファームウェアをコンピュータが実行することが
できる。換言すれば、ファームウェアのエミュレーショ
ンを実現することができる。従って、ファームウェアの
開発やテスト処理に要する処理時間の短縮化を図り、結
果的にファームウェアの開発やテスト処理の効率の向上
を実現することができる。
【図１】本発明の実施形態に関係するエミュレータの要
部を示すブロック図。
部を示すブロック図。
【図２】同実施形態の動作を説明するたのフローチャー
ト。
ト。
【図３】同実施形態の動作を説明するたのフローチャー
ト。
ト。
１…システムコントローラ（制御手段） ２…ＳＲＡＭ（メモリ手段） ３…Ｉ／Ｏインターフェース・コネクタ（第１のインタ
ーフェース手段） ４…Ｉ／Ｏインターフェース・コントローラ ５…ＲＯＭソケットコネクタ（第２のインターフェース
手段） ６…ホストコンピュータ ７…別のコンピュータ（ターゲットコンピュータ） ８…ＲＯＭソケット ９…ＲＯＭ １０…転送カウンタ １１…アドレスカウンタ １２…ロジックゲート
ーフェース手段） ４…Ｉ／Ｏインターフェース・コントローラ ５…ＲＯＭソケットコネクタ（第２のインターフェース
手段） ６…ホストコンピュータ ７…別のコンピュータ（ターゲットコンピュータ） ８…ＲＯＭソケット ９…ＲＯＭ １０…転送カウンタ １１…アドレスカウンタ １２…ロジックゲート
Claims (4)
- 【請求項１】 ホストコンピュータから転送されたファ
ームウェアを保持し、別のコンピュータが前記ファーム
ウェアを実行できる機能を有するエミュレータであっ
て、 前記ホストコンピュータから転送される前記ファームウ
ェアに関係するデータを入力するための第１のインター
フェース手段と、 前記第１のインターフェース手段を介して入力された前
記ファームウェアに関係するデータを格納するための書
換え可能なメモリ手段と、 前記別のコンピュータに接続し、前記メモリ手段をアク
セスするためのアドレスを入出力するための第２のイン
ターフェース手段と、 前記ホストコンピュータから入力された前記ファームウ
ェアに関係するデータを前記メモリ手段に格納し、かつ
前記別のコンピュータからのアクセスに応じて前記メモ
リ手段から指定されたデータを読出して前記第２のイン
ターフェース手段に出力するメモリ制御手段とを具備し
たことを特徴とするエミュレータ。 - 【請求項２】 前記ファームウェアに関係するデータに
は、前記メモリ手段に格納するためのアドレス情報、フ
ァームウェアのデータ本体のデータ量を示す情報、およ
び前記データ本体であるコードデータが含まれており、 前記メモリ制御手段は、前記アドレス情報を保持するた
めのアドレスカウンタ手段および前記データ量を示す情
報を保持するための転送カウンタ手段を有し、 前記アドレスカウンタ手段の加算動作に伴って指定され
るアドレス情報に従って前記コードデータを前記メモリ
手段に順次書込み、前記転送カウンタ手段の減算動作に
基づいて前記メモリ手段に対する前記コードデータの書
込み動作を終了する制御を実行するように構成されたこ
とを特徴とする請求項１記載のエミュレータ。 - 【請求項３】 前記制御手段は、前記第１のインターフ
ェース手段を介して入力された前記ファームウェアの前
記コードデータを前記メモリ手段に書込むためのアドレ
スバスを制御する手段を有し、 前記第２のインターフェース手段を介して前記別のコン
ピュータから前記メモリ手段をアクセスするためのアド
レス情報が入力される度に、前記アドレスバスの制御を
前記別のコンピュータ側に優先的に移し、 前記別のコンピュータが前記メモリ手段に格納されたコ
ードデータに基づいて前記ファームウェアを実行するこ
とを支援する手段を有することを特徴とする請求項１記
載のエミュレータ。 - 【請求項４】 前記第２のインターフェース手段は、前
記別のコンピュータのシステムに含まれるＲＯＭに接続
するコネクタ手段を有し、 前記別のコンピュータが前記ＲＯＭをアクセスしたとき
のアドレス情報を入力し、かつそのアクセスに応じて前
記メモリ手段から読出された前記コードデータをコネク
タ手段に出力する手段を有することを特徴とする請求項
１記載のエミュレータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9122309A JPH10312307A (ja) | 1997-05-13 | 1997-05-13 | コンピュータシステムに適用するエミュレータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9122309A JPH10312307A (ja) | 1997-05-13 | 1997-05-13 | コンピュータシステムに適用するエミュレータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10312307A true JPH10312307A (ja) | 1998-11-24 |
Family
ID=14832776
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9122309A Pending JPH10312307A (ja) | 1997-05-13 | 1997-05-13 | コンピュータシステムに適用するエミュレータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10312307A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100658564B1 (ko) | 2004-12-06 | 2006-12-15 | 한국전자통신연구원 | 임베디드 시스템의 소프트웨어 개발 및 실행 방법, 그리고이를 이용한 이동 단말 장치 |
| KR100665134B1 (ko) | 2004-12-09 | 2007-01-04 | 한국전자통신연구원 | 임베디드 시스템의 루트 파일 시스템 구성 및 실행 방법,그리고 이를 이용한 이동 단말 장치 |
| WO2007101727A3 (en) * | 2006-03-08 | 2007-12-21 | Tomtom Int Bv | Communication device for emulating a behavior of a navigation device |
-
1997
- 1997-05-13 JP JP9122309A patent/JPH10312307A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100658564B1 (ko) | 2004-12-06 | 2006-12-15 | 한국전자통신연구원 | 임베디드 시스템의 소프트웨어 개발 및 실행 방법, 그리고이를 이용한 이동 단말 장치 |
| KR100665134B1 (ko) | 2004-12-09 | 2007-01-04 | 한국전자통신연구원 | 임베디드 시스템의 루트 파일 시스템 구성 및 실행 방법,그리고 이를 이용한 이동 단말 장치 |
| WO2007101727A3 (en) * | 2006-03-08 | 2007-12-21 | Tomtom Int Bv | Communication device for emulating a behavior of a navigation device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0712084B1 (en) | Emulation of direct memory access | |
| EP0569969A1 (en) | Microcomputer having instruction memory storing instructions for reading out internal conditions | |
| KR100764921B1 (ko) | 장치 이뉴머레이션을 위한 가상 ｒｏｍ | |
| JPH10187359A (ja) | データ記憶システム及び同システムに適用するデータ転送方法 | |
| US20100169546A1 (en) | Flash memory access circuit | |
| JPS63279328A (ja) | 仮想計算機システムのゲスト実行制御方式 | |
| JPH0969064A (ja) | 外部メモリーシステム | |
| US6182207B1 (en) | Microcontroller with register system for the indirect accessing of internal memory via auxiliary register | |
| JPH10312307A (ja) | コンピュータシステムに適用するエミュレータ | |
| US8464016B2 (en) | Method and device for switching over in a memory for a control device | |
| JP2568017B2 (ja) | マイクロプロセッサ及びそれを使用したデータ処理システム | |
| US6125456A (en) | Microcomputer with self-diagnostic unit | |
| JP2001256044A (ja) | データ処理装置 | |
| US6269429B1 (en) | Microcomputer which writer data to memory based on an interrupt control mode | |
| JP3130798B2 (ja) | バス転送装置 | |
| JP3442972B2 (ja) | 情報処理装置および書き換え可能型不揮発性メモリの書き換え方法 | |
| JP2000029508A (ja) | プログラマブルコントローラ | |
| JPH09282897A (ja) | Ｒｏｍライター装置 | |
| JP3496942B2 (ja) | メモリアクセス方法 | |
| JPS6349935A (ja) | 中央制御装置 | |
| JPS60201437A (ja) | マイクロプロセツサ | |
| JPH11212945A (ja) | マイクロコンピュータおよびそのメモリ | |
| JPH03168845A (ja) | 命令実行制御方式 | |
| JPH05257698A (ja) | 電子計算機 | |
| JPS6349942A (ja) | 演算処理装置 |