JPH09283560A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH09283560A JPH09283560A JP8112155A JP11215596A JPH09283560A JP H09283560 A JPH09283560 A JP H09283560A JP 8112155 A JP8112155 A JP 8112155A JP 11215596 A JP11215596 A JP 11215596A JP H09283560 A JPH09283560 A JP H09283560A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- film substrate
- connection electrodes
- connection electrode
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/361—Assembling flexible printed circuits with other printed circuits
- H05K3/363—Assembling flexible printed circuits with other printed circuits by soldering
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 半導体チップのバンプの配列パターンを変更
するために、半導体チップとフィルム基板とを一体化し
たものにおいて、平面サイズを小さくする。 【解決手段】 直角二等辺三角形状のフィルム基板１３
の上面底辺部から所定の方向に突出して配列形成された
第２の接続電極１５の先端部は半導体チップ１１のバン
プ１２に接合され、この接合部分及び第２の接続電極１
５の部分は樹脂保護材１８によって覆われている。そし
て、半導体チップ１１の外側に位置する第２の接続電極
１５をこれを覆っている樹脂保護材１８と共に半導体チ
ップ１１の端面に沿って折り曲げ、次いで４枚のフィル
ム基板１３の各下面を半導体チップ１１の下面に互いに
重なることなく接着する。次に、フィルム基板１３に形
成された第１の接続電極１４上に半田バンプを形成す
る。
するために、半導体チップとフィルム基板とを一体化し
たものにおいて、平面サイズを小さくする。 【解決手段】 直角二等辺三角形状のフィルム基板１３
の上面底辺部から所定の方向に突出して配列形成された
第２の接続電極１５の先端部は半導体チップ１１のバン
プ１２に接合され、この接合部分及び第２の接続電極１
５の部分は樹脂保護材１８によって覆われている。そし
て、半導体チップ１１の外側に位置する第２の接続電極
１５をこれを覆っている樹脂保護材１８と共に半導体チ
ップ１１の端面に沿って折り曲げ、次いで４枚のフィル
ム基板１３の各下面を半導体チップ１１の下面に互いに
重なることなく接着する。次に、フィルム基板１３に形
成された第１の接続電極１４上に半田バンプを形成す
る。
Description
【０００１】
【発明の属する技術分野】この発明は半導体装置及びそ
の製造方法に関する。
の製造方法に関する。
【０００２】
【従来の技術】例えばフリップチップ方式と呼ばれる半
導体装置の実装技術では、ＬＳＩなどからなる半導体チ
ップの下面に設けられた複数のバンプを回路基板の上面
に設けられた複数の接続パッドに接合することにより、
半導体チップを回路基板上に実装している。ところで、
半導体チップは、一般的に、直方体形状であって、その
一の面の周辺部に複数のバンプが配列形成された構造と
なっている。したがって、ユーザー側において、半導体
チップのバンプの配列パターン（バンプの配列位置、バ
ンプのサイズ、バンプの配列ピッチなど）を変更するこ
とはできない。
導体装置の実装技術では、ＬＳＩなどからなる半導体チ
ップの下面に設けられた複数のバンプを回路基板の上面
に設けられた複数の接続パッドに接合することにより、
半導体チップを回路基板上に実装している。ところで、
半導体チップは、一般的に、直方体形状であって、その
一の面の周辺部に複数のバンプが配列形成された構造と
なっている。したがって、ユーザー側において、半導体
チップのバンプの配列パターン（バンプの配列位置、バ
ンプのサイズ、バンプの配列ピッチなど）を変更するこ
とはできない。
【０００３】そこで、従来では、以上のような問題点を
解決するために、半導体チップを回路基板上に直接実装
するのではなく、ＴＡＢ(Tape Automated Bonding)技術
を利用する方法、つまりフィルム基板を介して実装する
方法（ＴＢＧＡ(Tape Ball Grid Array)構造）が考えら
れている。図７及び図８は従来のこのような半導体装置
（半導体チップとフィルム基板とを一体化してなるも
の）の一例を示したものである。ポリイミドフィルムな
どからなるフィルム基板１の中央部にはデバイスホール
２が形成されている。フィルム基板１の上面の４辺には
それぞれ１０個ずつの第１の接続電極３が千鳥状に配列
形成されている。フィルム基板１の上面内周部にはそれ
ぞれ１０本ずつの第２の接続電極４が該上面からデバイ
スホール２内に突出して配列形成されている。第１の接
続電極３と第２の接続電極４との相対応するもの同士
は、フィルム基板１の上面に形成された引き回し線５を
介して、それぞれ電気的に接続されている。第１の接続
電極３上には半田バンプ６が設けられている。一方、半
導体チップ７は、上面の４辺にそれぞれ１０個ずつのバ
ンプ８が直線状に配列形成された構造となっている。そ
して、半導体チップ７はデバイスホール２内の中央部に
対応する位置に配置され、そのバンプ８に第２の接続電
極４が接合され、この接合部分を含む半導体チップ７の
上面側が樹脂保護材９によって覆われている。
解決するために、半導体チップを回路基板上に直接実装
するのではなく、ＴＡＢ(Tape Automated Bonding)技術
を利用する方法、つまりフィルム基板を介して実装する
方法（ＴＢＧＡ(Tape Ball Grid Array)構造）が考えら
れている。図７及び図８は従来のこのような半導体装置
（半導体チップとフィルム基板とを一体化してなるも
の）の一例を示したものである。ポリイミドフィルムな
どからなるフィルム基板１の中央部にはデバイスホール
２が形成されている。フィルム基板１の上面の４辺には
それぞれ１０個ずつの第１の接続電極３が千鳥状に配列
形成されている。フィルム基板１の上面内周部にはそれ
ぞれ１０本ずつの第２の接続電極４が該上面からデバイ
スホール２内に突出して配列形成されている。第１の接
続電極３と第２の接続電極４との相対応するもの同士
は、フィルム基板１の上面に形成された引き回し線５を
介して、それぞれ電気的に接続されている。第１の接続
電極３上には半田バンプ６が設けられている。一方、半
導体チップ７は、上面の４辺にそれぞれ１０個ずつのバ
ンプ８が直線状に配列形成された構造となっている。そ
して、半導体チップ７はデバイスホール２内の中央部に
対応する位置に配置され、そのバンプ８に第２の接続電
極４が接合され、この接合部分を含む半導体チップ７の
上面側が樹脂保護材９によって覆われている。
【０００４】このように、この半導体装置では、半導体
チップ７とフィルム基板１とを一体化し、フィルム基板
１の上面の４辺に千鳥状に配列形成された１０個ずつの
第１の接続電極３上に半田バンプ６を形成しているの
で、半導体チップ７のバンプ８の配列パターンを変更す
ることができなくても、フィルム基板１の半田バンプ６
の配列パターンを自由に選定することができ、したがっ
て実質的なバンプの配列パターンを変更することができ
る。
チップ７とフィルム基板１とを一体化し、フィルム基板
１の上面の４辺に千鳥状に配列形成された１０個ずつの
第１の接続電極３上に半田バンプ６を形成しているの
で、半導体チップ７のバンプ８の配列パターンを変更す
ることができなくても、フィルム基板１の半田バンプ６
の配列パターンを自由に選定することができ、したがっ
て実質的なバンプの配列パターンを変更することができ
る。
【０００５】
【発明が解決しようとする課題】しかしながら、従来の
このような半導体装置では、ＴＡＢ技術をただ単に利用
したＴＢＧＡ構造であるので、フィルム基板１のデバイ
スホール２内に半導体チップ７が配置され、つまり半導
体チップ７の周囲にフィルム基板１が配置され、したが
って平面サイズが大きくなってしまうという問題があっ
た。この発明の課題は、半導体チップとフィルム基板と
を一体化しても平面サイズを可及的に小さくすることが
できるようにすることである。
このような半導体装置では、ＴＡＢ技術をただ単に利用
したＴＢＧＡ構造であるので、フィルム基板１のデバイ
スホール２内に半導体チップ７が配置され、つまり半導
体チップ７の周囲にフィルム基板１が配置され、したが
って平面サイズが大きくなってしまうという問題があっ
た。この発明の課題は、半導体チップとフィルム基板と
を一体化しても平面サイズを可及的に小さくすることが
できるようにすることである。
【０００６】
【課題を解決するための手段】請求項１記載の発明に係
る半導体装置は、一の面の周辺部に複数の接続電極が配
列形成された半導体チップと、この半導体チップの他の
面に一方の面を接着されたフィルム基板と、このフィル
ム基板の他方の面に配列形成された複数の第１の接続電
極と、前記フィルム基板の他方の面上から所定の方向に
突出して配列形成され、かつ前記半導体チップの他の面
側から一の面側に延出されて前記半導体チップの接続電
極に接合された複数の第２の接続電極と、前記フィルム
基板の他方の面に形成された前記第１と第２の接続電極
間を導通するための複数の引き回し線と、前記第１の接
続電極上に設けられた金属バンプとを具備したものであ
る。請求項５記載の発明に係る半導体装置の製造方法
は、一の面の周辺部に複数の接続電極が配列形成された
半導体チップと、フィルム基板の一の面に複数の第１の
接続電極が配列形成され、前記フィルム基板の一の面上
から所定の方向に突出して複数の第２の接続電極が配列
形成され、前記フィルム基板の一の面に前記第１と第２
の接続電極間を導通するための複数の引き回し線が形成
されたものとを用意し、前記半導体チップの横に前記フ
ィルム基板を配置し、前記第２の接続電極を前記前記半
導体チップの接続電極に接合し、次いで前記第２の接続
電極を折り曲げて前記フィルム基板の他の面を前記半導
体チップの他の面に接着し、前記第１の接続電極上に金
属バンプを形成するようにしたものである。
る半導体装置は、一の面の周辺部に複数の接続電極が配
列形成された半導体チップと、この半導体チップの他の
面に一方の面を接着されたフィルム基板と、このフィル
ム基板の他方の面に配列形成された複数の第１の接続電
極と、前記フィルム基板の他方の面上から所定の方向に
突出して配列形成され、かつ前記半導体チップの他の面
側から一の面側に延出されて前記半導体チップの接続電
極に接合された複数の第２の接続電極と、前記フィルム
基板の他方の面に形成された前記第１と第２の接続電極
間を導通するための複数の引き回し線と、前記第１の接
続電極上に設けられた金属バンプとを具備したものであ
る。請求項５記載の発明に係る半導体装置の製造方法
は、一の面の周辺部に複数の接続電極が配列形成された
半導体チップと、フィルム基板の一の面に複数の第１の
接続電極が配列形成され、前記フィルム基板の一の面上
から所定の方向に突出して複数の第２の接続電極が配列
形成され、前記フィルム基板の一の面に前記第１と第２
の接続電極間を導通するための複数の引き回し線が形成
されたものとを用意し、前記半導体チップの横に前記フ
ィルム基板を配置し、前記第２の接続電極を前記前記半
導体チップの接続電極に接合し、次いで前記第２の接続
電極を折り曲げて前記フィルム基板の他の面を前記半導
体チップの他の面に接着し、前記第１の接続電極上に金
属バンプを形成するようにしたものである。
【０００７】請求項１または５記載の発明によれば、半
導体チップの他の面にフィルム基板の一の面（他方の
面）を接着しているので、半導体チップとフィルム基板
とを一体化しても平面サイズを可及的に小さくことがで
きる。
導体チップの他の面にフィルム基板の一の面（他方の
面）を接着しているので、半導体チップとフィルム基板
とを一体化しても平面サイズを可及的に小さくことがで
きる。
【０００８】
【発明の実施の形態】次に、図１〜図３を参照して、こ
の発明の第１実施形態における半導体装置の構造につい
てその製造方法と併せ説明する。まず、図１は当初の工
程を説明するために示す平面図である。半導体チップ１
１は、従来の場合と同様に、上面の４辺にそれぞれ１０
個ずつのバンプ（接続電極）１２が直線状に配列形成さ
れた構造となっている。一方、ポリイミドフィルムなど
からなるフィルム基板１３は、１つの半導体チップ１１
に対して４枚用意されている。この４枚のフィルム基板
１３の形状は、半導体チップ１１の平面形状である正方
形をその交差する２本の対角線に沿って切断して得られ
る直角二等辺三角形よりもやや小さめの直角二等辺三角
形状となっている。
の発明の第１実施形態における半導体装置の構造につい
てその製造方法と併せ説明する。まず、図１は当初の工
程を説明するために示す平面図である。半導体チップ１
１は、従来の場合と同様に、上面の４辺にそれぞれ１０
個ずつのバンプ（接続電極）１２が直線状に配列形成さ
れた構造となっている。一方、ポリイミドフィルムなど
からなるフィルム基板１３は、１つの半導体チップ１１
に対して４枚用意されている。この４枚のフィルム基板
１３の形状は、半導体チップ１１の平面形状である正方
形をその交差する２本の対角線に沿って切断して得られ
る直角二等辺三角形よりもやや小さめの直角二等辺三角
形状となっている。
【０００９】フィルム基板１３の上面には１０個の第１
の接続電極１４がほぼ均等に配列形成されている。フィ
ルム基板１３の上面底辺部には１０本の第２の接続電極
１５が該上面から所定の方向に突出して配列形成され、
これら第２の接続電極１５の先端部下面にはばらけ防止
片１６が設けられている。第１の接続電極１４と第２の
接続電極１５との相対応するもの同士は、フィルム基板
１３の上面に形成された引き回し線１７を介して、電気
的に接続されている。
の接続電極１４がほぼ均等に配列形成されている。フィ
ルム基板１３の上面底辺部には１０本の第２の接続電極
１５が該上面から所定の方向に突出して配列形成され、
これら第２の接続電極１５の先端部下面にはばらけ防止
片１６が設けられている。第１の接続電極１４と第２の
接続電極１５との相対応するもの同士は、フィルム基板
１３の上面に形成された引き回し線１７を介して、電気
的に接続されている。
【００１０】以上のような半導体チップ１１と４枚のフ
ィルム基板１３とを用意した後、まず、４枚のフィルム
基板１３をその各底辺が半導体チップ１１の４辺とそれ
ぞれ対向するようにして半導体チップ１１の周囲（横）
に配置し、ボンディングすることにより、各ばらけ防止
片１６近傍における第２の接続電極１５を半導体チップ
１１のそれぞれ対応するバンプ１２に接合する。次に、
各ばらけ防止片１６の一方の端部と各フィルム基板１４
の底辺部との間における第２の接続電極１５の部分（第
２の接続電極１５とバンプ１２との接合部分を含む）に
ディスペンス法などによって樹脂を塗布することによ
り、該部分を樹脂保護材１８によって覆う（図３参
照）。
ィルム基板１３とを用意した後、まず、４枚のフィルム
基板１３をその各底辺が半導体チップ１１の４辺とそれ
ぞれ対向するようにして半導体チップ１１の周囲（横）
に配置し、ボンディングすることにより、各ばらけ防止
片１６近傍における第２の接続電極１５を半導体チップ
１１のそれぞれ対応するバンプ１２に接合する。次に、
各ばらけ防止片１６の一方の端部と各フィルム基板１４
の底辺部との間における第２の接続電極１５の部分（第
２の接続電極１５とバンプ１２との接合部分を含む）に
ディスペンス法などによって樹脂を塗布することによ
り、該部分を樹脂保護材１８によって覆う（図３参
照）。
【００１１】次に、図２及び図３に示すように、半導体
チップ１１の外側に位置する第２の接続電極１５をこれ
を覆っている樹脂保護材１８と共に半導体チップ１１の
端面に沿って折り曲げ、次いで４枚のフィルム基板１３
の各下面を半導体チップ１１の下面に接着剤１９を介し
て接着する。この場合、４枚のフィルム基板１３の各底
辺を半導体チップ１１の４辺にそれぞれ一致させると、
４枚のフィルム基板１３を半導体チップ１１の下面に互
いに重なることなく接着させることができる。また、接
着剤１９は各フィルム基板１３の下面のみに設けてもよ
く、また半導体チップ１１の下面全体に設けてもよい。
次に、第１の接続電極１４上に半田バンプ（金属バン
プ）２０を形成する。かくして、この実施形態における
半導体装置が製造される。
チップ１１の外側に位置する第２の接続電極１５をこれ
を覆っている樹脂保護材１８と共に半導体チップ１１の
端面に沿って折り曲げ、次いで４枚のフィルム基板１３
の各下面を半導体チップ１１の下面に接着剤１９を介し
て接着する。この場合、４枚のフィルム基板１３の各底
辺を半導体チップ１１の４辺にそれぞれ一致させると、
４枚のフィルム基板１３を半導体チップ１１の下面に互
いに重なることなく接着させることができる。また、接
着剤１９は各フィルム基板１３の下面のみに設けてもよ
く、また半導体チップ１１の下面全体に設けてもよい。
次に、第１の接続電極１４上に半田バンプ（金属バン
プ）２０を形成する。かくして、この実施形態における
半導体装置が製造される。
【００１２】このようにして得られた半導体装置では、
半導体チップ１１の下面に４枚のフィルム基板１３の各
下面を接着しているので、半導体チップ１１の周囲には
折り曲げられた第２の接続電極１５及びこれを覆ってい
る樹脂保護材１８が配置されるだけであり、したがって
半導体チップ１１とフィルム基板１３とを一体化しても
平面サイズを可及的に小さくことができる。また、樹脂
保護膜１８により、第２の接続電極１５とバンプ１２と
の接合部及び第２の接続電極１５の折り曲げ部を保護す
ることができる。この樹脂保護膜１８は、第２の接続電
極１５を折り曲げた後に塗布するようにしてもよいが、
図１に示すように、第２の接続電極１５を折り曲げる前
に塗布すると、平面的な塗布であるので、簡単に塗布す
ることができる。ただし、樹脂保護材１８を設けない場
合には、平面サイズをさらに小さくすることができる。
半導体チップ１１の下面に４枚のフィルム基板１３の各
下面を接着しているので、半導体チップ１１の周囲には
折り曲げられた第２の接続電極１５及びこれを覆ってい
る樹脂保護材１８が配置されるだけであり、したがって
半導体チップ１１とフィルム基板１３とを一体化しても
平面サイズを可及的に小さくことができる。また、樹脂
保護膜１８により、第２の接続電極１５とバンプ１２と
の接合部及び第２の接続電極１５の折り曲げ部を保護す
ることができる。この樹脂保護膜１８は、第２の接続電
極１５を折り曲げた後に塗布するようにしてもよいが、
図１に示すように、第２の接続電極１５を折り曲げる前
に塗布すると、平面的な塗布であるので、簡単に塗布す
ることができる。ただし、樹脂保護材１８を設けない場
合には、平面サイズをさらに小さくすることができる。
【００１３】なお、図４及び図５に示す第２実施形態の
ように、ばらけ防止片１６及びその上の第２の接続電極
１５を含む半導体チップ１１の上面であってばらけ防止
片１６の一方の端部で囲まれた内側にディスペンス法な
どによって樹脂を塗布して樹脂保護材２１を形成するよ
うにしてもよい。この樹脂保護材２１は、第２の接続電
極１５を折り曲げた後に塗布する。
ように、ばらけ防止片１６及びその上の第２の接続電極
１５を含む半導体チップ１１の上面であってばらけ防止
片１６の一方の端部で囲まれた内側にディスペンス法な
どによって樹脂を塗布して樹脂保護材２１を形成するよ
うにしてもよい。この樹脂保護材２１は、第２の接続電
極１５を折り曲げた後に塗布する。
【００１４】ところで、図示していないが、半導体チッ
プ１１の上面には窒化シリコンや酸化シリコンなどから
なる保護膜が予め設けられている（上記第１実施形態の
場合も同じである。）したがって、樹脂保護材２１は半
導体チップ１１の上面（アクティブエリア）をさらに保
護することになるが、このほかにも次に説明するような
保護機能を有する。すなわち、ばらけ防止片１６と第２
の接続電極１５との密着領域はかなり狭いので、樹脂保
護材２１を設けない場合には、使用環境によっては経時
的に第２の接続電極１５がばらけ防止片１６から剥が
れ、この剥がれた第２の接続電極１５同士が短絡するこ
とがあるが、樹脂保護材２１を設けると、以上のような
ことが起きないようにすることができる。
プ１１の上面には窒化シリコンや酸化シリコンなどから
なる保護膜が予め設けられている（上記第１実施形態の
場合も同じである。）したがって、樹脂保護材２１は半
導体チップ１１の上面（アクティブエリア）をさらに保
護することになるが、このほかにも次に説明するような
保護機能を有する。すなわち、ばらけ防止片１６と第２
の接続電極１５との密着領域はかなり狭いので、樹脂保
護材２１を設けない場合には、使用環境によっては経時
的に第２の接続電極１５がばらけ防止片１６から剥が
れ、この剥がれた第２の接続電極１５同士が短絡するこ
とがあるが、樹脂保護材２１を設けると、以上のような
ことが起きないようにすることができる。
【００１５】また、上記実施形態では、第１の接続電極
１４及び引き回し線１７が露出しているが、これに限定
されるものではない。例えば、図６に示す第３実施形態
のように、第１の接続電極１４の中央部を除くフィルム
基板１３の表面にソルダーレジスト膜（絶縁膜）２２を
形成し、第１の接続電極１４の中央部をソルダーレジス
ト膜２２に形成された開口部２３を介して露出させ、こ
の露出面上に半田バンプ２０を形成するようにしてもよ
い。このようにした場合には、第１の接続電極１４の外
周部をソルダーレジスト膜２２で被っているので、第１
の接続電極１４上に配置した半田ボール（図示せず）を
ウェットバックして半田バンプ２０を形成する際に、一
旦溶融した半田が第１の接続電極１４に接続された引き
回し線１７上に流出するのを阻止することができ、した
がって半田バンプ２０を良好に形成することができる。
１４及び引き回し線１７が露出しているが、これに限定
されるものではない。例えば、図６に示す第３実施形態
のように、第１の接続電極１４の中央部を除くフィルム
基板１３の表面にソルダーレジスト膜（絶縁膜）２２を
形成し、第１の接続電極１４の中央部をソルダーレジス
ト膜２２に形成された開口部２３を介して露出させ、こ
の露出面上に半田バンプ２０を形成するようにしてもよ
い。このようにした場合には、第１の接続電極１４の外
周部をソルダーレジスト膜２２で被っているので、第１
の接続電極１４上に配置した半田ボール（図示せず）を
ウェットバックして半田バンプ２０を形成する際に、一
旦溶融した半田が第１の接続電極１４に接続された引き
回し線１７上に流出するのを阻止することができ、した
がって半田バンプ２０を良好に形成することができる。
【００１６】さらに、上記実施形態では、図１に示すよ
うに、半導体チップ１１の平面形状が正方形であってそ
の上面の４辺にそれぞれバンプ１２が直線状に配列形成
され、そして図２に示すように、直角二等辺三角形状の
４枚のフィルム基板１３を半導体チップ１１の下面に互
いに重なることなく接着した場合について説明したが、
これに限定されるものではない。例えば、図示していな
いが、半導体チップの平面形状が長方形であってその上
面の幅方向の２辺にそれぞれバンプが直線状に配列形成
されている場合には、長方形状の２枚のフィルム基板を
半導体チップの下面に互いに重なることなく接着するよ
うにしてもよい。
うに、半導体チップ１１の平面形状が正方形であってそ
の上面の４辺にそれぞれバンプ１２が直線状に配列形成
され、そして図２に示すように、直角二等辺三角形状の
４枚のフィルム基板１３を半導体チップ１１の下面に互
いに重なることなく接着した場合について説明したが、
これに限定されるものではない。例えば、図示していな
いが、半導体チップの平面形状が長方形であってその上
面の幅方向の２辺にそれぞれバンプが直線状に配列形成
されている場合には、長方形状の２枚のフィルム基板を
半導体チップの下面に互いに重なることなく接着するよ
うにしてもよい。
【００１７】
【発明の効果】以上説明したように、この発明によれ
ば、半導体チップの他の面にフィルム基板の一の面（他
方の面）を接着しているので、半導体チップとフィルム
基板とを一体化しても平面サイズを可及的に小さくこと
ができる。
ば、半導体チップの他の面にフィルム基板の一の面（他
方の面）を接着しているので、半導体チップとフィルム
基板とを一体化しても平面サイズを可及的に小さくこと
ができる。
【図１】この発明の第１実施形態における半導体装置の
製造に際し、当初の工程を説明するために示す平面図。
製造に際し、当初の工程を説明するために示す平面図。
【図２】第１実施形態における半導体装置の完成した状
態の底面図。
態の底面図。
【図３】図２のＡ−Ａ線に沿う一部の断面図。
【図４】この発明の第２実施形態における半導体装置の
図１同様の平面図。
図１同様の平面図。
【図５】第２実施形態における半導体装置の完成した状
態の図３同様の断面図。
態の図３同様の断面図。
【図６】この発明の第３実施形態における半導体装置の
図３同様の断面図。
図３同様の断面図。
【図７】従来の半導体装置の平面図。
【図８】図７のＢ−Ｂ線に沿う断面図。
１１ 半導体チップ １２ バンプ（接続電極） １３ フィルム基板 １４ 第１の接続電極 １５ 第２の接続電極 １６ ばらけ防止片 １７ 引き回し線 １８ 樹脂保護材 １９ 接着剤 ２０ 半田バンプ（金属バンプ）
Claims (8)
- 【請求項１】 一の面の周辺部に複数の接続電極が配列
形成された半導体チップと、この半導体チップの他の面
に一方の面を接着されたフィルム基板と、このフィルム
基板の他方の面に配列形成された複数の第１の接続電極
と、前記フィルム基板の他方の面上から所定の方向に突
出して配列形成され、かつ前記半導体チップの他の面側
から一の面側に延出されて前記半導体チップの接続電極
に接合された複数の第２の接続電極と、前記フィルム基
板の他方の面に形成された前記第１と第２の接続電極間
を導通するための複数の引き回し線と、前記第１の接続
電極上に設けられた金属バンプとを具備することを特徴
とする半導体装置。 - 【請求項２】 請求項１記載の発明において、前記半導
体チップの平面形状は正方形であり、前記フィルム基板
は前記半導体チップの平面形状である正方形をその交差
する２本の対角線に沿って切断した形状に対応した直角
二等辺三角形状であり、この直角二等辺三角形状のフィ
ルム基板が４枚前記半導体チップの他の面に互いに重な
ることなく接着されていることを特徴とする半導体装
置。 - 【請求項３】 請求項１または２記載の発明において、
前記第２の接続電極の部分は樹脂保護材で覆われている
ことを特徴とする半導体装置。 - 【請求項４】 請求項１〜３のいずれかに記載の発明に
おいて、前記フィルム基板の他方の面において前記第１
の接続電極の少なくとも一部を除く部分には絶縁膜が設
けられていることを特徴とする半導体装置。 - 【請求項５】 一の面の周辺部に複数の接続電極が配列
形成された半導体チップと、 フィルム基板の一の面に複数の第１の接続電極が配列形
成され、前記フィルム基板の一の面上から所定の方向に
突出して複数の第２の接続電極が配列形成され、前記フ
ィルム基板の一の面に前記第１と第２の接続電極間を導
通するための複数の引き回し線が形成されたものとを用
意し、 前記半導体チップの横に前記フィルム基板を配置し、前
記第２の接続電極を前記前記半導体チップの接続電極に
接合し、次いで前記第２の接続電極を折り曲げて前記フ
ィルム基板の他の面を前記半導体チップの他の面に接着
し、前記第１の接続電極上に金属バンプを形成すること
を特徴とする半導体装置の製造方法。 - 【請求項６】 請求項５記載の発明において、前記半導
体チップの平面形状は正方形であり、前記フィルム基板
は前記半導体チップの平面形状である正方形をその交差
する２本の対角線に沿って切断した形状に対応した直角
二等辺三角形状であり、この直角二等辺三角形状のフィ
ルム基板を４枚前記半導体チップの他の面に互いに重な
ることなく接着することを特徴とする半導体装置の製造
方法。 - 【請求項７】 請求項５または６記載の発明において、
前記第２の接続電極を折り曲げる前にまたは折り曲げた
後で前記第２の接続電極の部分を樹脂保護材で覆うこと
を特徴とする半導体装置の製造方法。 - 【請求項８】 請求項５〜７のいずれかに記載の発明に
おいて、前記第１の接続電極上に前記金属バンプを形成
する前に、前記フィルム基板の一の面において前記第１
の接続電極の少なくとも一部を除く部分に絶縁膜を形成
することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8112155A JPH09283560A (ja) | 1996-04-10 | 1996-04-10 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8112155A JPH09283560A (ja) | 1996-04-10 | 1996-04-10 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09283560A true JPH09283560A (ja) | 1997-10-31 |
Family
ID=14579617
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8112155A Pending JPH09283560A (ja) | 1996-04-10 | 1996-04-10 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09283560A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6256877B1 (en) | 1997-12-10 | 2001-07-10 | Siemens Aktiengesellschaft | Method for transforming a substrate with edge contacts into a ball grid array |
-
1996
- 1996-04-10 JP JP8112155A patent/JPH09283560A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6256877B1 (en) | 1997-12-10 | 2001-07-10 | Siemens Aktiengesellschaft | Method for transforming a substrate with edge contacts into a ball grid array |
| US6504104B2 (en) | 1997-12-10 | 2003-01-07 | Siemens Aktiengesellschaft | Flexible wiring for the transformation of a substrate with edge contacts into a ball grid array |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6677219B2 (en) | Method of forming a ball grid array package | |
| KR100716871B1 (ko) | 반도체패키지용 캐리어프레임 및 이를 이용한반도체패키지와 그 제조 방법 | |
| JPH09330934A (ja) | 半導体装置及びその製造方法 | |
| JP2003078106A (ja) | チップ積層型パッケージ素子及びその製造方法 | |
| JP2002110898A (ja) | 半導体装置 | |
| JPWO2001026147A1 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| US6870249B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2005079581A (ja) | テープ基板、及びテープ基板を用いた半導体チップパッケージ、及び半導体チップパッケージを用いたｌｃｄ装置 | |
| CN1983581A (zh) | 半导体器件 | |
| JP3065010B2 (ja) | 半導体装置 | |
| US6424049B1 (en) | Semiconductor device having chip-on-chip structure and semiconductor chip used therefor | |
| US7585700B2 (en) | Ball grid array package stack | |
| JPH10233401A (ja) | 半導体装置 | |
| JPH09283560A (ja) | 半導体装置およびその製造方法 | |
| JP3394480B2 (ja) | 半導体装置 | |
| JP3743811B2 (ja) | 半導体装置の製造方法 | |
| JP3670371B2 (ja) | 半導体装置およびその製造方法 | |
| JP3169072B2 (ja) | 半導体装置 | |
| JP3274533B2 (ja) | 半導体素子 | |
| JP3739632B2 (ja) | 半導体装置およびその製造方法 | |
| JPH07283274A (ja) | 半導体装置及び接合シート | |
| JP2002289642A (ja) | 半導体装置及びその製造方法、ボンディングツール、回路基板並びに電子機器 | |
| JP2007059493A (ja) | 半導体装置およびその製造方法 | |
| JP3349465B2 (ja) | 半導体装置 | |
| JPH09246274A (ja) | 半導体装置 |