JPH09293334A - 誤り訂正装置及び誤り訂正方法 - Google Patents

Abstract

(57)【要約】 【課題】 消え残りデータ等の処理を効率良く適正にで
きる誤り訂正処理を得る。 【解決手段】 一方の系列のパリティが正しいとき、そ
の系列に一方の系列の全てのデータが正しいことを示す
フラグをセットさせ、データ中に過去に一方の系列で訂
正されたことを示すフラグと、そのデータを含む他方の
系列に、他方の系列の全てのデータが正しいことを示す
フラグとが同時に存在する場合、過去に一方の系列で訂
正されたことを示すフラグを含む系列に、一方の系列の
全てのデータが正しいことを示すフラグをセットさせ、
（一方の系列のワード数）−１のデータが全て正しく、
そのデータを用いて残りの１ワードを訂正したとき、一
方の系列の全てのデータが正しいことを示すフラグをセ
ットさせるようにした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、デジタルデータの
誤り訂正装置及び誤り訂正方法に関する。

【０００２】

【従来の技術】従来、例えば磁気テープなどの記録媒体
にデジタルデータを記録する場合、そのデータに対して
１ワード単位でＣＲＣ符号（Cyclic Redundancy Check
Code：巡回チェック符号）を付加すると共に、このデー
タの一方のデータ系列及び他方のデータ系列に対してパ
リティ（例えばＰ系列パリティ及びＱ系列パリティ）を
付加することが行われている。

【０００３】このようにＣＲＣ符号と２系列のパリティ
が付加されていることで、記録媒体より再生したデータ
に対して効率の良い誤り訂正処理を行うことができる。
即ち、再生したデータに対して１ワード単位でＣＲＣ符
号によるエラーチェックを行い、誤りが検出されたワー
ドに対してはエラーフラグをセットする。そして、Ｐ系
列パリティチェック或いはＱ系列パリティチェックの段
階で、誤りが検出された場合には、エラーフラグがセッ
トされたデータが誤りであると判断して、この誤りであ
ると判断されたデータの誤り訂正を行う。この場合、１
系列のパリティチェックで１つの誤りまでを訂正するも
のを、単一消失訂正の誤り訂正処理方式と称する。

【０００４】ここで、記録時には、Ｐ系列パリティやＱ
系列パリティが付加されたデータ系列のデータ配列を変
えるインターリーブ処理を行い、再生されたデータに対
してはインターリーブとは逆の処理を行って元のデータ
配列とするデ・インターリーブ処理を行い、このデ・イ
ンターリーブされたデータに対してパリティチェックを
行う場合がある。このように２系列のデータに対してイ
ンターリーブを行って単一消失訂正を行うものを、クロ
スインターリーブ単一消失訂正の誤り訂正処理方式と称
する。

【０００５】ここで、従来の単一消失訂正処理状態の一
例を、図２３のフローチャートに示すと、まずＣＲＣ符
号によるエラーチェックで誤り有りと判断されたか否か
判断し（ステップ９０１）、誤り無しと判断された場合
には、パリティチェックが可能か否か判断する（ステッ
プ９０２）。そして、パリティチェックができない場合
には、正しいデータであると見なしていた（ステップ９
０３）。そして、パリティチェックができる場合には、
パリティチェックを行い（ステップ９０４）、このパリ
ティチェックの結果に誤りがないか否か判断し（ステッ
プ９０５）、誤りがない場合には、その系列のデータが
正しいデータであると判断していた（ステップ９０
６）。

【０００６】そして、ステップ９０１でＣＲＣエラー有
りと判断された場合には、訂正が可能か否か判断し（ス
テップ９０８）、訂正が可能な場合には、該当する訂正
処理を行い（ステップ９０９）、その訂正されたデータ
を正しいデータであると判断していた（ステップ９１
０）。そして、ステップ９０８で訂正できないと判断さ
れた場合には、誤ったデータであると見なしていた（ス
テップ９１１）。

【０００７】そして、例えばこの訂正処理で正しいデー
タであると判断されたデータだけを、以後のデータ処理
に使用するようにしていた。

【０００８】

【発明が解決しようとする課題】ところで、磁気テープ
などの記録媒体を使用してデータを記録する場合には、
この記録媒体を繰り返し使用したとき、前に記録されて
いたデータの消え残りが部分的に存在していたとき、再
生データの誤り訂正が間違って行われる可能性がある。
即ち、例えば記録媒体より再生したデータ列の内の１ワ
ードのデータが消え残りデータとなっていたときには、
このデータに付加されたＣＲＣ符号（ここではこのＣＲ
Ｃ符号についても消え残りデータである）によるエラー
チェックでは、エラーが検出されない。ところが、この
データが含まれるパリティチェックでは、このワードだ
けが本来のデータとは別のデータであるので、誤りが検
出されてしまう。

【０００９】ここで、単一消失訂正の場合には、パリテ
ィチェックで誤りが検出されても、ＣＲＣ符号によるエ
ラー検出でエラーフラグがセットされてない場合には、
どのワードに誤りがあるのか判断できず、誤り訂正を行
うことが不可能になってしまう。

【００１０】従って、従来の単一消失訂正方式による誤
り訂正でこのような事態が発生した場合には、パリティ
チェックで誤りが検出された系列内の全てのデータが、
誤りである可能性が高いとして、その系列内の全てのデ
ータを間違ったデータとして処理して、他のデータから
補間する等の処理が必要であった。上述した図２３のフ
ローチャートでは、ステップ９０７で誤ったデータであ
ると判断する場合が、このときに相当する。

【００１１】また、このような事態が発生したときに、
パリティチェックをした系列内の別のワードにエラーフ
ラグが立っていた場合には、消え残りデータは誤りが検
出されないまま出力されてしまうと共に、その消え残り
データを用いて計算された誤ったパリティによって誤訂
正が行われてしまう。例えば、上述した図２３のフロー
チャートのステップ９１０で正しいデータと判断される
場合に、誤訂正で正しいと判断されるデータが存在する
可能性がある。

【００１２】このように記録媒体に消え残ったデータが
存在すると、この消え残りデータの影響で、正しく再生
されたデータまで捨てなければならない場合があると共
に、誤訂正が行われる可能性も高くなる問題点があっ
た。

【００１３】また、このような消え残りエラーの有無の
問題とは別に、ここまで説明したような単一消失訂正の
誤り訂正処理を、より効率良く行えるようにすることが
要請されている。

【００１４】本発明の目的は、消え残りデータ等の処理
を効率良く適正にできる誤り訂正処理を実現することに
ある。

【００１５】

【課題を解決するための手段】この問題点を解決するた
めに本発明は、単一消失訂正処理として、一方の系列の
パリティが正しいとき、その系列に一方の系列の全ての
データが正しいことを示すフラグをセットさせ、データ
中に過去に一方の系列で訂正されたことを示すフラグ
と、そのデータを含む他方の系列に、他方の系列の全て
のデータが正しいことを示すフラグとが同時に存在する
場合、過去に一方の系列で訂正されたことを示すフラグ
を含む系列に、一方の系列の全てのデータが正しいこと
を示すフラグをセットさせ、（一方の系列のワード数）
−１のデータが全て正しく、そのデータを用いて残りの
１ワードを訂正したとき、一方の系列の全てのデータが
正しいことを示すフラグをセットさせるようにしたもの
である。

【００１６】かかる処理によると、正しいデータである
ことの情報を、もれなくフラグ化して伝えることがで
き、例えば一方の系列の処理時に得た正しいデータであ
ることを示すフラグを使用して、他方の系列の処理時
に、適正な誤り訂正処理ができ、誤り訂正処理効率を上
げることができる。

【００１７】

【発明の実施の形態】以下、本発明の一実施例を図１〜
図２２を参照して説明する。

【００１８】本例においては、磁気テープなどの記録媒
体より再生したデジタルデータの誤り訂正処理を行う誤
り訂正処理装置に適用したもので、図１に誤り訂正処理
装置の全体構成を示す。データ入力端子１は、記録媒体
より再生したデータが供給される端子を示し、この端子
１にブロック単位で再生データが供給される。そして、
ＣＲＣフラグ入力端子２は、データ入力端子１に供給さ
れるデータに付与されたＣＲＣ符号を使用した誤りチェ
ックの結果を示すＣＲＣフラグの入力端子で、データ入
力端子１に供給されるデータのブロックのＣＲＣフラグ
が、ＣＲＣフラグ入力端子２に同期して供給される。

【００１９】ここで、本例のデータ入力端子１に供給さ
れるデータの構成について説明すると、１ワード単位で
ＣＲＣ符号が付加されると共に、一方及び他方のデータ
系列（Ｐ系列及びＱ系列）に対してパリティ（Ｐ系列パ
リティ及びＱ系列パリティ）が付加されたデータであ
る。

【００２０】即ち、図３に示すように、１ブロックが８
つのワードＷ０，Ｗ１，Ｗ２，ＰＤ，ＱＤ，Ｗ５，Ｗ
６，Ｗ７で構成され、この１ブロックを構成する８つの
ワードの内のブロックＰＤがＰ系列パリティであり、ブ
ロックＱＤがＱ系列パリティである。そして、残りのワ
ードＷ０，Ｗ１，Ｗ２，Ｗ５，Ｗ６，Ｗ７がデータその
ものである。そして、Ｐ系列パリティＰＤは、１ブロッ
ク内のワード（ブロックＱＤは除く）で構成されるＰ系
列（図３でＰ１系列，Ｐ２系列として示される系列）に
対して付加されたパリティデータであり、Ｑ系列パリテ
ィＱＤは、１ブロックおきの複数ブロックに跨がったＱ
系列に対して付加されたパリティデータである。

【００２１】ここまでの説明では再生データがインター
リーブされてないものとして説明したが、実際には複数
のブロックに分散させてデータさせてデータが記録させ
てあるインターリーブ処理が施してあり、データ入力端
子１にはインターリーブされたデータが供給される。

【００２２】そして、このデータ入力端子１に得られる
再生データと、ＣＲＣフラグ入力端子２に得られるＣＲ
Ｃフラグデータとを、ＲＡＭ１０に供給する。このＲＡ
Ｍ１０は、データ記憶部１１とフラグ記憶部１２とを備
え、データ入力端子１１に得られる再生データがデータ
記憶部１１に一旦記憶され、ＣＲＣフラグ入力端子２に
得られるＣＲＣフラグデータがフラグ記憶部１２に一旦
記憶される。なお、フラグ記憶部１２には、後述するＤ
ＳＦフラグについても記憶される。

【００２３】そして、データ記憶部１１に記憶されたデ
ータは、データデインターリーブ処理部２３に供給され
て、元のデータ配列のデータとするデインターリーブ処
理が行われる。また、フラグ記憶部１２に記憶されたＣ
ＲＣフラグ及びＤＳＦフラグについても、フラグデイン
ターリーブ処理部２４に供給されて、データと同様の配
列替えを行うデインターリーブ処理を行う。

【００２４】そして、このデインターリーブ処理部２
３，２４でデインターリーブされたデータ及びフラグ
を、ＲＡＭ３０に供給する。このＲＡＭ３０は、誤り訂
正を行うためのメモリで、このＲＡＭ３０にデータ及び
フラグが記憶された状態で、その記憶データに関する誤
り訂正を行う。ここで、ＲＡＭ３０の記憶エリアとして
は、データを記憶するデータ記憶部３１の他に、本例の
誤り訂正処理で必要な各種フラグ（このフラグの詳細に
ついては後述する）を記憶するエリアが用意されてい
る。即ち、図１に示すように、データを記憶するデータ
記憶部３１の他に、パリティを記憶するパリティ記憶部
３２と、ＣＲＣフラグを記憶するＣＲＣフラグ記憶部３
３と、ＤＳＦフラグを記憶するＤＳＦフラグ記憶部３４
と、ＰＣＦフラグを記憶するＰＣＦフラグ記憶部３５
と、ＱＣＦフラグを記憶するＱＣＦフラグ記憶部３６
と、Ｐ−ＡＳＦフラグを記憶するＰ−ＡＳＦフラグ記憶
部３７と、Ｑ−ＡＳＦフラグを記憶するＱ−ＡＳＦフラ
グ記憶部３８と、Ｂ−ＱＣＦフラグを記憶するＢ−ＱＣ
Ｆフラグ記憶部３９とを備える。

【００２５】ここで各フラグについて説明すると、１ワ
ードのデータには、以下の４つのフラグ（１つのフラグ
で１ビットで合計４ビット）が生成されてＲＡＭ３０の
対応した記憶部に記憶される。

【００２６】ＤＳＦ：この１ワードのデータが明らかに
正しいことを示すフラグ ＣＲＣ：この１ワードのデータが明らかに間違っている
ことを示すフラグ ＰＣＦ：この１ワードのデータが過去にＰ系列で訂正さ
れたことを示すフラグ ＱＣＦ：この１ワードのデータが過去にＱ系列で訂正さ
れたことを示すフラグ

【００２７】そして、誤り訂正処理は、Ｐ，Ｑの２つの
系列単位で行われるが、その訂正処理中に発生する系列
単位のフラグ情報として、以下の３つのフラグが生成さ
れてＲＡＭ３０の対応した記憶部に記憶される。

【００２８】Ｐ−ＡＳＦ：このＰ系列の正しさが証明さ
れたことを示すフラグ Ｑ−ＡＳＦ：このＱ系列の正しさが証明されたことを示
すフラグ Ｂ−ＡＳＦ：このＱ系列が過去に訂正動作を行ったこと
を示すフラグ

【００２９】なお、図２に示すように、ＲＡＭ３０内の
各フラグ記憶部３３〜３９には、フラグセット／リセッ
ト部５１，５２，５３，５４，５５，５６，５７が接続
してあり、各フラグ記憶部３３〜３９に接続された回路
の制御により、ＲＯＭ３０内でフラグのセット及びリセ
ットができるようにしてある。

【００３０】この場合、ＣＲＣフラグ記憶部３３と、Ｄ
ＳＦフラグ記憶部３４と、ＰＣＦフラグ記憶部３５と、
ＱＣＦフラグ記憶部３６については、１ワード毎に付与
されるフラグであるので、１系列を構成する８ワードの
８ビットのフラグデータを一時格納する８ビットレジス
タと、セット／リセット回路とが接続されて、１ワード
単位でセット又はリセットができるようにしてある。

【００３１】即ち図２に示すように、例えばＣＲＣフラ
グ記憶部３３に接続されたフラグセット／リセット部５
１は、ＣＲＣフラグ記憶部３３から読出した所定系列の
８ワードのデータを格納する８ビットレジスタ５１ａ
と、この８ビットデータをセット又はリセットしてＣＲ
Ｃフラグ記憶部３３に戻すセット／リセット回路５１ｂ
とで構成され、ＣＲＣフラグを制御する回路によりセッ
ト／リセット回路５１ｂでの動作が制御され、８ビット
レジスタ５１ａの出力がＣＲＣフラグとして他の回路に
供給される。ＤＳＦフラグ記憶部３４と、ＰＣＦフラグ
記憶部３５と、ＱＣＦフラグ記憶部３６に接続されたフ
ラグセット／リセット部５２，５３，５４についても、
同様の構成である。

【００３２】そして、Ｐ−ＡＳＦフラグ記憶部３７と、
Ｑ−ＡＳＦフラグ記憶部３８と、Ｂ−ＱＣＦフラグ記憶
部３９については、１系列で１ビットのフラグであるの
で、１ビットのフラグデータを８ビットデータに拡大し
て一時格納する８ビットシフトレジスタと、セット／リ
セット回路とが接続されて、１ワード単位で読出せると
共に、１系列単位でセット又はリセットができるように
してある。

【００３３】即ち図２に示すように、例えばＰ−ＡＳＦ
フラグ記憶部３７に接続されたフラグセット／リセット
部５５は、Ｐ−ＡＳＦフラグ記憶部３７から読出した所
定系列の１ビットデータを８ビットデータに拡大して格
納する８ビットシフトレジスタ５５ａと、この８ビット
データをセット又はリセットしてＰ−ＡＳＦフラグ記憶
部３７に戻すセット／リセット回路５５ｂとで構成さ
れ、Ｐ−ＡＳＦフラグを制御する回路によりセット／リ
セット回路５５ｂでの動作が制御され、８ビットシフト
レジスタ５５ａの出力がＰ−ＡＳＦフラグとして１ワー
ド単位で読出されて他の回路に供給される。Ｑ−ＡＳＦ
フラグ記憶部３８と、Ｂ−ＱＣＦフラグ記憶部３９に接
続されたフラグセット／リセット部５６，５７について
も、同様の構成である。

【００３４】ここで図１の構成の説明に戻ると、ＲＡＭ
３０のデータ記憶部３１には、パリティ算出部４０が接
続され、このパリティ算出部４０では後述する所定のル
ール（第１のルールと称する）に基づいてパリティを算
出した結果に基づいて、データ記憶部３１に記憶された
データを修正して訂正処理を行う。この第１のルールと
しては、ある系列（Ｐ系列又はＱ系列）において、無操
作でパリティが０であれば、その系列のデータは全て正
しいデータであると確定させ、その確定したデータに対
してセーフ情報（正しいデータであることを示すフラ
グ）を生成させるものである。

【００３５】即ち、Ｐ系列で第１のルールを適用する場
合には、図４のＡに示すように、あるＰ系列のパリティ
が無操作で０であるとき、図４のＢに示すように、この
Ｐ系列の７ワードのデータは、全てセーフデータである
として、Ｐ−ＡＳＦフラグを立てる（図中の○印を付与
したワードがセーフが確定したワード）。同様にＱ系列
の場合には、図５のＡに示すように、あるＱ系列のパリ
ティが無操作で０であるとき、図５のＢに示すように、
このＱ系列の８ワードのデータは、全てセーフデータで
あるとして、Ｑ−ＡＳＦフラグを立てる。なお、ここで
の無操作とは、その系列で訂正を行っていないことを言
う。また、この第１のルール及び後述する第２，第３の
ルールの判定は、パリティチェックが完了しない限り、
その系列のデータを正しいとは認めないことを原則とし
て行う。

【００３６】また、このパリティ算出部４０では、第１
のパリティルール，第２のパリティルール，第３のパリ
ティルールについての判定も行い、その判定に基づいた
フラグのセット，リセットを行うようにしてある。この
第１，第２，第３のパリティルールについては後述す
る。

【００３７】そして、第１のルールなどにより算出され
たＰ系列のセーフ情報及びＱ系列のセーフ情報を、Ｐ系
列の誤訂正検出部４６及びＱ系列の誤訂正検出部４７
と、ＳＡＦＥ再インターリーブ処理部２２に供給する。

【００３８】そして、このパリティ算出部４０での算出
結果が、パリティ記憶部３２に記憶されると共に、その
パリティ算出に伴って生成されたＢ−ＡＳＦフラグ（Ｑ
系列が過去に訂正動作を行ったことを示すフラグ）が、
Ｂ−ＡＳＦフラグ記憶部３９に記憶される。

【００３９】そして、ＣＲＣフラグ記憶部３３に記憶さ
れたＣＲＣフラグを、ＣＲＣフラグ判定部４１に供給
し、この判定部４１でＣＲＣフラグの状態を判定して、
その判定結果をパリティ算出部４０に供給する。また、
その判定したＣＲＣフラグの状態によっては、ＰＣＦフ
ラグ記憶部３５と、ＱＣＦフラグ記憶部３６とに、それ
ぞれのフラグをセットさせる制御データを供給する。

【００４０】そして、ＰＣＦフラグ記憶部３５に記憶さ
れたＰＣＦフラグと、Ｑ−ＡＳＦフラグ記憶部３８に記
憶されたＱ−ＡＳＦフラグとを、Ｐ系列の第２のルール
判定部４４に供給し、後述する第２のルール判定に基づ
いた判定処理を行い、その結果によってＰ系列のセーフ
情報を生成させ、Ｑ系列の誤訂正検出部４７とＳＡＦＥ
再インターリーブ処理部２２に供給する。また、ＱＣＦ
フラグ記憶部３６に記憶されたＱＣＦフラグと、Ｐ−Ａ
ＳＦフラグ記憶部３７に記憶されたＰ−ＡＳＦフラグと
を、Ｑ系列の第２のルール判定部４５に供給し、後述す
る第２のルール判定に基づいた判定処理を行い、その結
果によってＱ系列のセーフ情報を生成させ、Ｐ系列の誤
訂正検出部４６とＳＡＦＥ再インターリーブ処理部２２
に供給する。

【００４１】ここで、第２のルール判定部４４，４５で
判定される第２のルールについて説明すると、第２のル
ール判定部４４でのＰ系列の判定としては、Ｐ系列で訂
正を行った場合、訂正されたデータを含むＱ系列のセー
フが確定（正しいデータであることの確定）すれば、こ
のＰ系列の全データはセーフが確定したとする。同様に
第２のルール判定部４５でのＱ系列の判定としては、Ｑ
系列で訂正を行った場合、訂正されたデータを含むＰ系
列のセーフが確定（正しいデータであることの確定）す
れば、このＱ系列の全データはセーフが確定したとす
る。

【００４２】即ち、Ｐ系列においては、図６のＡに示す
ように、このＰ系列を構成する７ワードの内の１ワード
にエラー（×印を付与したワード）が存在するとき、図
６のＢに示すように、このワードをＰ系列パリティに基
づいて訂正（Ｐと示すワード）したとする。このとき、
図６のＣに示すように、この訂正したワードを含むＱ系
列の全データのセーフが確定した場合には、図６のＤに
示すように、ここでのＰ系列の全データのセーフも確定
したとする。

【００４３】同様にＱ系列においては、図７のＡに示す
ように、このＱ系列を構成する８ワードの内の１ワード
にエラー（×印を付与したワード）が存在するとき、図
７のＢに示すように、このワードをＱ系列パリティに基
づいて訂正（Ｑと示すワード）したとする。このとき、
図７のＣに示すように、この訂正したワードを含むＰ系
列の全データのセーフが確定した場合には、図７のＤに
示すように、ここでのＱ系列の全データのセーフも確定
したとする。

【００４４】なお、この第２のルール判定部４４，４５
での判定処理の詳細については後述する。

【００４５】ここで図１の説明に戻ると、ＤＳＦフラグ
記憶部３４に記憶されたＤＳＦフラグと、Ｑ−ＡＳＦフ
ラグ記憶部３８に記憶されたＱ−ＡＳＦフラグとを、Ｐ
系列の第３のルール判定部４２に供給し、後述する第３
のルール判定に基づいた判定処理を行い、その結果によ
ってＰ系列のセーフ情報（Ｐ−ＳＡＦＥ）又はバッド情
報（ＢＡＤ）を生成させ、セーフ情報の場合には、Ｑ系
列の誤訂正検出部４７とＳＡＦＥ再インターリーブ処理
部２２に供給し、バッド情報の場合には、ＢＡＤ再イン
ターリーブ処理部２１に供給する。

【００４６】また、ＤＳＦフラグ記憶部３４に記憶され
たＤＳＦフラグと、Ｐ−ＡＳＦフラグ記憶部３７に記憶
されたＰ−ＡＳＦフラグとを、Ｑ系列の第３のルール判
定部４３に供給し、後述する第３のルール判定に基づい
た判定処理を行い、その結果によってＱ系列のセーフ情
報（Ｑ−ＳＡＦＥ）又はバッド情報（ＢＡＤ）を生成さ
せ、セーフ情報の場合には、Ｐ系列の誤訂正検出部４６
とＳＡＦＥ再インターリーブ処理部２２に供給し、バッ
ド情報の場合には、ＢＡＤ再インターリーブ処理部２１
に供給する。

【００４７】ここで、第３のルール判定部４２，４３で
判定される第３のルールについて説明すると、第３のル
ール判定部４２でのＰ系列の判定としては、Ｐ系列で訂
正を行った場合、このＰ系列の他の６ワードのデータの
セーフが確定（正しいデータであることの確定）すれ
ば、この訂正されたデータはセーフが確定したとする。
同様に第３のルール判定部４３でのＱ系列の判定として
は、Ｑ系列で訂正を行った場合、このＱ系列の他の７ワ
ードのデータのセーフが確定（正しいデータであること
の確定）すれば、この訂正されたデータはセーフが確定
したとする。

【００４８】即ち、Ｐ系列の場合には、図８のＡに示す
ように、このＰ系列内の１ワードで訂正を行って（Ｐと
示すワード）、他の６ワードのデータのセーフが確定し
ているとき、図８のＢに示すように、この訂正されたデ
ータのセーフも確定したとする。同様にＱ系列の場合に
は、図９のＡに示すように、このＱ系列内の１ワードで
訂正を行って（Ｑと示すワード）、他の７ワードのデー
タのセーフが確定しているとき、図９のＢに示すよう
に、この訂正されたデータのセーフも確定したとする。

【００４９】図１の説明に戻ると、ＢＡＤ再インターリ
ーブ処理部２１及びＳＡＦＥ再インターリーブ処理部２
２では、供給されるバッド情報又はセーフ情報を、入力
端子１に得られるデータのインターリーブ状態と同じデ
ータ配列にインターリーブさせる処理を行い、再インタ
ーリーブ処理部２１でインターリーブされたバッド情報
ＢＡＤを、ＣＲＣフラグとしてフラグ記憶部１２に記憶
させると共に、再インターリーブ処理部２２でインター
リーブされたセーフ情報ＳＡＦＥを、ＤＳＦフラグとし
てフラグ記憶部１２に記憶させる。

【００５０】そして、Ｐ系列の誤訂正検出部４６では、
ＰＣＦフラグ記憶部３５から供給されるＰＣＦフラグ
と、各回路から供給されるＱ系列のセーフ情報とに基づ
いて、Ｐ系列の誤訂正を検出し、その誤訂正を検出した
とき、Ｐ系列の誤訂正情報を、ＣＲＣフラグ記憶部３３
と、ＱＣＦフラグ記憶部３６とに、それぞれのフラグの
セット／リセット情報として供給する。

【００５１】また、Ｑ系列の誤訂正検出部４７では、Ｑ
ＣＦフラグ記憶部３６から供給されるＱＣＦフラグと、
各回路から供給されるＰ系列のセーフ情報とに基づい
て、Ｑ系列の誤訂正を検出し、その誤訂正を検出したと
き、Ｑ系列の誤訂正情報を、ＣＲＣフラグ記憶部３３
と、ＰＣＦフラグ記憶部３５とに、それぞれのフラグの
セット／リセット情報として供給する。

【００５２】次に、図１の構成の誤り訂正処理装置で行
う誤り訂正処理の動作を説明する。この訂正処理動作
は、ＲＡＭ３０に記憶されたデータに対して、パリティ
算出部４０及びその周辺の回路の制御に基づいて行われ
るもので、本例の場合には、デインターリーブされてＲ
ＡＭ３０に供給されたデータに対して、Ｐ系列パリティ
による訂正処理（Ｐ１処理）と、Ｑ系列パリティによる
訂正処理（Ｑ処理）とを行った後、再度Ｐ系列による訂
正処理（Ｐ２処理）を行うようにしたもので、まずＰ１
処理を説明する。なお、このＰ１処理を行うＰ系列をＰ
１系列と称する。

【００５３】このＰ１処理では、Ｐ１系列系列のパリテ
ィ計算と、Ｐ１系列のバッド情報（ＣＲＣフラグ情報）
のセットと、Ｐ１系列のセーフ情報（ＤＳＦフラグ情
報）のセットとの３つの処理を同時に行い、その処理結
果に基づいて訂正動作を行う。そして、この訂正動作時
に発生した情報に対してフラグのセット・リセットを行
う。但し、このフラグ操作では、セーフ情報の伝達動作
は行わない。そして、パリティ計算結果を、メモリに格
納するものである。以上のＰ１処理の実際の処理動作
を、図１０のフローチャートに示す。

【００５４】この図１０のフローチャートを説明する
と、最初にＰ１系列（図３に示すように１ブロック内の
データ）のデータに対して付与されたＣＲＣフラグの数
（即ちＣＲＣ符号などで誤りが検出されたワードの数）
を判断する（ステップ１０１）。ここで、ＣＲＣフラグ
の数が０（即ち誤りが検出されたワードなし）の場合に
は、このときのＰ系列に付与されたパリティＰＤにより
パリティチェックを行い、その結果が０になるか否か判
断する（ステップ１０２）。そして、そのチェックした
結果が０になる場合には、Ｐ系列パリティをパリティ記
憶部３２に格納させると共に（ステップ１０３）、Ｐ−
ＡＳＦフラグ（このＰ系列の正しさが証明されたことを
示すフラグ）を、Ｐ−ＡＳＦフラグ記憶部３７に対して
セットし（ステップ１０４）、Ｐ１処理を終了する。

【００５５】そして、ステップ１０１でＣＲＣフラグの
数が１ワードである場合には、このＣＲＣフラグが立て
られたワードに対して、パリティＰＤに基づいたＰ系列
訂正を行った後（ステップ１０５）、パリティＰＤを０
にする（ステップ１０６）。そして、Ｐ系列パリティを
パリティ記憶部３２に格納させると共に（ステップ１０
７）、訂正したワードのＣＲＣフラグをリセットし（ス
テップ１０８）、ＰＣＦフラグ（このＰ系列のデータの
過去にＰ系列で訂正されたことを示すフラグ）を、ＰＣ
Ｆフラグ記憶部３５に対してセットし（ステップ１０
９）、Ｐ１処理を終了する。

【００５６】そして、ステップ１０１でＣＲＣフラグの
数が２ワード以上である場合と、ステップ１０２でパリ
ティチェックの結果が０にならない場合には、Ｐ系列パ
リティをパリティ記憶部３２に格納させ（ステップ１１
０）、Ｐ１処理を終了する。

【００５７】なお、ステップ１０４，ステップ１０８，
ステップ１０９での処理は、パリティ算出部４０での第
１のルールに基づいた処理に相当する。

【００５８】次に、このＰ１処理の次に行われるＱ系列
の訂正処理（Ｑ処理）を説明する。このＱ処理として
は、Ｑ系列のパリティ計算と、Ｑ系列のバッド情報のセ
ットと、Ｑ系列のセーフ情報のセットとを同時に処理す
ると共に、この処理結果に基づいて訂正動作を行う。そ
して、訂正を行った場合に、訂正されたデータを含むＰ
系列のＰパリティ情報を修正する。そして、この修正に
伴って発生した情報に対してフラグのセット又はリセッ
トを行う。ここで、Ｐパリティ修正結果に対して第２の
ルールを適用する。但し、このフラグ操作ではセーフ情
報の伝達動作は行わない。そして、パリティ計算結果を
メモリに格納させる。以下、このＱ処理の詳細を、図１
１のフローチャートを参照して説明する。

【００５９】このＱ処理は、図３に示すように、Ｐ１処
理が終了したブロックで構成されるＱ系列に対して行わ
れるもので、まず最初にこのＱ系列のデータに対して付
与されたＣＲＣフラグの数（即ちＣＲＣ符号などで誤り
が検出されたワードの数）を判断する（ステップ１２
１）。ここで、ＣＲＣフラグの数が１ワードである場合
には、このＱ系列のデータのＤＳＦフラグの数（即ちデ
ータセーフ：データが明らかに正しいワードの数）を判
断する（ステップ１２２）。

【００６０】そして、ＤＳＦフラグの数が６ワード以下
の場合には、ＣＲＣフラグが立てられたワードがＱパリ
ティデータＤＱであるか否か判断する（ステップ１２
３）。このとき、ＱパリティデータＤＱである場合に
は、この系列のＱパリティデータＤＱに基づいた訂正を
行う（ステップ１２４）。そして、Ｑ系列パリティを０
として（ステップ１２５）、このＱ系列パリティをパリ
ティ記憶部３２に格納させると共に（ステップ１２
６）、訂正したワードのＣＲＣフラグをリセットし（ス
テップ１２７）、ＱＣＦフラグ（このＱ系列のデータの
過去にＱ系列で訂正されたことを示すフラグ）を、ＱＣ
Ｆフラグ記憶部３６に対してセットし（ステップ１２
８）、Ｑ処理を終了する。

【００６１】そして、ステップ１２３でＣＲＣフラグが
立てられたワードがＱパリティデータＤＱでない場合に
は、ＱパリティＱＤに基づいた訂正を行った後（ステッ
プ１３１）、この訂正したワードのＰ系列のパリティを
修正し（ステップ１３２）、その修正したＰ系列のパリ
ティＰＤを、パリティ記憶部３２に格納させる（ステッ
プ１３３）。

【００６２】そして、この格納させたＰ系列パリティの
パリティチェックを行い、その結果が０になるか否か判
断する（ステップ１３４）。ここで、その結果が０にな
る場合（エラーなしの場合）には、Ｑ系列パリティを０
として（ステップ１３５）、このＱ系列パリティをパリ
ティ記憶部３２に格納させると共に（ステップ１３
６）、訂正したワードのＣＲＣフラグをリセットし（ス
テップ１３７）、Ｐ−ＡＳＦフラグ（このＰ系列の正し
さが証明されたことを示すフラグ）を、Ｐ−ＡＳＦフラ
グ記憶部３７に対してセットし（ステップ１３８）、さ
らにＱ−ＡＳＦフラグ（このＱ系列の正しさが証明され
たことを示すフラグ）を、Ｑ−ＡＳＦフラグ記憶部３８
に対してセットし（ステップ１３９）、Ｑ処理を終了す
る。

【００６３】そして、ステップ１３４での判断で、パリ
ティチェックの結果が０にならない場合（エラーありの
場合）には、Ｑ系列パリティを０として（ステップ１４
０）、このＱ系列パリティをパリティ記憶部３２に格納
させると共に（ステップ１４１）、訂正したワードのＣ
ＲＣフラグをリセットし（ステップ１４２）、ＱＣＦフ
ラグ（このデータが過去にＱ系列で訂正されたことを示
すフラグ）を、ＱＣＦフラグ記憶部３６に対してセット
し（ステップ１４３）、Ｑ処理を終了する。

【００６４】そして、ステップ１２２でこのときのＱ系
列のデータセーフ数が７ワードである場合には、Ｑパリ
ティＱＤに基づいた訂正を行った後（ステップ１５
１）、Ｑ系列パリティを０として（ステップ１５２）、
このＱ系列パリティをパリティ記憶部３２に格納させる
と共に（ステップ１５３）、訂正したワードのＣＲＣフ
ラグをリセットし（ステップ１５４）、Ｑ−ＡＳＦフラ
グ（このＱ系列の正しさが証明されたことを示すフラ
グ）を、Ｑ−ＡＳＦフラグ記憶部３８に対してセットし
（ステップ１３９）、Ｑ処理を終了する。

【００６５】そしてステップ１２１で、このＱ系列のＣ
ＲＣフラグの数が２ワード以上である場合には、訂正不
能であると判断して、このときのＱ系列パリティを格納
させて（ステップ１５６）、このときのＱ処理を終了す
る。

【００６６】そしてステップ１２１で、このＱ系列のＣ
ＲＣフラグの数が０である場合には、Ｑ系列パリティに
よるパリティチェックを行い、その結果が０になるか否
か判断する（ステップ１６１）。ここで、その結果が０
にならない場合には、このＱ系列のデータセーフ数（Ｄ
ＳＦフラグの数）を判断する（ステップ１６２）。この
判断で、データセーフ数が６ワード以下である場合に
は、訂正不能であると判断してステップ１５６に移っ
て、このときのＱ系列パリティを格納させてＱ処理を終
了する。

【００６７】そして、ステップ１６２でデータセーフ数
が７ワードである場合には、Ｑ系列パリティＱＤの修正
を行い（ステップ１６３）、その修正したＱパリティＱ
Ｄに基づいた訂正を行った後（ステップ１６３）、Ｑ系
列パリティを０として（ステップ１６５）、このＱ系列
パリティをパリティ記憶部３２に格納させると共に（ス
テップ１６６）、Ｑ−ＡＳＦフラグ（このＱ系列の正し
さが証明されたことを示すフラグ）を、Ｑ−ＡＳＦフラ
グ記憶部３８に対してセットし（ステップ１６７）、さ
らにインターリーブフラグをセットして（ステップ１６
８）、Ｑ処理を終了する。

【００６８】そして、ステップ１６１でのパリティチェ
ックで、その結果が０になる場合には、このときのＱ系
列パリティＱＤをパリティ記憶部３２に格納させると共
に（ステップ１７１）、Ｑ−ＡＳＦフラグ（このＱ系列
の正しさが証明されたことを示すフラグ）を、Ｑ−ＡＳ
Ｆフラグ記憶部３８に対してセットし（ステップ１７
２）、Ｑ処理を終了する。

【００６９】そして本例においては、このＱ処理が行わ
れた後に、Ｐ系列の訂正処理（Ｐ２処理）が再度行われ
るが、このＰ２処理が行われる前に、このＰ２処理が行
われるＰ系列（この系列をＰ２系列と称する）に対し
て、フラグ処理が行われる。ここで、このＰ２処理の前
に行われるフラグ処理を、図１２のフローチャートを参
照して説明する。

【００７０】まず、このＰ２系列のＰ−ＡＳＦフラグが
立っているか否か判断する（ステップ１８１）。ここ
で、Ｐ−ＡＳＦフラグが立ってない場合（即ちこのＰ系
列の正しさが証明されてない場合）には、このＰ２系列
でＣＲＣフラグが立っている数を判断する（ステップ１
８２）。この判断で、ＣＲＣフラグが全く立ってない場
合には、このＰ系列のワードに付与されたＤＳＦフラグ
の数（ワードのデータが正しいことを示すフラグの数）
を判断する（ステップ１８３）。この判断で、ＤＳＦフ
ラグが６ワード以上立っている場合には、この系列のワ
ードにＰＣＦフラグが立っているか（即ち過去にＰ系列
で訂正された履歴があるか）判断する（ステップ１８
４）。

【００７１】そして、ＰＣＦフラグが立ってない場合に
は、インターリーブフラグをセットすると共に（ステッ
プ１８５）、Ｐ−ＣＥＦフラグをセットする（ステップ
１８６）。このＰ−ＣＥＦフラグは、Ｐ系列のコレクシ
ョンイネーブルフラグ（Ｐ系列で訂正が可能であること
を示すフラグ）である。

【００７２】そしてステップ１８４で、ＰＣＦフラグが
立っている（即ち過去にＰ系列で訂正された履歴があ
る）と判断した場合には、このＰＣＦフラグを全てリセ
ットした後（ステップ１８７）、このＰ２系列のＰ−Ａ
ＳＦフラグをセットする（ステップ１８８）。

【００７３】またステップ１８２で、このＰ２系列でＣ
ＲＣフラグが立っている数が１ワードであると判断した
ときには、Ｐ−ＣＥＦフラグをセットする（ステップ１
８９）。

【００７４】そして、ステップ１８１でＰ−ＡＳＦフラ
グが立っていると判断したときと、ステップ１８２でＣ
ＲＣフラグの数が２ワード以上であると判断したとき
と、ステップ１８３でＤＳＦフラグの数が５ワード以上
であると判断したときと、ステップ１８６及びステップ
１８９でＰ−ＣＥＦフラグをセットしたときと、ステッ
プ１８８でＰ−ＡＳＦフラグをセットしたときには、ス
テップ１９０に移る。このステップ１９０では、ＰＣＦ
フラグが立っていて、かつＱ−ＡＳＦフラグが立ってい
るか否か判断する。即ち、Ｐ系列の訂正がおこなれた履
歴があると共に、このＰ２系列を構成するワードが属す
るＱ系列の正しさが証明されているか否か判断する。

【００７５】この判断で、ＰＣＦフラグが立っていて、
かつＱ−ＡＳＦフラグが立っている場合には、ＰＣＦフ
ラグを全てリセットすると共に（ステップ１９１）、Ｐ
−ＡＳＦフラグをセットする（ステップ１９２）。

【００７６】そして、ステップ１９２でＰ−ＡＳＦフラ
グをセットした後、及びステップ１９０でＰＣＦフラグ
とＱ−ＡＳＦフラグが立ってないと判断したときには、
ＱＣＦフラグが立っていて、かつＰ−ＡＳＦフラグが立
っているか否か判断する（ステップ１９３）。即ち、こ
のＰ２系列を構成するワードが属するＱ系列の訂正がお
こなれた履歴があると共に、Ｐ２系列の正しさが証明さ
れているか否か判断する。

【００７７】この判断で、ＱＣＦフラグが立っていて、
かつＰ−ＡＳＦフラグが立っている場合には、ＱＣＦフ
ラグを全てリセットすると共に（ステップ１９４）、Ｑ
−ＡＳＦフラグをセットする（ステップ１９５）。そし
て、このステップ１９５でフラグをセットした場合、及
びステップ１９３でＱＣＦフラグとＰ−ＡＳＦフラグが
立ってないと判断したときには、ここでのフラグ処理を
終了する。

【００７８】なお、この図１２のフローチャートに示す
フラグ処理において、ステップ１８１からステップ１９
０の前までの処理は、Ｐ系列の第３のルール判定部４２
及びＱ系列の第３のルール判定部４３を使用した、第３
のルール判定処理に相当する。また、ステップ１９０か
らステップ１９５までの処理は、Ｐ系列の第２のルール
判定部４４及びＱ系列の第２のルール判定部４５を使用
した、第２のルール判定処理に相当する。

【００７９】このフラグ処理が終了した後、Ｐ２系列に
対してＰ２処理が行われる。このＰ２処理は、Ｐ２系列
パリティの読出しと、Ｐ２系列のフラグ群の読出しと、
Ｐ系列パリティの修正（インターリーブエラー：消え残
りエラーの場合）とを行い、この読出しと修正の結果に
基づいて訂正動作を行う。そして、この訂正を行った場
合に、訂正されたデータを含むＱ系列のＱパリティ情報
を修正する。そして、この修正で発生した情報に対して
フラグのセット又はリセットを行う。ここで、Ｑパリテ
ィ修正結果に対して、第２のルールを適用する。但し、
このフラグ操作では、セーフ情報の伝達動作は行わな
い。そして最後に、パリティの計算結果をメモリに格納
させる。以下、このＰ２処理の詳細を、図１３のフロー
チャートを参照して説明する。

【００８０】まず、上述したフラグ処理でセットされる
Ｐ−ＣＥＦフラグを判断して、Ｐ系列の訂正が可能か否
か判断する（ステップ２０１）。このＰ−ＣＥＦフラグ
が立ってない場合には、Ｐ２処理を終了する。

【００８１】そして、Ｐ−ＣＥＦフラグが立っている場
合には、このＰ２系列のＣＲＣフラグの数をＣＲＣ記憶
部３３の記憶データより判断する（ステップ２０２）。
そして、このＣＲＣフラグの数が１ワードである場合に
は、Ｑ系列パリティによりチェックされたエリアか否か
判断し（ステップ２０３）、チェックされてない場合に
は、パリティ算出部４０内のＰ系列パリティ処理用のレ
ジスタをクリアした後（ステップ２０４）、このレジス
タにＰ系列パリティをロードさせ（ステップ２０５）、
このロードされたパリティに基づいたＰ系列の訂正を行
う（ステップ２０６）。

【００８２】そして次に、Ｐ系列パリティ処理用のレジ
スタをクリアすると共に（ステップ２０７）、Ｐ系列パ
リティをパリティ記憶部３２に格納させ（ステップ２０
８）、ＣＲＣフラグをリセットし（ステップ２０９）、
ＰＣＦフラグをセットし（ステップ２１０）、Ｐ−ＣＥ
Ｆフラグをリセットする（ステップ２１１）。

【００８３】そしてステップ２０３で、Ｑ系列パリティ
によりチェックされていると判断したときには、パリテ
ィ算出部４０内のＰ系列パリティ処理用のレジスタをク
リアした後（ステップ２２１）、このレジスタにＰ系列
パリティをロードさせ（ステップ２２２）、このロード
されたパリティに基づいたＰ系列の訂正を行う（ステッ
プ２２３）。そして、訂正した結果に基づいてＱパリテ
ィの修正を行い（ステップ２２４）、その修正されたＱ
パリティをパリティ記憶部３２に格納させる（ステップ
２２５）。

【００８４】そして次に、ステップ２２５で格納させた
Ｑパリティが０になるか否か判断し（ステップ２２
６）、０にならない場合には、Ｐ系列パリティ処理用の
レジスタをクリアすると共に（ステップ２２７）、Ｐ系
列パリティをパリティ記憶部３２に格納させ（ステップ
２２８）、ＣＲＣフラグをリセットし（ステップ２２
９）、ＰＣＦフラグをセットし（ステップ２３０）、Ｐ
−ＣＥＦフラグをリセットして（ステップ２３１）、Ｐ
２処理を終了する。

【００８５】そしてステップ２２６で、Ｑパリティが０
になる場合には、Ｐ系列パリティ処理用のレジスタをク
リアすると共に（ステップ２４１）、Ｐ系列パリティを
パリティ記憶部３２に格納させ（ステップ２４２）、Ｃ
ＲＣフラグをリセットし（ステップ２４３）、Ｐ−ＡＳ
Ｆフラグをセットし（ステップ２４４）、Ｑ−ＡＳＦフ
ラグをセットし（ステップ２４５）、Ｐ−ＣＥＦフラグ
をリセットして（ステップ２４６）、Ｐ２処理を終了す
る。

【００８６】そしてステップ２０２でのＰ２系列のＣＲ
Ｃフラグの数の判断で、ＣＲＣフラグが立ったワードが
ない場合には、Ｑ系列パリティによりチェックされたエ
リアか否か判断し（ステップ２５１）、チェックされて
ない場合には、パリティ算出部４０内のＰ系列パリティ
処理用のレジスタをクリアした後（ステップ２５２）、
このレジスタにＰ系列パリティをロードさせ（ステップ
２５３）、Ｐ系列パリティを修正し（ステップ２５
４）、修正されたＰ系列パリティに基づいたＰ系列の訂
正を行う（ステップ２５５）。

【００８７】そして次に、Ｐ系列パリティ処理用のレジ
スタをクリアすると共に（ステップ２５６）、Ｐ系列パ
リティをパリティ記憶部３２に格納させ（ステップ２５
７）、Ｐ−ＡＳＦフラグをセットし（ステップ２５
８）、Ｐ−ＣＥＦフラグをリセットし（ステップ２５
９）、インターリーブフラグをリセットする（ステップ
２６０）。

【００８８】そして、ステップ２５１でＱ系列パリティ
によりチェックされている場合には、パリティ算出部４
０内のＱ系列パリティ処理用のレジスタをクリアした後
（ステップ２６１）、このレジスタにＱ系列パリティを
ロードさせ（ステップ２６２）、Ｑ系列パリティを修正
し（ステップ２６３）、修正されたＱ系列パリティをパ
リティ記憶部３２に格納させる（ステップ２６４）。

【００８９】続いて、パリティ算出部４０内のＰ系列パ
リティ処理用のレジスタをクリアした後（ステップ２６
５）、このレジスタにＰ系列パリティをロードさせ（ス
テップ２６６）、Ｐ系列パリティを修正し（ステップ２
６７）、修正されたＰ系列パリティに基づいたＰ系列の
訂正を行う（ステップ２６８）。そして、この訂正され
た結果に基づいてＱ系列パリティの修正を行い（ステッ
プ２６９）、修正されたＱ系列パリティをパリティ記憶
部３２に格納させる（ステップ２７０）。

【００９０】そして、この格納されたＱ系列パリティが
０になるか否か判断し（ステップ２７１）、０にならな
い場合には、Ｐ系列パリティ処理用のレジスタをクリア
すると共に（ステップ２７２）、Ｐ系列パリティをパリ
ティ記憶部３２に格納させ（ステップ２７３）、Ｐ−Ａ
ＳＦフラグをセットし（ステップ２７４）、Ｐ−ＣＥＦ
フラグをリセットし（ステップ２７５）、インターリー
ブフラグをリセットして（ステップ２７６）、Ｐ２処理
を終了する。

【００９１】そしてステップ２７１で、Ｑパリティが０
になる場合には、Ｐ系列パリティ処理用のレジスタをク
リアすると共に（ステップ２８１）、Ｐ系列パリティを
パリティ記憶部３２に格納させ（ステップ２８２）、Ｐ
−ＡＳＦフラグをセットし（ステップ２８３）、Ｑ−Ａ
ＳＦフラグをセットし（ステップ２８４）、Ｐ−ＣＥＦ
フラグをリセットし（ステップ２８５）、インターリー
ブフラグをリセットして（ステップ２８６）、Ｐ２処理
を終了する。

【００９２】そして、このようにしてＰ２処理が終了し
たデータを、データ記憶部３１から読出してデータ出力
部（図示せず）から出力させて、この誤り訂正処理装置
の処理を終了する。

【００９３】ここで、以上説明したＰ１処理，Ｑ処理，
フラグ処理，Ｐ２処理において行われるセーフ情報の伝
達処理（即ちデータが正しいことを示す情報の伝達処
理）を説明する。このセーフ情報の伝達処理には、上述
したフラグの内の以下の４つのフラグを使用する。

【００９４】ＰＣＦ：この１ワードのデータが過去にＰ
系列で訂正されたことを示すフラグ ＱＣＦ：この１ワードのデータが過去にＱ系列で訂正さ
れたことを示すフラグ Ｐ−ＡＳＦ：このＰ系列の正しさが証明されたことを示
すフラグ Ｑ−ＡＳＦ：このＱ系列の正しさが証明されたことを示
すフラグ

【００９５】この４つのフラグを使用する上で、系列単
位のフラグであるＰ−ＡＳＦフラグとＱ−ＡＳＦフラグ
をセットする条件についてまず説明する。Ｐ−ＡＳＦフ
ラグをセットする条件としては、次の３つである。 Ｐパリティが無操作で０になるとき、そのＰ系列に
Ｐ−ＡＳＦフラグをセットする（第１のルールの適用） あるデータにＰＣＦフラグがセットされており、そ
のデータを含むＱ系列にＱ−ＡＳＦフラグがセットされ
てているとき、そのＰ系列にＰ−ＡＳＦフラグをセット
する（第２のルールの適用） ６ワード（即ちＰ系列の全ワード数から１ワード引
いたワード数）の正しいデータで訂正されたとき、その
Ｐ系列にＰ−ＡＳＦフラグをセットする（第３のルール
の適用）

【００９６】また、Ｑ−ＡＳＦフラグをセットする条件
としては、次の３つである。 Ｑパリティが無操作で０になるとき、そのＱ系列に
Ｑ−ＡＳＦフラグをセットする（第１のルールの適用） あるデータにＱＣＦフラグがセットされており、そ
のデータを含むＰ系列にＰ−ＡＳＦフラグがセットされ
てているとき、そのＱ系列にＱ−ＡＳＦフラグをセット
する（第２のルールの適用） ７ワード（即ちＱ系列の全ワード数から１ワード引
いたワード数）の正しいデータで訂正されたとき、その
Ｑ系列にＱ−ＡＳＦフラグをセットする（第３のルール
の適用）

【００９７】このＰ−ＡＳＦフラグのセット条件と、Ｑ
−ＡＳＦフラグのセット条件を、Ｐ系列，Ｑ系列のパリ
ティチェック時と、フラグ操作時と、Ｐ訂正時及びＱ訂
正時に適用することで、セーフ情報をもれなくフラグ化
することができる。そしてこのそれぞれのセット条件の
内で、第２のルールに基づいた条件を適用すること
で、セーフの確定情報を系列間に伝播させることができ
る。

【００９８】次に、この第２のルールに基づいた条件
のフラグセットの詳細を説明すると、この条件のセー
フ情報の伝播処理は、Ｐ２処理の前のフラグ処理におい
て行われるもので、第２のルール判定部４４，４５の制
御に基づいて行われる。ここで本例においては、この第
２のルールに基づいた条件のフラグセットを、簡単か
つ効果的に行うために、以下のようにして実行する。

【００９９】まずこの処理はＰ系列を１単位としてフラ
グ操作する。次に、あるＰ系列（ここではＰ１系列とす
る）を先頭として、そこからデータの古い方向へ所定ブ
ロック毎に全ブロック数Ｎでフラグ処理を行う。ここで
ワード単位のフラグは１系列ずつフラグ群をメモリから
読出し、セット・リセットを行った後、再びメモリに書
込ませる。このとき、探索の深さは一段とする。そし
て、フラグをメモリから読出したときに、ＰＣＦフラグ
とＱ−ＡＳＦフラグとが併存するデータの存在をチェッ
クする。そして、このＰＣＦフラグとＱ−ＡＳＦフラグ
とが併存するデータがある場合に、そのデータが含まれ
るＰ系列（現在処理中のＰ系列）のセーフを確定させ
る。従って、このＰ系列にＰ−ＡＳＦフラグをセットす
る。また、フラグをメモリから読出したときに、ＱＣＦ
フラグとＰ−ＡＳＦフラグとが併存するデータの存在を
チェックする。そして、このＱＣＦフラグとＰ−ＡＳＦ
フラグとが併存するデータがある場合に、そのデータが
含まれるＱ系列のセーフを確定させる。従って、このＱ
系列にＱ−ＡＳＦフラグをセットする。このとき、処理
中のＰ系列に複数のＱＣＦフラグが存在していれば、そ
のＱＣＦフラグの所属するＱ系列は全てセーフが確定し
たことになるので、複数系列に対する情報伝達が行われ
る。

【０１００】なお、ここで説明した処理に基づいたフラ
グ操作は、以下の式により各フラグＰ−ＡＳＦ，Ｑ−Ａ
ＳＦがセットされることになる。

【０１０１】

【数１】

【０１０２】この〔数１〕式において、ｎは現在処理中
のブロックアドレス、ｗはワード番号であり、Ｐ−ＡＳ
Ｆフラグのセット条件式においてワード番号４を加算し
ないのは、ワード番号４がＱパリティＱＤであるためで
ある。この〔数１〕式は、次の〔数２〕式として表現さ
せることができる。

【０１０３】

【数２】

【０１０４】ここで、ここまでのフラグセット処理を、
図１４のフローチャートを参照して説明すると、まず処
理するＰ系列の１単位のデータ及びそのデータに付随す
るフラグをＲＡＭ３０から読出す（ステップ６０１）。
そして、第２のルール判定部４５で、この読出したＰ系
列にＰ−ＡＳＦフラグがあるか否か判断する（ステップ
６０２）。そして、このＰ−ＡＳＦフラグがある場合に
は、第２のルール判定部４５で、このＰ系列を構成する
各ワードにＱＣＦフラグがあるか否か判断する（ステッ
プ６０３）。

【０１０５】そして、Ｐ−ＡＳＦフラグとＱＣＦフラグ
の双方があると判断された場合には、第２のルール判定
部４５の制御により、Ｑ−ＡＳＦフラグをセットすると
共に（ステップ６０４）、ＱＣＦフラグをリセットする
（ステップ６０５）。

【０１０６】また、ステップ６０２でＰ−ＡＳＦフラグ
がないと判断された場合には、このＰ系列を構成するワ
ードのいずれかにＰＣＦフラグがあるか否か判断する
（ステップ６０６）。そして、ＰＣＦフラグがある場合
には、このＰＣＦフラグがあるワードが属するＱ系列
に、Ｑ−ＡＳＦフラグがあるか否か判断する（ステップ
６０７）。そして、Ｑ−ＡＳＦフラグがある場合には、
第２のルール判定部４５の制御により、Ｐ−ＡＳＦフラ
グをセットする（ステップ６０８）。

【０１０７】ここで、ステップ６０２，６０３でＰ−Ａ
ＳＦフラグ，ＱＣＦフラグを判断して、ステップ６０
４，６０５でＱ−ＡＳＦフラグのセットとＱＣＦフラグ
のリセットを行う構成を図１５のＡに示すと、Ｐ−ＡＳ
Ｆフラグ記憶部３７から１つのＰ系列毎に１つのＰ−Ａ
ＳＦフラグの有無の情報（１ビット情報）が、第２のル
ール判定部４５に読出されると共に、ＱＣＦフラグ記憶
部３６からこのＰ系列を構成する８ワード分のＱＣＦフ
ラグの有無の情報（８ビット情報）が、第２のルール判
定部４５に読出される。そして、この第２のルール判定
部４５での判断に基づいて、Ｑ−ＡＳＦフラグ記憶部３
８にフラグをセットさせる。このときには、このときの
Ｐ系列を構成するワードが８ワード（実際にはＱパリテ
ィを除いた７ワード）あるので、８つのＱ系列のいずれ
かに対してセットされ、８ビットの情報をＱ−ＡＳＦフ
ラグ記憶部３８に供給する。また、このセットを行った
ときには、ＱＣＦフラグ記憶部３６に対してリセット信
号を供給する。

【０１０８】このＱ−ＡＳＦフラグのセットは、図１６
のＡに示すように、あるＰ系列にＰ−ＡＳＦフラグがセ
ットされている場合に、そのＰ系列を構成する７ワード
のＱＣＦフラグ（１），（２），（３），（５）‥‥
（８）の情報を、各ワードが属するＱ系列のＱ−ＡＳＦ
フラグに反映させる処理である。

【０１０９】次に、ステップ６０６，６０７でＰＣＦフ
ラグ，Ｑ−ＡＳＦフラグを判断して、ステップ６０８で
Ｐ−ＡＳＦフラグのセットを行う構成を図１５のＢに示
すと、Ｑ−ＡＳＦフラグ記憶部３８から１つのＰ系列毎
に８つのＱ−ＡＳＦフラグの有無の情報（８ビット情
報）が、第２のルール判定部４４に読出されると共に、
ＰＣＦフラグ記憶部３５からこのＰ系列を構成する８ワ
ード分のＰＣＦフラグの有無の情報（８ビット情報）
が、第２のルール判定部４４に読出される。そして、こ
の第２のルール判定部４４での判断に基づいて、Ｐ−Ａ
ＳＦフラグ記憶部３７にフラグをセットさせる。このと
き、Ｐ−ＡＳＦフラグはＰ系列単位で付与されるフラグ
であるので、１ビットの情報をＰ−ＡＳＦフラグ記憶部
３７に供給する。また、図１４のフローチャートでは示
さなかったが、Ｐ−ＡＳＦフラグのセット時にＰＣＦフ
ラグのリセットを行う場合（このようにリセットさせて
も良い）には、ＰＣＦフラグ記憶部３５に対しリセット
信号を供給する。

【０１１０】このＱ−ＡＳＦフラグのセットは、図１６
のＢに示すように、あるＰ系列が属する７ワードのいず
れかにＰＣＦフラグがセットされ、そのＰＣＦフラグが
セットされたワードが属するＱ系列にＱ−ＡＳＦフラグ
がセットされている情報を、そのＰ系列のＰ−ＡＳＦフ
ラグに反映させる処理である。

【０１１１】なお、このＰ−ＡＳＦフラグ，Ｑ−ＡＳＦ
フラグの操作時の探索の深さを一段としたのは、セーフ
情報が複数方向に分岐した場合に対処するためである。
即ち、例えば図１７のＡに示すように、破線で囲って示
すＱ系列のＱパリティが無操作で０になって、このＱ系
列のセーフが確定してＱ−ＡＳＦフラグがセットされた
とする。このとき、このＱ系列にはＰＣＦフラグがセッ
トされたワードが２ワード存在したとする（Ｐとして示
すワード）。

【０１１２】この場合には、上述した処理が行われるこ
とで、図１７のＢに示すように、このＰＣＦフラグがセ
ットされたワードが属する２つのＰ系列に、Ｐ−ＡＳＦ
フラグがセットされると共に、各ＰＣＦフラグがリセッ
トされる。そして、このＰ−ＡＳＦフラグがセットされ
た一方のＰ系列に、ＱＣＦフラグがセットされたワード
が１個存在し、他方のＰ系列にＱＣＦフラグがセットさ
れたワードが２個存在したとする（Ｑとして示すワー
ド）。

【０１１３】このとき、図１７のＣに示すように、この
ＱＣＦフラグがセットされたワードが属する各Ｑ系列
に、Ｑ−ＡＳＦフラグがセットされると共に、それぞれ
のＱＣＦフラグがリセットされる。

【０１１４】このように本例の処理を行った場合には、
セーフの確定情報であるＰＣＦフラグやＱ−ＡＳＦフラ
グのセットが複数方向に分岐する可能性がある。このよ
うな探索は、マイクロコードを用いた通常の処理では、
実現させるために複雑な構成を必要とするが、本例の場
合には、以下に示す処理にて簡単に実現している。

【０１１５】以下その処理について説明すると、本例の
場合にはパリティチェックを重視した誤り訂正処理を行
うために、Ｐ系列を１単位としてフラグ処理を行ってい
る。そのフラグ処理としては、Ｐ１系列を先頭として、
そこからデータの古い方向へ２ブロックおきにＮブロッ
クを処理するとする。ここで、ワード単位につけられた
フラグは、そのＰ系列が読出されない限り参照できな
い。しかし、系列単位につけられたフラグは、Ｎビット
のシフトレジスタを用意してそれに格納して、１処理単
位毎に１ビットシフトするように構成すれば参照でき
る。

【０１１６】このように構成されたシフトレジスタのデ
ータを参照して処理することで、セーフ確定情報の複数
方向への伝達が可能になる。さらに、フラグ操作時にあ
るＰ系列が読出され、そのＰ系列に、 ＰＣＦフラグとＱ−ＡＳＦフラグが並存するデータ ＱＣＦフラグとＰ−ＡＳＦフラグが並存するデータ が存在する場合を考える。

【０１１７】まず、のデータに関しては、このときＰ
ＣＦフラグは１つのＰ系列に１ワードしか原理的に存在
し得ない（単一消失訂正であるので）。よって、このと
き発生するＰ−ＡＳＦフラグのセット情報の伝達は、現
在処理中の１系列分だけで良いことになる。また、の
データに関しては、１つのＰ系列に複数個存在し得る。
そのため、このとき発生するＱ−ＡＳＦフラグのセット
情報の伝達は、１つのＰ系列分である７ワードに対応し
た７つのＱ系列分が必要とされる。ここで、データのセ
ーフ情報の発生要件であるＰＣＦフラグ，ＱＣＦフラ
グ，Ｐ−ＡＳＦフラグ，Ｑ−ＡＳＦフラグの対応関係
は、以下の式〔数３〕，〔数４〕のようになる。

【０１１８】

【数３】

【０１１９】

【数４】

【０１２０】この式〔数３〕，〔数４〕より判るよう
に、ワード単位フラグの参照は、現在処理中の系列のも
のだけで良いことを原則とすることで、複数方向の分岐
に対処することができる。

【０１２１】次に、上述したＰ１処理，Ｑ処理，Ｐ２処
理により誤り訂正処理が行われる状態の概要について説
明すると、上述したＰ１処理，Ｑ処理，Ｐ２処理が行わ
れることで、結果として図１８のフローチャートに示す
処理が行われたことになる。即ち、最初に各ワードでＣ
ＲＣエラーがあるか否か判断され（ステップ３０１）、
その判断の結果ＣＲＣエラーがない場合には、パリティ
チェックが可能か否か判断され（ステップ３０２）、パ
リティチェックが可能である場合には、パリティチェッ
クが実行され（ステップ３０３）、そのチェックの結果
が正しいか否か判断し（ステップ３０４）、チェックの
結果が正しければ、正しいデータであるとする（ステッ
プ３０５）。

【０１２２】そして、ステップ３０１でＣＲＣエラーが
ある場合には、そのエラーが訂正可能か否か判断され
（ステップ３０６）、訂正可能である場合には訂正処理
が行われ（ステップ３０７）、その後フラグ処理が行わ
れる（ステップ３０８）。そして、このフラグ処理で敗
者復活できる状態であるか否か判断し（ステップ３０
９）、その状態であると判断したとき、正しいデータ
（セーフデータ）であると見なす（ステップ３０５）。

【０１２３】そして、敗者復活できる状態でないと判断
したとき、不確定データ（デッドデータ）として扱う
（ステップ３１０）。また、ステップ３０６で訂正不可
能であると判断したときには、誤ったデータ（バッドデ
ータ）として扱う（ステップ３１１）。

【０１２４】このように処理が行われるが、最終的に不
確定データと判断されたデータについては、そのデータ
を誤ったデータと見なす場合と、正しいデータと見なす
場合とがある。その判断としては、例えばこのデータを
再生した記録媒体の状態に基づいて行う。即ち、磁気テ
ープなどの記録媒体が、新しいもの（追記録が行われて
ないもの）の場合には、不確定データを正しいデータ
（セーフデータ）と見なす処理を行い、複数回同じ箇所
に記録が行われた記録媒体から再生したデータの場合に
は、消え残りデータである可能性があるとして、誤った
データとして扱う。

【０１２５】また、このように記録媒体の使用頻度の代
わりに、Ｐ１処理，Ｑ処理，Ｐ２処理などでのエラーの
発生頻度を判断して、その判断したエラーの発生頻度が
基準値よりも高い場合には、誤ったデータとして扱い、
基準値よりも低い場合には、正しいデータとして扱うよ
うにしても良い。

【０１２６】なお、この誤ったデータとしての扱いとし
ては、例えばこのデータを使用せずに、他のデータで補
間するなどの処理が考えられる。

【０１２７】このようにして不確定データの判断を行
い、その不確定データの取扱いを、そのときの状態に応
じて決めることで、エラーが生じたデータが出力される
可能性を低減させることができると共に、消え残りエラ
ーを原因とする誤訂正によるノイズの発生を大幅に低減
させることができる。

【０１２８】ここで、不確定データの取扱いを、そのと
きの状態（モード）に応じて決める構成の一例を、図１
９に示す。まず、パリティ算出部４０で算出された結果
に基づいて、消え残りデータの有無の情報を生成させ、
この消え残りデータの有無の情報をモード判定部６０に
供給する。この消え残りデータの有無の情報の生成処理
については後述する。また、ＲＡＭ３０内のＣＲＣフラ
グ記憶部３３に記憶されたＣＲＣフラグの情報を、モー
ド判定部６０に供給する。このモード判定部６０では、
供給される情報に基づいてモード判定処理を行い、デー
タの質を優先するモードと、データの量を優先するモー
ドのいずれかを判断する。そして、その判断した結果に
基づいて、モード切換部６１でのモード切換を制御す
る。

【０１２９】このモード切換部６１には、ＣＲＣフラグ
記憶部３３と、ＤＳＦフラグ記憶部３４と、Ｐ−ＡＳＦ
フラグ記憶部３７と、Ｑ−ＡＳＦフラグ記憶部３８とに
記憶されたフラグ情報が供給され、フラグ記憶部３３か
らのＣＲＣフラグ情報を、処理回路６２に供給し、フラ
グ記憶部３４，３７，３８からのＤＳＦフラグ情報とＰ
−ＡＳＦフラグ情報とＱ−ＡＳＦフラグ情報とを、処理
回路６３に供給する。

【０１３０】処理回路６２では、ＣＲＣフラグ記憶部３
３に記憶されたＣＲＣフラグ情報をＡとしたとき、この
ＣＲＣフラグ情報Ａを反転させたフラグ情報Ｂを生成さ
せ、この反転されたフラグ情報（即ちＣＲＣフラグが立
ってないワードの情報）を、モード切換部６１内の切換
スイッチ６４の一方の可動接点に供給する。また、処理
回路６３では、ＤＳＦフラグ情報をＡ、Ｐ−ＡＳＦフラ
グ情報をＢ、Ｑ−ＡＳＦフラグ情報をＣとしたとき、
（Ａ＋Ｂ＋Ｃ）の場合に立ち上がるフラグ情報Ｄを生成
させ、このフラグ情報（即ちデータセーフでＰ系列，Ｑ
系列ともに正しさが証明された情報）を、切換スイッチ
６４の他方の可動接点に供給する。

【０１３１】そしてモード判定部６０で、データの量を
優先するモードと判断したとき、処理回路６２が出力す
るフラグ情報を、正しいデータのフラグ情報として出力
端子６５に供給させるように、切換スイッチ６４の切換
を制御する。そしてモード判定部６０で、データの質を
優先するモードと判断したとき、処理回路６３が出力す
るフラグ情報を、正しいデータのフラグ情報として出力
端子６５に供給させるように、切換スイッチ６４の切換
を制御する。

【０１３２】そして、この誤り訂正装置が出力する再生
データを処理する後段の回路（図示せず）において、こ
の出力端子６５から出力されるフラグ情報に基づいて、
正しいデータか否か判断し、正しいデータと判断された
データだけをデータ処理に使用させる。

【０１３３】ここで、モード判定部６０でのモード判定
処理を、図２０のフローチャートを参照して説明する
と、まずＣＲＣフラグの状態（ＣＲＣフラグが立ってい
る数）を判断して、再生されるデータの状態がほぼ良好
であるか、或いは劣悪であるかの判断を行う（ステップ
３２１）。そして、データの状態がほぼ良好であると判
断したときには、消え残りエラーがあるか否か判断する
（ステップ３２２）。そして、消え残りエラーがあると
判断された場合には、データの質を優先するモードを設
定させる（ステップ３２３）。そして、ステップ３２１
でデータの状態が劣悪であると判断した場合と、ステッ
プ３２２で消え残りエラーが無いと判断された場合に
は、データの量を優先するモードを設定させる（ステッ
プ３２４）。

【０１３４】このように処理することで、正，誤が不確
定のデータに対する適切な処理が可能になる。

【０１３５】なお、記録媒体上に消え残ったデータによ
る誤ったデータが存在するか否かの判断としては、ＤＳ
Ｆフラグ，Ｐ−ＡＳＦフラグ，Ｑ−ＡＳＦフラグのいず
れもセットされてないデータに関しては、例えＣＲＣフ
ラグがセットされてなくても、消え残りデータであると
判断する。具体的には、Ｐ系列の場合において、Ｐ−Ａ
ＳＦフラグがセットされてなく、ＣＲＣフラグが１ワー
ドもセットされてなく、ＰＣＦフラグが１ワードもセッ
トされてなく、ＱＣＦフラグが１ワードもセットされて
なく、Ｑ−ＡＳＦフラグ又はＤＳＦフラグが６ワードだ
けセットされている（即ち１ワードだけセットされてな
い）とき、Ｑ系列のＤＳＦフラグがセットされてない１
ワードは、消え残りエラーであると判断する。

【０１３６】また、Ｑ系列において、Ｑ−ＡＳＦフラグ
がセットされてなく、ＣＲＣフラグが１ワードもセット
されてなく、ＰＣＦフラグが１ワードもセットされてな
く、ＱＣＦフラグが１ワードもセットされてなく、Ｐ−
ＡＳＦフラグ又はＤＳＦフラグが７ワードだけセットさ
れている（即ち１ワードだけセットされてない）とき、
Ｐ系列のＤＳＦフラグがセットされてない１ワードは、
消え残りエラーであると判断する。

【０１３７】ここで、消え残りデータの判別処理を、図
２１のフローチャートを参照して説明する。ここではＰ
系列の処理を示し、まずＰパリティの算出を行う（ステ
ップ３７１）。そして、この算出でパリティチェックが
可能か否か判断する（ステップ３７２）。そして、パリ
ティチェックが可能である場合には、そのパリティチェ
ックの結果が正しいか否か判断する（ステップ３７
３）。そして、パリティチェックの結果が正しくない場
合には、上述した第３のルールが成立するか否か判断す
る（ステップ３７４）。なお、この第３のルールの判断
とは、同じＰ系列の他のワードのデータのセーフが確定
して、消え残りデータが確定できるか否かの判断であ
る。

【０１３８】そして、ステップ３７４で第３のルールが
成立する場合には、Ｐ系列での訂正及びパリティ操作を
行う（ステップ３７５）。なお、ステップ３７２でパリ
ティチェックができないと判断したときと、ステップ３
７３でパリティチェックの結果が正しいと判断したとき
には、消え残りデータの検出処理を終了して、他の処理
に移る。そして、ステップ３７５で訂正及びパリティ操
作をした後に、Ｐ−ＡＳＦフラグをセットして、このＰ
系列の正しさが証明されたフラグを立てる（ステップ３
７６）。そして、計算されたパリティを格納する（ステ
ップ３７７）。なお、ステップ３７４で第３のルールが
成立しない場合には、直接ステップ３７７に移って、パ
リティを格納させる。

【０１３９】このような処理で消え残りデータであると
判断したときには、その消え残り情報を、上述したモー
ド判定部６０に供給すると共に、強制的にＣＲＣフラグ
をセットさせて、消え残りデータによる誤処理を防止さ
せる。

【０１４０】次に、本例のフラグ操作によるデータセー
フの判定処理状態を、図２２のフローチャートを参照し
て説明する。

【０１４１】この図２２の例は、Ｐ系列の訂正を行う場
合のフラグ処理例で、このフラグ処理はＰ２処理の前に
行われるフラグ処理の内で、データセーフの判定に関し
た処理だけを示す。まず、誤訂正が検出されたＰ系列の
パリティを読出す（ステップ３３１）。このとき、Ｑ訂
正により消え残りデータは訂正され、かつそのデータを
含むＰパリティ（このパリティ）は修正されている。そ
して、訂正動作を行う前に、ＰＣＦフラグ（このデータ
が過去にＰ系列で訂正されたことを示すフラグ）がセッ
トされているワードは、このワードを含むＱ系列のパリ
ティに含まれているので修正する（ステップ３３２）。
そして、Ｐ系列パリティに基づいた修正動作を実行する
（ステップ３３３）。そして、訂正された新しいデータ
で、そのデータを含むＱ系列パリティを修正する（ステ
ップ３３４）。

【０１４２】そして、この修正されたＱ系列パリティが
正しいか否かチェックする（ステップ３３５）。ここ
で、Ｑ系列パリティのチェックの結果が正しければ、こ
のデータを含むＱ系列とＰ系列のセーフが確定し、Ｑ−
ＡＳＦフラグのセット（ステップ３３６）と、Ｐ−ＡＳ
Ｆフラグのセット（ステップ３３７）と、ＰＣＦフラグ
のリセット（ステップ３３８）とを行い、修正されたパ
リティを格納させて（ステップ３３９）、データセーフ
の判定処理を終了する。また、ステップ３３５でパリテ
ィチェックの結果が正しくなれば、ステップ３３９のパ
リティの格納だけを行って終了する。

【０１４３】このようにしてデータセーフの判定を行
い、その判定とデータの訂正動作とを分けて行うこと
で、効率の良い誤り訂正のデータ処理ができる。即ち、
本例の場合には、〔Ｐ１処理→Ｑ処理→Ｐ系列のフラグ
処理→Ｐ２処理〕を行うようにしたことで、データに直
接関係しないフラグ操作を分離・独立させることがで
き、誤り訂正の処理効率が向上する。具体的には、デー
タ操作（Ｐ１処理，Ｑ処理，，Ｐ２処理）とフラグ操作
（フラグ処理）とを分離・独立させて、データ操作時に
発生する情報はその場でフラグに反映させ、フラグ操作
時にはフラグ群のみに基づいて行うので、処理の自由度
が向上し、誤り訂正の処理効率を向上させることができ
る。

【０１４４】

【発明の効果】本発明の誤り訂正装置によると、正しい
データであることの情報を、もれなくフラグ化して伝え
ることができ、例えば一方の系列の処理時に得た正しい
データであることを示すフラグを使用して、他方の系列
の処理時に、適正な誤り訂正処理ができ、誤り訂正処理
能力の高い誤り訂正装置が得られる。

【０１４５】また本発明の誤り訂正方法によると、正し
いデータであることの情報を、もれなくフラグ化して伝
えることができ、例えば一方の系列の処理時に得た正し
いデータであることを示すフラグを使用して、他方の系
列の処理時に、適正な誤り訂正処理ができ、誤り訂正処
理効率の高い誤り訂正方法が得られる。

【０１４６】この場合、他方の系列の全てのデータか正
しいことを示すフラグのセット時に、データが過去に他
方の系列で訂正されたことを示すフラグのリセットを行
うようにしたことで、正しいデータであることを示すセ
ーフ情報だけが後段の処理に正しく伝わり、良好に訂正
処理できるようになる。

【図面の簡単な説明】

【図１】本発明の一実施例による誤り訂正が行われる処
理回路を示す構成図である。

【図２】一実施例のフラグのセット／リセットを行う構
成を示す構成図である。

【図３】誤り訂正を行うデータの配置例を示す説明図で
ある。

【図４】一実施例で第１のルールを適用した処理例（Ｐ
系列）を示す説明図である。

【図５】一実施例で第１のルールを適用した処理例（Ｑ
系列）を示す説明図である。

【図６】一実施例で第２のルールを適用した処理例（Ｐ
系列）を示す説明図である。

【図７】一実施例で第２のルールを適用した処理例（Ｑ
系列）を示す説明図である。

【図８】一実施例で第３のルールを適用した処理例（Ｐ
系列）を示す説明図である。

【図９】一実施例で第３のルールを適用した処理例（Ｑ
系列）を示す説明図である。

【図１０】一実施例によるＰ１系列の訂正処理を示すフ
ローチャートである。

【図１１】一実施例によるＱ系列の訂正処理を示すフロ
ーチャートである。

【図１２】一実施例によるＰ系列でのフラグ処理を示す
フローチャートである。

【図１３】一実施例によるＰ２系列の訂正処理を示すフ
ローチャートである。

【図１４】一実施例によるセーフ情報処理を示すフロー
チャートである。

【図１５】一実施例によるセーフ情報に関連したフラグ
操作構成を示す説明図である。

【図１６】一実施例によるセーフ情報のフラグ操作状態
を示す説明図である。

【図１７】一実施例によるセーフ情報のフラグ操作例
（セーフ情報が複数に分岐した例）を示す説明図であ
る。

【図１８】一実施例による正，誤，不確定の判定処理を
示すフローチャートである。

【図１９】一実施例によるモードに基づいた制御処理を
示す構成図である。

【図２０】一実施例によるモード設定処理を示すフロー
チャートである。

【図２１】一実施例による消え残りデータの判定処理を
示すフローチャートである。

【図２２】一実施例によるデータセーフの判定処理を示
すフローチャートである。

【図２３】従来の単一消失訂正処理を示すフローチャー
トである。

【符号の説明】

１ データ入力端子、２ ＣＲＣフラグ入力端子、２３
データデインターリーブ処理部、２４ フラグデイン
ターリーブ処理部、３０ ＲＡＭ、３１ データ記憶
部、３２ パリティ記憶部、３３ ＣＲＣフラグ記憶
部、３４ ＤＳＦフラグ記憶部、３５ ＰＣＦフラグ記
憶部、３６ ＱＣＦフラグ記憶部、３７ Ｐ−ＡＳＦフ
ラグ記憶部、３８ Ｑ−ＡＳＦフラグ記憶部、３９ Ｂ
−ＱＣＦフラグ記憶部、４０ パリティ算出部、４１
ＣＲＣフラグ判定部、４２ Ｐ系列の第３のルール判定
部、４３ Ｑ系列の第３のルール判定部、４４ Ｐ系列
の第２のルール判定部、４５ Ｑ系列の第２のルール判
定部、４６ Ｐ系列の誤訂正検出部、４７ Ｑ系列の誤
訂正検出部、５１，５２，５３，５４，５５，５６，５
７ フラグセット／リセット部、６０ モード判定部、
６１ モード切換部

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ１１Ｂ 20/18 ５７２ Ｇ１１Ｂ 20/18 ５７２Ｇ

Claims (3)

【特許請求の範囲】
1. 【請求項１】 一方及び他方の系列にパリティが付加さ
   れたデータに対して、単一消失訂正処理を行う誤り訂正
   装置において、 データが過去に一方の系列で訂正されたことを示すフラ
   グと、データが過去に他方の系列で訂正されたことを示
   すフラグと、一方の系列の全てのデータが正しいことを
   示すフラグと、他方の系列の全てのデータか正しいこと
   を示すフラグとを付加するフラグ処理部と、 データの状態判別部とを備え、 上記状態判別部は、 一方の系列のパリティが正しいとき、その系列に一方の
   系列の全てのデータが正しいことを示すフラグを上記フ
   ラグ処理部でセットさせ、 データ中に過去に一方の系列で訂正されたことを示すフ
   ラグと、そのデータを含む他方の系列に、他方の系列の
   全てのデータが正しいことを示すフラグとが同時に存在
   する場合、過去に一方の系列で訂正されたことを示すフ
   ラグを含む系列に、一方の系列の全てのデータが正しい
   ことを示すフラグを上記フラグ処理部でセットさせ、 （一方の系列のワード数）−１のデータが全て正しく、
   そのデータを用いて残りの１ワードを訂正したとき、一
   方の系列の全てのデータが正しいことを示すフラグを上
   記フラグ処理部でセットさせるようにした誤り訂正装
   置。
2. 【請求項２】 一方及び他方の系列にパリティが付加さ
   れたデータに対して、単一消失訂正処理を行う誤り訂正
   方法において、 データが過去に一方の系列で訂正されたことを示す第１
   のフラグと、 データが過去に他方の系列で訂正されたことを示す第２
   のフラグと、 一方の系列の全てのデータが正しいことを示す第３のフ
   ラグと、 他方の系列の全てのデータか正しいことを示す第４のフ
   ラグとを用意し、 一方の系列のデータに対し、この系列の全てのデータが
   正しいことを示す第３のフラグと、この一方の系列の各
   データを含む他方の系列で、データが過去に他方の系列
   で訂正されたことを示す第２のフラグがセットされてい
   るか判断する第１の判断工程と、 該第１の判断工程で第３のフラグがセットされていない
   場合に、過去に一方の系列で訂正されたことを示す第１
   のフラグと、この一方の系列の各データを含む他方の系
   列で、他方の系列の全てのデータか正しいことを示す第
   ４のフラグがセットされているか判断する第２の判断工
   程と、 上記第１の判断工程で第２，第３のフラグが共にセット
   されている場合に、上記第４のフラグをセットさせる第
   １のフラグ操作工程と、 上記第２の判断工程で第１，第４のフラグが共にセット
   されている場合に、上記第３のフラグをセットさせる第
   ２のフラグ操作工程とを有する誤り訂正方法。
3. 【請求項３】 上記第１のフラグ操作工程で上記第４の
   フラグのセットと共に上記第２のフラグのリセットを行
   うようにした請求項２記載の誤り訂正方法。